本發(fā)明涉及模擬集成電路技術(shù)領(lǐng)域，特別涉及一種高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源。

背景技術(shù)：

在模擬以及混合信號(hào)等集成電路的設(shè)計(jì)中，帶隙基準(zhǔn)電壓源是一個(gè)極其重要的模塊。它為比較器，運(yùn)放，偏置等其它電路模塊提供一個(gè)不隨溫度和電源變化的參考電位。其穩(wěn)定性以及輸出值隨溫度變化的特性的優(yōu)劣，會(huì)大大影響整體電路系統(tǒng)的性能。在模數(shù)和數(shù)模轉(zhuǎn)換器、傳感器、電源管理控制器等各種高精度測(cè)量?jī)x表中，它直接決定系統(tǒng)的性能和精度。

現(xiàn)有的帶隙基準(zhǔn)電壓的產(chǎn)生方式是通過將一個(gè)具有負(fù)溫度系數(shù)的電壓與一個(gè)具有正溫度系數(shù)的電壓按一定比例進(jìn)行疊加而獲得。其中負(fù)溫度系數(shù)電壓可以利用三極管基極與發(fā)射極電壓(VBE)具有負(fù)溫度系數(shù)的特性獲得。正溫度系數(shù)的電壓可以利用兩個(gè)三極管工作在不相等的電流密度下，它們的基極與發(fā)射級(jí)的壓差(ΔV_BE)與絕對(duì)溫度成正比的特性獲得。具體實(shí)現(xiàn)見圖1，第一PMOS管MP1’、第二PMOS管MP2’、第三PMOS管MP3’的寬長(zhǎng)比相同，第一電阻的阻值為R1’、第二電阻的電阻為R2’，利用運(yùn)放對(duì)其輸入端的鉗位特性確保第一節(jié)點(diǎn)X與第二節(jié)點(diǎn)Y電壓值相等，因此帶隙基準(zhǔn)電壓(VREF)：

但由于以下兩點(diǎn)的存在使的傳統(tǒng)帶隙基準(zhǔn)電壓的溫度系數(shù)太大，不能滿足高精度應(yīng)用的要求：

由半導(dǎo)體物理理論可知三極管的VBE的具體表達(dá)式為：

其中VG0代表絕對(duì)零溫時(shí)的基準(zhǔn)電壓。VBE0代表溫度為是T0時(shí)的基極與發(fā)射極壓差。η為由具體工藝所確定的參數(shù)，VT為熱電壓，其與溫度成正比。

2、兩個(gè)工作在不同電流密度下的三極管的VBE的差值(ΔV_BE)的表達(dá)式為：

其中IC1與IC2代表兩個(gè)不同三極管的集電極電流，IS代表三極管發(fā)射極的飽和反偏電流，k代表玻爾茲曼常數(shù)，q代表電子電荷。

從(1.2)式中可以看出VBE的表達(dá)式除了包含溫度的負(fù)的一次函數(shù)的第二項(xiàng)以外，第二和第三項(xiàng)會(huì)使VBE的表達(dá)式含有溫度的負(fù)的高階項(xiàng)。而從(1.3)式中可知ΔV_BE的表達(dá)式為溫度的正的一次函數(shù)。

因此在傳統(tǒng)的帶隙結(jié)構(gòu)中，僅僅能消除與溫度有關(guān)的一次項(xiàng)部分對(duì)基準(zhǔn)電壓的影響。由于VBE的溫度系數(shù)不固定，因此隨著溫度的變化，基準(zhǔn)電壓值也會(huì)變化，不能滿足高精度和大溫度范圍的應(yīng)用。

技術(shù)實(shí)現(xiàn)要素：

為了解決相關(guān)技術(shù)中基準(zhǔn)電壓值會(huì)隨溫度而變化，不能滿足高精度和大溫度范圍的應(yīng)用的問題，本發(fā)明提供一種高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源。所述技術(shù)方案如下：

該高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源包括：電流偏置模塊、正溫度系數(shù)產(chǎn)生模塊和基準(zhǔn)電壓輸出模塊，其中：電流偏置模塊用于產(chǎn)生正溫度系數(shù)的電流；正溫度系數(shù)產(chǎn)生模塊用于對(duì)正溫度系數(shù)的電流進(jìn)行鏡像，利用鏡像后的電流產(chǎn)生正溫度系數(shù)；基準(zhǔn)電壓輸出模塊用于根據(jù)正溫度系數(shù)產(chǎn)生模塊產(chǎn)生的正溫度系數(shù)產(chǎn)生基準(zhǔn)電壓。

可選的，電流偏置模塊包括：第一PMOS管、第二PMOS管、第一三極管、第二三極管、第三三極管、第四三極管以及第一電阻，第一PMOS管的柵極與第一PMOS管的漏極相接，第一PMOS管的源極與VIN端相接；第二PMOS管的柵極與第一PMOS管的柵極相接，第二PMOS管的源極與VIN端相接，第二PMOS管的漏極與第二三極管的集電極相接；第一三極管的基極與第二三極管的基極相接，第一三極管的發(fā)射極與第三三極管的集電極相接，第一三極管的集電極與第一PMOS管的漏極相接；第二三極管的基級(jí)與第二三極管的集電極相接，第二三極管的發(fā)射極與第四三極管的集電極相接；第三三極管的基極與第四三極管的集電極相接，第三三極管的發(fā)射極與第一電阻的第一端相接；第四三極管的基極與第三三極管的集電極相接，第四三極管的發(fā)射極接地，第一電阻的第二端接GND；

正溫度系數(shù)產(chǎn)生模塊包括：第三PMOS管、第四MOS管、第五三極管、第六三極管、第二電阻以及第一NMOS管，第三PMOS管的柵極與第一PMOS管的柵極相接，第三PMOS管的源極與VIN相接，第三PMOS管的漏極與第五三極管的集電極相接；第四PMOS管的柵極與第三PMOS管的柵極相接，第四PMOS管的源極接與VIN相接，第四PMOS管的漏極與第六三極管的集電極相接；第五三極管的基極與基準(zhǔn)輸出模塊中的第四電阻的第一端相接，第五三極管的發(fā)射極與第二電阻的第一端相連，第五三極管的集電極與第三PMOS管的漏極相連；第六三極管的基極與基準(zhǔn)輸出模塊中的第五電阻的第一端相連，第六三極管的發(fā)射極與第二電阻的第二端相連，第六三極管的集電極與第四PMOS管的漏極相連；第二電阻的第二端與第一NMOS管的漏極相連；第一NMOS管的柵極與第五三極管的集電極相連，第一NMOS管的源端接GND；

基準(zhǔn)輸出模塊包括第五PMOS管、第六PMOS管、第三電阻、第四電阻、第五電阻、第七三極管、第八三極管、第九三極管、第十三極管第二NMOS管以及電容；第五PMOS管的柵極與第四PMOS管的柵極相連，第五PMOS管的源端接VIN，第五PMOS管的漏端與第三電阻的第一端相連；第六PMOS管的柵極與第五PMOS管的柵極相連，第六PMOS管的源端接VIN，第六PMOS管的漏極與第十三極管的集電極相連；第三電阻的第一端與第五PMOS管的漏極相連，第三電阻的第二端與第八三極管的集電極相連；第十三極管的基極與第三電阻的第一端相連，第十三極管的發(fā)射極與第五三極管的基極相連；第八三極管的基極與第三電阻的第二端相連，第八三極管的發(fā)射極與第七三極管的集電極相連；第四電阻的第一端與第十三極管的發(fā)射極相連，第四電阻的第二端與第五電阻的第一端相連；第七三極管的基極與第八三極管的發(fā)射極相連，第七三極管的發(fā)射極與第二NMOS管的漏極相連；第五電阻的第一端與第六三極管的基極相連，第五電阻的第二端與第九三極管的集電極相連；電容的第一端與第六三極管的集電極相連，電容的第二端與第二NMOS管的漏極的相連；第二NMOS管的柵極與電容的第一端相連，第二NMOS管的源極接GND；第九三極管的基極與第五電阻的第二端相連，第九三極管的發(fā)射極接GND；

第一PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管的寬長(zhǎng)比相同。

通過上述技術(shù)特征，本發(fā)明所能實(shí)現(xiàn)的有益效果至少為：

通過在產(chǎn)生ΔVBE的兩個(gè)三極管的發(fā)射極之間插入一個(gè)電阻引入失調(diào)，使ΔVBE的最終表達(dá)式中出現(xiàn)與溫度相關(guān)的正的高階項(xiàng)，來最終抵消VBE表達(dá)式中與溫度有關(guān)的負(fù)的高階項(xiàng)，使輸出基準(zhǔn)電壓相比傳統(tǒng)帶隙基準(zhǔn)電壓源具有更低的溫度系數(shù)，提高其輸出精度。

應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性的，并不能限制本發(fā)明。

附圖說明

此處的附圖被并入說明書中并構(gòu)成本說明書的一部分，示出了符合本發(fā)明的實(shí)施例，并與說明書一起用于解釋本發(fā)明的原理。

圖1是現(xiàn)有技術(shù)中提供的一種帶隙基準(zhǔn)電壓源的示意圖；

圖2是本發(fā)明根據(jù)一示例性實(shí)施例提供的高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源的示意圖。

具體實(shí)施方式

這里將詳細(xì)地對(duì)示例性實(shí)施例進(jìn)行說明，其示例表示在附圖中。下面的描述涉及附圖時(shí)，除非另有表示，不同附圖中的相同數(shù)字表示相同或相似的要素。以下示例性實(shí)施例中所描述的實(shí)施方式并不代表與本發(fā)明相一致的所有實(shí)施方式。相反，它們僅是與如所附權(quán)利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

本發(fā)明實(shí)施例提出一種通過引入失調(diào)使得在正溫度系數(shù)ΔVBE的表達(dá)式中出現(xiàn)與溫度相關(guān)的高階項(xiàng)，來抵消VBE表達(dá)式中與溫度有關(guān)的負(fù)的高階項(xiàng)對(duì)基準(zhǔn)輸出的影響的帶隙基準(zhǔn)電路。

本發(fā)明的實(shí)施例中提供的高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源可以包括電流偏置模塊、正溫度系數(shù)產(chǎn)生模塊和基準(zhǔn)輸出模塊，其中：電流偏置模塊用于產(chǎn)生正溫度系數(shù)的電流；正溫度系數(shù)產(chǎn)生模塊用于對(duì)正溫度系數(shù)的電流進(jìn)行鏡像，利用鏡像后的電流產(chǎn)生正溫度系數(shù)；基準(zhǔn)輸出模塊用于根據(jù)正溫度系統(tǒng)產(chǎn)生模塊產(chǎn)生的正溫度系數(shù)產(chǎn)生基準(zhǔn)電壓。

在一種可選的實(shí)現(xiàn)方式中，高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)可以參見圖2所示，在圖2中，電流偏置模塊包括：第一PMOS管MP1、第二PMOS管MP2、第一三極管Q1、第二三極管Q2、第三三極管Q3、第四三極管Q4以及第一電阻R1，MP1的柵極與MP1的漏極相接，MP1的源極與VIN端相接；MP2的柵極與MP1的柵極相接，MP2的源極與VIN端相接，MP2的漏極與Q2的集電極相接；Q1的基極與Q2的基極相接，Q1的發(fā)射極與Q3的集電極相接，Q1的集電極與MP1的漏極相接；Q2的基級(jí)與Q2的集電極相接，Q2的發(fā)射極與Q4的集電極相接；Q3的基極與Q4的集電極相接，Q3的發(fā)射極與R1的第一端相接；Q4的基極與Q3的集電極相接，Q4的發(fā)射極接地，R1的第二端接GND。

正溫度系數(shù)產(chǎn)生模塊包括：第三PMOS管MP3、第四MOS管MP4、第五三極管Q5、第六三極管Q6、第二電阻R2以及第一NMOS管MN1，MP3的柵極與MP1的柵極相接，MP3的源極與VIN相接，MP3的漏極與Q5的集電極相接；MP4的柵極與MP3的柵極相接，MP4的源極接與VIN相接，MP4的漏極與Q6的集電極相接；Q5的基極與基準(zhǔn)輸出模塊中的第四電阻R4的第一端相接，Q5的發(fā)射極與R2的第一端相連，Q5的集電極與MP3的漏極相連；Q6的基極與基準(zhǔn)輸出模塊中的第五電阻R5的第一端相連，Q6的發(fā)射極與R2的第二端相連，Q6的集電極與MP4的漏極相連；R2的第二端與MN1的漏極相連；MN1的柵極與Q5的集電極相連，MN1的源端接GND。

所述基準(zhǔn)輸出模塊包括第五PMOS管MP5、第六PMOS管MP6、第三電阻R3、R4、R5、第七三極管Q7、第八三極管Q8、第九三極管Q9、第十三極管Q10、第二NMOS管MN2以及電容C1；MP5的柵極與MP4的柵極相連，MP5的源端接VIN，MP5的漏端與R3的第一端相連；MP6的柵極與MP5的柵極相連，MP6的源端接VIN，MP6的漏極與Q10的集電極相連；R3的第一端與MP5的漏極相連，R3的第二端與Q8的集電極相連；Q10的基極與R3的第一端相連，Q10的發(fā)射極與Q5的基極相連；Q8的基極與R3的第二端相連，Q8的發(fā)射極與Q7的集電極相連；R4的第一端與Q10的發(fā)射極相連，R4的第二端與R5的第一端相連；Q7的基極與Q8的發(fā)射極相連，Q7的發(fā)射極與MN2的漏極相連；R5的第一端與Q6的基極相連，R5的第二端與Q9的集電極相連；C1的第一端與Q6的集電極相連，C1的第二端與MN2的漏極的相連；MN2的柵極與C1的第一端相連，MN2的源極接GND；Q9的基極與R5的第二端相連，Q9的發(fā)射極接GND。

在電流偏置模塊中，MP1、MP2、Q1、Q2、Q3、Q4、R1形成自偏置結(jié)構(gòu)，產(chǎn)生正溫電流IMP1。

由于三極管Q1與Q2的基極相連，所以有如下公式：

V_B(Q1)＝V_B(Q2) (2.1)

V_BE(Q4)+V_BE(Q1)＝I_MP1×R1+V_BE(Q3)+V_BE(Q2) (2.2)

n1為三級(jí)管Q3與Q1的發(fā)射極面積比，n2為三級(jí)管Q2和Q4的發(fā)射極面積比。

正溫系數(shù)的產(chǎn)生模塊中MP3和MP4鏡像正溫電流IMP1，且MP1、MP3、MP4寬長(zhǎng)比相同。三極管Q6和Q5的發(fā)射極面積比為n3，則有：

ΔV_BE＝V_BE(Q5)+I_MP1×R2-V_BE(Q6)＝V_T×ln n₃+I_MP1×R2

(2.4)

基準(zhǔn)輸出模塊中MP5和MP6鏡像正溫電流IMP1，且MP1、MP5、MP6寬長(zhǎng)比相同。

則對(duì)基準(zhǔn)輸出電壓VREF有：

將(2.3)式和(2.4)式代入(2.5)式可得：

對(duì)R4和R5選取具有相同溫度系數(shù)的電阻，對(duì)R2選取具有正溫度系數(shù)k2的電阻，對(duì)R1選取具有負(fù)溫度系數(shù)k1的電阻，對(duì)(2.6)式方括號(hào)中第二項(xiàng)進(jìn)行泰勒展開，其中R2T0和R1T0分別為電阻R2和R1在絕對(duì)零溫時(shí)的阻值，則有：

從(2.7)式中可以知道此時(shí)VREF的表達(dá)式中，不僅含有與溫度有關(guān)的正的一階項(xiàng)，還有與溫度有關(guān)的正的高階項(xiàng)。因此如果合理選取n1、n2、n3的大小，電阻R1、R2的阻值以及它們的溫度系數(shù)，那么不但可以完全消除VBE中與溫度有關(guān)的負(fù)的一階項(xiàng)和二階項(xiàng)對(duì)基準(zhǔn)輸出的影響，還可以削弱VBE中與溫度有關(guān)的負(fù)的高階項(xiàng)對(duì)基準(zhǔn)輸出的影響。

綜上所述，本發(fā)明提出的高階溫度補(bǔ)償帶隙基準(zhǔn)電壓源相比傳統(tǒng)帶隙基準(zhǔn)電壓源可以更好的減小基準(zhǔn)電壓的溫度系數(shù)，提高其輸出精度。