專(zhuān)利名稱(chēng)：大電流比例的電流輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路，特別是一種大電流比例的電流輸出電路，其為一種電流鏡電路，其特點(diǎn)是在占用面積小，具有不受電源影響，并可輸出恒定大電流的能力。
隨著電子技術(shù)的進(jìn)步，使現(xiàn)今人們生活不斷提高，如今在與人類(lèi)生活息息相關(guān)的各種電子產(chǎn)品，其內(nèi)部的主要元件為集成電路。不論是數(shù)字信號(hào)邏輯單元或是通訊系統(tǒng)中所需要的信號(hào)接收及發(fā)射器，皆可由集成電路來(lái)完成，而集成電路的制造需利用半導(dǎo)體工藝技術(shù)作基礎(chǔ)。由于集成電路內(nèi)部的電路布局十分的復(fù)雜，所以半導(dǎo)體工藝也是一項(xiàng)十分精密技術(shù)，對(duì)現(xiàn)有工藝技術(shù)作改善也甚為困難。
在傳統(tǒng)技術(shù)中，能輸出恒定大電流的集成電路是使用一種稱(chēng)為電流鏡的電路來(lái)實(shí)現(xiàn)，請(qǐng)參閱圖1，圖1為現(xiàn)有技術(shù)中使用的一種電流鏡電路的示意圖，其中包括有兩個(gè)N通道MOS晶體管T1、T2，其中一個(gè)N通道MOS晶體管T1的漏極D連接有一個(gè)應(yīng)用電路，該應(yīng)用電路為任何需要一個(gè)大的恒定電流源的電路，此應(yīng)用電路受電流鏡影響輸出固定電流ID，且此N通道MOS晶體管的閘極G與另一個(gè)N通道MOS晶體管T2的閘極G與漏極D連接，而這兩個(gè)N通道MOS晶體管T1、T2的源極S皆接地。
請(qǐng)?jiān)賲㈤唸D2，圖2為現(xiàn)有技術(shù)中使用的另一種電流鏡電路的示意圖，該技術(shù)公開(kāi)于1996年4月30日獲準(zhǔn)的美國(guó)專(zhuān)利，專(zhuān)利號(hào)為5,512,855“工作在飽和區(qū)的恒流電路(Constant-current Circuit Operationin Saturation Region)”，該電路中包括有四個(gè)MOS晶體管M21、M22、M23、M24，其中兩個(gè)MOS晶體管M23、M24在源極S處與一個(gè)電壓源VDD并聯(lián)連接，且MOS晶體管M24的閘極G與漏極D連接；此兩個(gè)MOS晶體管M23、M24為N通道的MOS晶體管，且MOS晶體管M24的閘極G與另一個(gè)MOS晶體管M23的閘極G連接；此兩個(gè)N通道MOS晶體管M23、M24的漏極D并與另兩個(gè)P通道MOS晶體管M21、M22的漏極D連接，其中P通道MOS晶體管M21的漏極D更經(jīng)由一個(gè)電阻R21與N通道MOS晶體管M23的漏極D及自己的閘極G連接；此兩個(gè)P通道MOS晶體管M21、M22的源極S接地。
如圖3所示，其為現(xiàn)有技術(shù)中的另一個(gè)電流鏡電路示意圖，該技術(shù)公開(kāi)在1997年9月30日獲準(zhǔn)的美國(guó)專(zhuān)利，專(zhuān)利號(hào)為5,672,993“CMOS電流鏡”，其中的電流鏡電路30包括有兩個(gè)P通道MOS晶體管MP32、MP33，其中P通道MOS晶體管MP32的漏極D連接一個(gè)電流源，且與閘極G連接，并與另一個(gè)P通道MOS晶體管MP33及一個(gè)N通道MOS晶體管MN34的閘極G連接，可以輸出信號(hào)至下一級(jí)的一個(gè)P通道MOS晶體管MP2，以便作為電流源供給其他應(yīng)用電路；該P(yáng)通道MOS晶體管MP33的漏極D與另一個(gè)P通道MOS晶體管MP35的源極S連接，此P通道MOS晶體管MP35的閘極G與該N通道MOS晶體管MN34的源極S連接，并連接至另一個(gè)N通道MOS晶體管MN36的漏極D，該P(yáng)通道MOS晶體管MP35的漏極D與另一個(gè)N通道MOS晶體管MN31的漏極D連接，且此N通道MOS晶體管MN31的閘極G與另一個(gè)N通道MOS晶體管MN36的閘極G連接，并連接本身的漏極D，可以輸出信號(hào)至下一級(jí)的一個(gè)N通道MOS晶體管MN1，以便為其他應(yīng)用電路提供電流；在此例中，依照電路需求選擇由P通道MOS晶體管MP32的閘極G輸出信號(hào)至下一級(jí)的一個(gè)P通道MOS晶體管MP2，或由另一個(gè)N通道MOS晶體管MN31的閘極G輸出信號(hào)至下一級(jí)的一個(gè)N通道MOS晶體管MN1。
如圖1、圖2與圖3所示，其為現(xiàn)有技術(shù)中的一種電流鏡電路，同上述電流鏡電路的應(yīng)用情況，其可輸出所需要的電流，但現(xiàn)有技術(shù)中所使用的電流鏡電路，在使用上，必須考慮到接面面積的問(wèn)題，即在利用上述現(xiàn)有技術(shù)中所使用的電流鏡電路輸出大電流的工作時(shí)，需有足夠的通道長(zhǎng)寬比值(W/L)的MOS晶體管，才能得到較大的輸出電流，然而，由于長(zhǎng)寬比值(W/L)大的MOS晶體管對(duì)于閾(門(mén)限)電壓Vth的變化更為敏感，因此工藝條件變化所造成的閾電壓Vth漂移可能使得所運(yùn)用的電流鏡電路無(wú)法輸出所要求的大的恒定電流，亦即不符合當(dāng)初設(shè)計(jì)的需要及規(guī)格。
本發(fā)明的目的在于提供一種便于制造，且性能恒定的大電流比例的電流輸出電路。
為達(dá)到上述目的，本發(fā)明采取如下技術(shù)措施本發(fā)明的大電流比例的電流輸出電路，包括一個(gè)電流鏡電路，還包括與電流鏡電路連接的一個(gè)固定電壓源與一個(gè)電流源，固定電壓源提供一參考電壓，以使電流鏡輸出電流值的大小與參考電壓的平方成正比。
其中，所述電流鏡包括第一金屬氧化物半導(dǎo)體晶體管與第二金屬氧化物半導(dǎo)體晶體管，二晶體管的閘極互相連接，第一晶體管的漏極與閘極連接至所述電流源，源極接至所述固定電壓源第二晶體管由漏極輸出一定電流。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下效果本發(fā)明的大電流比例的電流輸出電路可解決現(xiàn)有技術(shù)中因電路設(shè)計(jì)所出現(xiàn)的問(wèn)題，其中包括電流鏡電路和在輸出大電流時(shí)，必須加大MOS晶體管的通道長(zhǎng)寬比(W/L)的問(wèn)題，在解決上述問(wèn)題時(shí)，同時(shí)也處理了工藝條件變化所造成閾電壓Vth漂移對(duì)電流鏡電路所造成的影響，可提高集成電路產(chǎn)品的制造效率。
本發(fā)明不僅解決了現(xiàn)有技術(shù)中需要大電流輸出時(shí)可能造成集成電路失效的問(wèn)題，更可降低制造成本，其是利用適當(dāng)?shù)碾娏麋R電路連接適當(dāng)?shù)墓潭娫?，包括提供參考電流的固定電壓源與提供小電流的固定電流源，來(lái)達(dá)到輸出恒定的大電流。電流鏡電路中還可設(shè)置有緩沖器，利用該緩沖器可使電流鏡電路以更快的速度輸出大電流，適于需要快速反應(yīng)的工作場(chǎng)合使用。
本發(fā)明的另一特點(diǎn)是占用面積小，具有不受電源影響，并可輸出恒定大電流的能力。其能克服在制造時(shí)因制作條件變化造成電路輸出電流能力變化過(guò)大，使集成電路產(chǎn)品的合格率降低的問(wèn)題。
結(jié)合附圖及實(shí)施例對(duì)本發(fā)明的結(jié)構(gòu)特征詳細(xì)說(shuō)明如下


圖1、2及3分別為現(xiàn)有技術(shù)中電流鏡電路的示意圖；圖4本發(fā)明第一實(shí)施例的電路示意圖；圖5本發(fā)明第二實(shí)施例的電路示意圖；圖6本發(fā)明實(shí)施例的實(shí)驗(yàn)數(shù)據(jù)示意圖；圖7為本發(fā)明與現(xiàn)有技術(shù)的輸出結(jié)果的實(shí)驗(yàn)數(shù)據(jù)比較示意圖本發(fā)明的大電流比例的電流輸出電路是利用電流鏡電路連接一個(gè)提供參考電壓Vref的電壓源與一個(gè)提供小電流Id的電流源，供給集成電路中部分電路所需要的恒定大電流ID，大電流僅與參考電壓的平方成正比關(guān)系。本發(fā)明可以提高半導(dǎo)體晶片的產(chǎn)品合格率，本發(fā)明相較于同類(lèi)功能的現(xiàn)有電路僅需較小的晶片面積，故能降低產(chǎn)品的生產(chǎn)成本。
如圖4所示，其為本發(fā)明第一實(shí)施例的電路圖，其中，電流鏡電路包括第一MOS晶體管43與第二MOS晶體管44，第一MOS晶體管43與第二MOS晶體管44各為一個(gè)N通道MOS晶體管，且各具有一個(gè)閘極G、一個(gè)漏極D與一個(gè)源極S；第一晶體管43的閘極G與漏極D連接，并連接電流源41，電流源41提供微弱電流Id4至第一N通道MOS晶體管43；第二N通道MOS晶體管44的閘極G在一接點(diǎn)X4處與第一N通道MOS晶體管43連接的閘極G與漏極D連接；第一N通道MOS晶體管43的源極S在一接點(diǎn)Y4處連接有一個(gè)固定電壓源42，固定電壓源42使Y4處的電壓為一參考電壓Vref，而第二N通道MOS晶體管44的漏極D連接至一應(yīng)用電路40，以便提供一大電流ID4，第二N通道MOS晶體管44的源極S接地。
本發(fā)明第一實(shí)施例中尚包括有第一MOS晶體管43的源極S所連接的固定電壓源42，以提供第一MOS晶體管43一固定參考電壓Vref，由此固定參考電壓Vref提供給第一MOS晶體管43工作電壓，且可將第一MOS晶體管43的閘極電壓加以提高，同時(shí)使電流鏡電路中的第二MOS晶體管44的閘極G的電壓也隨之墊高，而增加第二MOS晶體管44所需的閘一源極電壓Vgs；第一MOS晶體管43的閘極G與漏極D連接處接點(diǎn)X4并與第二MOS晶體管44的閘極G連接。
上述提到第一MOS晶體管43的閘極G與漏極D連接，并接收微弱電流Id4，使第一MOS晶體管43工作于次閾區(qū)(subthresholdregion)，第一MOS晶體管43中的閘一源極電壓Vgs接近于第一MOS晶體管43的閾電壓Vth(亦即Vgs＝Vth)，而利用本發(fā)明第一實(shí)施例的電流鏡電路的連接設(shè)置，在固定電壓源42在接點(diǎn)Y4提供電流鏡電路的一參考電壓Vref，因此接點(diǎn)X4的電位為固定電壓源42所提供的電壓Vref加上第一MOS晶體管43的閘—源極電壓Vgs，即如下式所示Vx＝Vref＋Vgs(1)又由于以前說(shuō)明第一MOS晶體管43中的閘—源極電壓Vgs接近于第一MOS晶體管43的閾電壓Vth(Vgs＝Vth)，因此，接點(diǎn)X4的電位為固定電壓源42提供的電壓Vref加上第一N通道MOS晶體管43的閾電壓Vth，如下式(2)所示Vx＝Vref＋Vth(2)第二MOS晶體管44在工作特性上與第一MOS晶體管43相同時(shí)，第二MOS晶體管44的閾電壓Vth與第一MOS晶體管43的閾電壓Vth相同，因此，流經(jīng)第二MOS晶體管44的大電流ID4的大小為經(jīng)由接點(diǎn)X4的電位減去第二MOS晶體管44的閾電壓Vth后，作平方處理再與一個(gè)參數(shù)K相乘(此公式可見(jiàn)于一般電子學(xué)教科書(shū)，其中K的單位為A/V2)，即如下式(3)所示ID4＝K(Vx－Vth)2(3)又由于前述接點(diǎn)Vx的電位為Vref加上Vth，因此，式(3)成為ID4＝K(Vref＋Vth－Vth)2＝K(Vref)2(4)
由上述(4)所示，經(jīng)第二MOS晶體管44工作處理的輸出電流ID4并不受閾電壓Vth與電壓源VDD所影響，即不受半導(dǎo)體工藝條件變化所造成閾電壓Vth漂移而影響電路的電流輸出及制造合格率，亦不會(huì)因電源的變化而使所需輸出的大電流有所改變，而僅與連接的固定電源42的參考電壓Vref有關(guān)，因此，本發(fā)明的電流鏡電路輸出的大電流可經(jīng)由提高固定電壓源42的參考電壓Vref來(lái)加大該大電流ID4，而不需加大對(duì)電壓變化敏感的晶體管通道長(zhǎng)寬比(W/L)來(lái)加以控制所要得到的大電流。
上述為本發(fā)明的第一實(shí)施例，而第一實(shí)施例中所使用的MOS晶體管皆為N通道的MOS晶體管，但在實(shí)際應(yīng)用上，并不限定非要使用N通道MOS晶體管，在適當(dāng)?shù)碾娐钒才畔?，由P通道的MOS晶體管配合所連接的各單元元件與電源亦可達(dá)到第一實(shí)施例中所要完成的輸出恒定大電流，例如第二MOS晶體管44為PMOS時(shí)其源極接至電壓源VDD由漏極供給大電流予應(yīng)用電路40。
如圖5所示，其為本發(fā)明第二實(shí)施例的電流鏡電路連接示意圖，其中，電流鏡電路的連接設(shè)置與第一實(shí)施例相類(lèi)似，而在接點(diǎn)X5與第四MOS晶體管54的閘極G間設(shè)置有一個(gè)緩沖器55，經(jīng)由緩沖器55來(lái)加快本發(fā)明中所設(shè)置的第四MOS晶體管54的工作速度。
現(xiàn)將此第二實(shí)施例的電路連接關(guān)系加以說(shuō)明，其包括有一個(gè)固定電壓源52，提供電流鏡所需的參考電壓Vref；一個(gè)電流源51，輸出電流鏡所需的一微弱電流Id5；一個(gè)應(yīng)用電路50，輸出電流鏡所需的大電流ID5；一個(gè)電流鏡電路包括有第三個(gè)N通道MOS晶體管53、第四N通道MOS晶體管53與緩沖器55，其中，第三N通道MOS晶體管53的閘極G與漏極D連接，接收電流源51輸出的微弱電流Id5，并在一接點(diǎn)X5處連接緩沖器55，且第三N通道MOS晶體管53的源極S在接點(diǎn)Y5處連接固定電壓源52；緩沖器55在一端連接第四N通道MOS晶體管54的閘極G，第四N通道MOS晶體管54的漏極D與應(yīng)用電路和50連接，并輸出一大電流ID5，供應(yīng)用電路50使用，第四N通道MOS晶體管54的源極S接地。
本發(fā)明電流鏡電路的第二實(shí)施例的工作情形，與第一實(shí)施例相同，包括有式(1)———Vx＝Vref＋Vgs式(2)———Vx＝Vref＋Vth式(3)———ID5＝K(Vx＋Vth)2式(4)———ID5＝K(Vref)2其中細(xì)節(jié)部分與第一實(shí)施例相同，且在第二實(shí)施例中所使用的MOS晶體管亦同樣皆為N通道MOS晶體管，實(shí)際上，亦可使用P通道的MOS晶體管得到所要輸出的恒定大電流，其中僅需將電路的連接與輸入電源作適當(dāng)安排即可，因此，本發(fā)明并不限定僅使用N通道的MOS晶體管。
如表1、2所示，其為本發(fā)明第一實(shí)施例的電流鏡電路的實(shí)驗(yàn)數(shù)據(jù)表，其中表1為本發(fā)明在不同工作狀況下所得的輸出大電流，而表2表示在表1中所示的工藝漂移時(shí)，各種不同狀況的解釋?zhuān)渲?，SS表示當(dāng)工藝漂移導(dǎo)致NMOS晶體管與PMOS晶體管的閾電壓Vth均上升的情況；FF表示當(dāng)工藝飄移導(dǎo)致NMOS晶體管與PMOS晶體管的閾電壓Vth均下降的情況；SF表示當(dāng)工藝飄移導(dǎo)致NMOD晶體管的閾電壓Vth上升而PMOS晶體管的閾電壓Vth下降的情況；FS表示當(dāng)工藝飄移導(dǎo)致NMOS晶體管的閾電壓Vth下降而PMOS晶體管的閾電壓Vth上升的情況。在配合不同溫度進(jìn)行輸出大電流的狀況下，所得結(jié)果皆可達(dá)到所要求的電流值范圍。
表1
表2
如圖6所示，其為將表1所得的結(jié)果以圖示的方式表示出來(lái)，由圖6的表示可更清楚地了解本發(fā)明在不同溫度與參數(shù)變化狀況下，所輸出的大電流為一可接受的恒定狀態(tài)，不會(huì)因工藝飄移導(dǎo)致晶體管參數(shù)或工作溫度改變而有劇烈變化情況。
如圖7所示，其為本發(fā)明的一實(shí)施例的電路輸出的大電流與現(xiàn)有電流鏡電路輸出的大電流的比較示意圖；由圖7可看出，現(xiàn)有技術(shù)的輸出電流在不同的工藝條件下，所輸出的大電流變化相當(dāng)大，而本發(fā)明在不同的工藝條件下，所輸出的大電流則并無(wú)大的變化，因此，可保證一恒定的大電流輸出。
上述內(nèi)容是利用實(shí)施例說(shuō)明本發(fā)明的技術(shù)特征，并非用于限制本發(fā)明的保護(hù)范圍，即使有人在本發(fā)明構(gòu)思的基礎(chǔ)上稍作變動(dòng)，仍應(yīng)屬于本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種大電流比例的電流輸出電路，包括一個(gè)電流鏡電路，其特征在于，還包括與電流鏡電路連接的一個(gè)固定電壓源與一個(gè)電流源，固定電壓源提供一參考電壓，以使電流鏡輸出電流值的大小與參考電壓的平方成正比。
2.根據(jù)權(quán)利要求1所述的電流輸出電路，其特征在于，所述電流鏡包括第一金屬氧化物半導(dǎo)體晶體管與第二屬氧化物半導(dǎo)體晶體管，二晶體管的閘極互相連接，第一晶體管的漏極與閘極連接至所述電流源，源極接至所述固定電壓源第二晶體管由漏極輸出一定電流。
3.根據(jù)權(quán)利要求2所述的電流輸出電路，其特征在于，所述第一晶體管與第二晶體管為N通道的金屬氧化物半導(dǎo)體晶體管。
4.根據(jù)權(quán)利要求2所述的電流輸出電路，其特征在于，所述第一晶體管與第二晶體管為P通道的金屬氧化物半導(dǎo)體晶體管。
5.根據(jù)權(quán)利要求2所述的電流輸出電路，其特征在于，所述第二晶體管的閾電壓與第一晶體管的閾電壓相等。
6.根據(jù)權(quán)利要求1所述的電流輸出電路，其特征在于，還包括一個(gè)緩沖器；所述電流鏡電路為由對(duì)稱(chēng)晶體管組成的電流源電路，緩沖器連接在對(duì)稱(chēng)晶體管之間。
7.根據(jù)權(quán)利要求6所述的電流輸出電路，其特征在于，所述電流鏡包括第一金屬氧化物半導(dǎo)體晶體管與第二金屬氧化物半導(dǎo)體晶體管，二晶體管的閘極經(jīng)緩沖器連接在一起，第一晶體管的漏極與閘極連接至所述電流源，源極接至所述固定電壓源第二晶體管經(jīng)由漏極輸出與所述參考電壓平方成正比的恒定電流。
8.根據(jù)權(quán)利要求7所述的電流輸出電路，其特征在于，所述金屬氧化物半導(dǎo)體晶體管為N通道的金屬氧化物半導(dǎo)體晶體管。
9.根據(jù)權(quán)利要求7所述的電流輸出電路，其特征在于，所述金屬氧化物半導(dǎo)體晶體管為P通道的金屬氧化物半導(dǎo)體晶體管。
全文摘要
一種大電流比例的電流輸出電路,包括一個(gè)電流鏡電路、與電流鏡電路連接的一個(gè)固定電壓源與一個(gè)電流源;固定電壓源提供參考電壓,以使電流鏡電路輸出電流值的大小與參考電壓的平方成正比;電流鏡電路包括第一與第二金屬氧化物半導(dǎo)體晶體管,二晶體管的閘極互相連接,第一晶體管的漏極與閘極連接至電流源,其源極接至固定電壓源:第二晶體管由漏極輸出一恒定電流;本發(fā)明的電路解決了因工藝變化所造成閾電壓V
文檔編號(hào)G05F3/26GK1331437SQ00109819
公開(kāi)日2002年1月16日 申請(qǐng)日期2000年7月5日 優(yōu)先權(quán)日2000年7月5日
發(fā)明者李建勛, 葉定修, 沈晉升 申請(qǐng)人:盛群半導(dǎo)體股份有限公司