專利名稱：一種分段電流源dac電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，涉及一種分段電流源DAC電路。
背景技術(shù)：
目前被廣泛采用的電流源DAC結(jié)構(gòu)有三種，分別是二進(jìn)制加權(quán)型電流源結(jié)構(gòu)、單位電流源型電流源結(jié)構(gòu)和結(jié)合前兩種結(jié)構(gòu)的分段式電流源結(jié)構(gòu)。二進(jìn)制加權(quán)型電流源DAC
如附

圖1 (a)所示，一個(gè)4位二進(jìn)制加權(quán)型電流源架構(gòu)的電流源DAC包括四個(gè)電流源，其流過(guò)的電流分別為1、21、41和81，這些電流源分別被四個(gè)數(shù)字信號(hào)B1、B2、B3、B4控制。當(dāng)BI為高電平時(shí)，電流I被導(dǎo)引到輸出端，當(dāng)B2為高電平時(shí)電流21被導(dǎo)引到輸出端，以此類推。當(dāng)所有的數(shù)字控制位都為高電平時(shí)，所有的電流都流向輸出端并相加，其總的輸出電流為151。從這個(gè)例子可以看出二進(jìn)制加權(quán)型電流源架構(gòu)的電流源DAC不需要任何數(shù)字編碼電路，因此這種結(jié)構(gòu)是最直接最簡(jiǎn)單的一種架構(gòu)。單位電流源型電流源DAC
一個(gè)4位DAC不同于二進(jìn)制加權(quán)型電流源DAC，它有15個(gè)相同大小的電流源如圖1(b)所示。這些電流源流過(guò)的電流都是I。將這15個(gè)相同的電流源分別編號(hào)為I 15，當(dāng)輸入信號(hào)為0011時(shí)，其十進(jìn)制表示為3，這時(shí)編號(hào)I 3的電流源被導(dǎo)引到輸出端，當(dāng)輸入信號(hào)為1111時(shí)，其十進(jìn)制表示為15，這時(shí)所有的15個(gè)電流源被導(dǎo)引到輸出端。這種編碼控制方式稱作溫度計(jì)碼(Thermometer Code)。總的來(lái)說(shuō),一個(gè)N位的單位電流源型電流源DAC它總共需要2N-1個(gè)相同的電流源，并且還需要一個(gè)額外的溫度計(jì)碼編碼電路，將數(shù)字輸入信號(hào)轉(zhuǎn)換成溫度計(jì)碼.
二進(jìn)制加權(quán)結(jié)構(gòu)與單位電流源結(jié)構(gòu)的比較
雖然單位電流源型電流源DAC需要更多的電流源單元，還需要額外的溫度計(jì)編碼電路，但這種結(jié)構(gòu)在DAC的靜態(tài)和動(dòng)態(tài)性能的很多方面都要優(yōu)于二進(jìn)制加權(quán)型電流源DAC。這里以中間字轉(zhuǎn)換(Half-Scale Transition)來(lái)說(shuō)明DAC的相關(guān)性能指標(biāo)，因?yàn)橹虚g字轉(zhuǎn)換過(guò)程通常是DAC轉(zhuǎn)換輸出的最壞情況。對(duì)于4位DAC，數(shù)字輸入由0111轉(zhuǎn)換到1000時(shí)就稱之為中間字轉(zhuǎn)換。4位二進(jìn)制加權(quán)型電流源DAC在中間字轉(zhuǎn)換時(shí)，低三位電流源由導(dǎo)通轉(zhuǎn)為關(guān)閉，高一位的電流源由關(guān)閉轉(zhuǎn)為導(dǎo)通。在理想情況下，這四個(gè)電流源的開(kāi)關(guān)是同時(shí)進(jìn)行的，但實(shí)際中可能會(huì)出現(xiàn)這種情況在DAC低三位還沒(méi)有關(guān)閉之前最高位就已經(jīng)導(dǎo)通，這時(shí)在DAC的輸出中就會(huì)出現(xiàn)很大的電流輸出尖峰，也就是毛刺，它會(huì)對(duì)DAC的動(dòng)態(tài)性能產(chǎn)生很大的影響。不同于二進(jìn)制加權(quán)型電流源DAC，單位電流源型電流源DAC在輸入信號(hào)由0111轉(zhuǎn)換到1000時(shí)，只有一個(gè)電流源導(dǎo)通，這樣就不會(huì)出現(xiàn)大的毛刺輸出。表I列出了以上這兩種電流源DAC的優(yōu)缺點(diǎn)。表I 二進(jìn)制加權(quán)型結(jié)構(gòu)與單位電流源型結(jié)構(gòu)比較
￥11指標(biāo) I 二進(jìn)制加權(quán)型結(jié)構(gòu) I單位電流源型結(jié)Ii—
INL_適中__
DNL較差較好
寫麗1旨量 I較大I較小—
權(quán)利要求
1.一種分段電流源DAC電路，其特征在于包括 a、高五位電流源陣列，另設(shè)置依次連接的寄存器1、譯碼器I和鎖存器I與高五位電流源陣列連接； b、中四位電流源陣列，另設(shè)置依次連接的寄存器2、譯碼器2和鎖存器2與中四位電流源陣列連接； C、低五位電流源陣列，另設(shè)置依次連接的寄存器3、延時(shí)電路和鎖存器3與低五位電流源陣列連接； d、參考電壓源，它分別與高五位電流源陣列、中四位電流源陣列和低五位電流源陣列連接，參考電壓源為高五位電流源陣列、中四位電流源陣列和低五位電流源陣列提供基準(zhǔn)電壓。
2.根據(jù)權(quán)利要求1所述的一種分段電流源DAC電路，其特征在于 輸入的14位電流源信號(hào)分成三段，他們是高五位信號(hào)D13-9、中四位信號(hào)D8-5和低五位信號(hào)D4-0 ； 高5位信號(hào)D13-9輸入到寄存器1，寄存器I的輸出信號(hào)送給譯碼器1，譯碼器I接受寄存器I送來(lái)的信號(hào)并輸出給鎖存器I，鎖存器I接受譯碼器I送來(lái)的信號(hào)并輸出到高五位電流源陣列，高五位電流源陣列接受鎖存器I送來(lái)的信號(hào)并輸出電流； 中4位信號(hào)D8-5輸入到寄存器2，寄存器2的輸出信號(hào)送給譯碼器2，譯碼器2接受寄存器2送來(lái)的信號(hào)并輸出給鎖存器2，鎖存器2接受譯碼器2送來(lái)的信號(hào)并輸出到中四位電流源陣列，中四位電流源陣列接受鎖存器2送來(lái)的信號(hào)并輸出電流； 低五位信號(hào)D4-0輸入到寄存器3，寄存器3的輸出信號(hào)送到延時(shí)電路，延時(shí)電路接受寄存器3送來(lái)的信號(hào)并輸出到鎖存器3,鎖存器3接受延時(shí)電路送來(lái)的信號(hào)并輸出到低五位電流源陣列，低五位電流源陣列接受鎖存器3送來(lái)的信號(hào)并輸出電流。
全文摘要
本發(fā)明涉及一種分段電流源DAC電路，該電路是將二進(jìn)制加權(quán)結(jié)構(gòu)與單位電流源結(jié)構(gòu)相結(jié)合的分段電流源DAC電路。本發(fā)明的主要優(yōu)點(diǎn)是通過(guò)對(duì)14位電流型DAC進(jìn)行合理分段，減小電路(電流源及譯碼部分)的復(fù)雜程度，減小芯片面積和功耗，同時(shí)還可以提高DAC性能。在分段電流源結(jié)構(gòu)的DAC中，之所以一部分使用二進(jìn)制加權(quán)結(jié)構(gòu)而另一部分使用單位電流源結(jié)構(gòu)，因?yàn)镸SB電流源對(duì)輸出毛刺的貢獻(xiàn)較大，而且它們對(duì)器件匹配的要求也較高，所以MSB采用單位電流源結(jié)構(gòu)，而LSB則采用二進(jìn)制加權(quán)結(jié)構(gòu)以減小面積和功耗。
文檔編號(hào)H03M1/66GK103023506SQ201210461028
公開(kāi)日2013年4月3日 申請(qǐng)日期2013年2月16日 優(yōu)先權(quán)日2013年2月16日
發(fā)明者劉德?tīng)? 周曉丹, 王俊祥 申請(qǐng)人:華東光電集成器件研究所