時(shí)鐘生成和延遲架構(gòu)的制作方法
【專利說明】時(shí)鐘生成和延遲架構(gòu)
[0001]本申請(qǐng)要求于2012年12月28日提交的用于時(shí)鐘生成和延遲架構(gòu)的美國(guó)專利申請(qǐng)第13/730，595號(hào)的優(yōu)先權(quán)，其全部公開通過引用并于此用于所有目的。
技術(shù)領(lǐng)域
[0002]本公開大體涉及存儲(chǔ)器系統(tǒng)中的數(shù)據(jù)恢復(fù)電路，更具體地，涉及包括并入了延遲鎖相環(huán)(Delay-locked Loop, DLL)電路的功能的振蕩器電路的時(shí)鐘生成和延遲電路。
【背景技術(shù)】
[0003]在各種設(shè)備和系統(tǒng)中利用數(shù)據(jù)恢復(fù)電路。例如，數(shù)據(jù)恢復(fù)電路可以用在各種非易失性存儲(chǔ)器系統(tǒng)中以及用于各種應(yīng)用。一些非易失性存儲(chǔ)器系統(tǒng)嵌入在諸如個(gè)人計(jì)算機(jī)的更大的系統(tǒng)中，例如作為固態(tài)驅(qū)動(dòng)器(Solid State Drive, SSD)。其他可移除非易失性存儲(chǔ)器系統(tǒng)連接到主機(jī)系統(tǒng)并且可以在不同的主機(jī)系統(tǒng)之間交換(interchange)。非易失性存儲(chǔ)器系統(tǒng)的例子包括存儲(chǔ)卡、USB快閃驅(qū)動(dòng)器以及可移除SSD。已經(jīng)根據(jù)多個(gè)公知的標(biāo)準(zhǔn)在商業(yè)上實(shí)現(xiàn)了包括非易失性存儲(chǔ)卡的電子電路卡。存儲(chǔ)器與個(gè)人計(jì)算機(jī)、蜂窩電話、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字?jǐn)z像機(jī)、便攜式音頻播放器以及用于存儲(chǔ)大量數(shù)據(jù)的主機(jī)電子設(shè)備一起使用。這樣的卡通常包含可再編程非易失性半導(dǎo)體存儲(chǔ)器單元以及控制器，該控制器控制并且支持存儲(chǔ)器單元陣列的操作并且與該卡所連接到的主機(jī)相接口。幾個(gè)相同類型的卡可以在被設(shè)計(jì)為容納該類型卡的主機(jī)卡槽中互換。存儲(chǔ)卡標(biāo)準(zhǔn)包括PC卡、緊湊快閃?卡(CF?卡)、智能媒體》卡、多媒體卡、安全數(shù)字(SD)卡、迷你SD?卡、訂戶識(shí)別模塊(Subscriber Identity Module, SIM)、記憶棒?、記憶棒Duo卡以及微SD/TransFlash?存儲(chǔ)器模塊標(biāo)準(zhǔn)。
[0004]在一些傳統(tǒng)的數(shù)據(jù)恢復(fù)電路中，由振蕩器在主機(jī)中生成基準(zhǔn)時(shí)鐘信號(hào)。例如，振蕩器可以是壓控振蕩器(Voltage-controlled Oscillator, VCO)。VCO包括線性(“諧波”)振蕩器和非線性(“弛張(relaxat1n)”)振蕩器。示例的諧波振蕩器包括晶體振蕩器和電感-電容(LC)-諧振腔振蕩器。示例的弛張振蕩器包括電阻-電容(RC)振蕩器和包括基于延遲的環(huán)型振蕩器的延遲線振蕩，器。振蕩器還可以包括鎖相環(huán)(Phase-lockedLoop，PLL)電路。數(shù)據(jù)恢復(fù)電路通常還包括單獨(dú)的延遲鎖相環(huán)(DLL)電路。DLL電路配置為接收由振蕩器生成的基準(zhǔn)時(shí)鐘信號(hào)并且基于該基準(zhǔn)時(shí)鐘信號(hào)生成控制信號(hào)。DLL電路還可以配置為比如從客戶端設(shè)備接收與數(shù)據(jù)信號(hào)一起發(fā)送的時(shí)鐘信號(hào)。DLL電路基于該控制信號(hào)延遲與數(shù)據(jù)信號(hào)一起接收的時(shí)鐘信號(hào)以產(chǎn)生具有期望的相移(例如90度或者45度)的延遲時(shí)鐘信號(hào)。例如，DLL電路可以用于偏移時(shí)鐘信號(hào)的上升沿的相位以便該上升沿與數(shù)據(jù)信號(hào)中的相應(yīng)數(shù)據(jù)周期(data per1d)的中間對(duì)準(zhǔn)。然后可以將該延遲時(shí)鐘信號(hào)發(fā)送到采樣器，該采樣器基于該延遲時(shí)鐘信號(hào)的邊沿對(duì)該數(shù)據(jù)信號(hào)中的數(shù)據(jù)采樣以生成恢復(fù)的數(shù)據(jù)信號(hào)。

【發(fā)明內(nèi)容】

[0005]本公開提供了用于生成基準(zhǔn)時(shí)鐘信號(hào)并基于該基準(zhǔn)時(shí)鐘信號(hào)延遲接收的時(shí)鐘信號(hào)的電路、設(shè)備、系統(tǒng)和方法的示例。在一個(gè)方面，電路包括配置為生成公共控制信號(hào)的控制塊。該電路另外包括配置為生成基準(zhǔn)時(shí)鐘信號(hào)的振蕩器。振蕩器包括多個(gè)延遲元件，每個(gè)延遲元件配置為接收該公共控制信號(hào)并且基于該公共控制信號(hào)在該基準(zhǔn)時(shí)鐘信號(hào)中引入延遲。該振蕩器的延遲元件被共同布置為在該振蕩器振蕩時(shí)生成該基準(zhǔn)時(shí)鐘信號(hào)。該電路還包括配置為接收時(shí)鐘信號(hào)并且生成延遲的時(shí)鐘信號(hào)的延遲塊。該延遲塊包括一個(gè)或多個(gè)延遲元件，該延遲塊的每個(gè)延遲元件配置為接收該公共控制信號(hào)并且基于該公共控制信號(hào)在該時(shí)鐘信號(hào)中引入延遲。該延遲塊的延遲元件被布置為延遲該時(shí)鐘信號(hào)以生成延遲的時(shí)鐘信號(hào)。
[0006]在一些實(shí)現(xiàn)方式中，該控制塊還配置為接收編程信號(hào)，并且該控制塊基于該編程信號(hào)生成該公共控制信號(hào)。在一些實(shí)現(xiàn)方式中，對(duì)于該編程信號(hào)的給定值，該公共控制信號(hào)的值是固定的。在一些實(shí)現(xiàn)方式中，該控制塊還配置為:接收該基準(zhǔn)時(shí)鐘信號(hào)；將該基準(zhǔn)時(shí)鐘信號(hào)的頻率轉(zhuǎn)換為電壓信號(hào)或者電流信號(hào)；基于該編程信號(hào)生成基準(zhǔn)電壓信號(hào)或者基準(zhǔn)電流信號(hào)；將該電壓或者電流信號(hào)分別與該基準(zhǔn)電壓或者基準(zhǔn)電流信號(hào)比較；以及基于該比較生成該公共控制信號(hào)。
[0007]在一些實(shí)現(xiàn)方式中，該振蕩器的延遲元件以弛張振蕩器配置來(lái)布置。在一些這樣的實(shí)現(xiàn)方式中，該振蕩器的延遲元件以基于延遲的環(huán)形振蕩器配置來(lái)布置。在一些實(shí)現(xiàn)方式中，該電路還包括反相邏輯門，配置為接收使能信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)作為輸入。該反相邏輯門的輸出耦合到該振蕩器的延遲元件中的第一個(gè)。該使能信號(hào)配置為觸發(fā)該振蕩器的振蕩。在一些實(shí)現(xiàn)方式中，該振蕩器包括布置在四個(gè)串行耦合對(duì)中的八個(gè)串行耦合的延遲元件。在一些這樣的實(shí)現(xiàn)方式中，該振蕩器中的每對(duì)延遲元件配置為在接收到該公共控制信號(hào)時(shí)在該基準(zhǔn)時(shí)鐘信號(hào)中引入近似90度的相位延遲。在一些實(shí)現(xiàn)方式中，該振蕩器的延遲元件與該延遲塊的延遲元件基本相同。在一些實(shí)現(xiàn)方式中，該延遲塊包括兩個(gè)串行耦合的延遲元件，該延遲塊的兩個(gè)延遲元件配置為在接收到該公共控制信號(hào)時(shí)在該數(shù)據(jù)時(shí)鐘信號(hào)中引入近似90度的相位延遲。在一些實(shí)現(xiàn)方式中，每個(gè)延遲元件包括反相器或者反相電路。
[0008]在另一方面，電路包括配置為生成公共控制信號(hào)的控制塊。該電路另外包括配置為生成基準(zhǔn)時(shí)鐘信號(hào)的振蕩器。振蕩器包括多個(gè)延遲元件，每個(gè)延遲元件配置為接收該公共控制信號(hào)并且基于該公共控制信號(hào)在該基準(zhǔn)時(shí)鐘信號(hào)中引入延遲。該振蕩器的延遲元件被共同布置為在該振蕩器振蕩時(shí)生成該基準(zhǔn)時(shí)鐘信號(hào)。該電路還包括配置為接收時(shí)鐘信號(hào)并且生成延遲的時(shí)鐘信號(hào)的延遲塊。該延遲塊包括一個(gè)或多個(gè)延遲元件，該延遲塊的每個(gè)延遲元件配置為接收該公共控制信號(hào)并且基于該公共控制信號(hào)在該時(shí)鐘信號(hào)中引入延遲。該延遲塊的延遲元件被布置為延遲該時(shí)鐘信號(hào)以生成延遲的時(shí)鐘信號(hào)。該電路還包括數(shù)據(jù)采樣器，配置為接收包括數(shù)據(jù)的位的數(shù)據(jù)信號(hào)并且基于該延遲的時(shí)鐘信號(hào)對(duì)該數(shù)據(jù)信號(hào)采樣。
[0009]在一些實(shí)現(xiàn)方式中，該時(shí)鐘信號(hào)與該數(shù)據(jù)信號(hào)一起發(fā)送，并且該時(shí)鐘信號(hào)僅與該數(shù)據(jù)信號(hào)一起發(fā)送并且不在其他時(shí)間發(fā)送。在一些實(shí)現(xiàn)方式中，該控制塊還配置為接收編程信號(hào)，并且該控制塊基于該編程信號(hào)生成該公共控制信號(hào)。在一些實(shí)現(xiàn)方式中，對(duì)于該編程信號(hào)的給定值，該公共控制信號(hào)的值是固定的。在一些實(shí)現(xiàn)方式中，該控制塊還配置為:接收該基準(zhǔn)時(shí)鐘信號(hào)；將該基準(zhǔn)時(shí)鐘信號(hào)的頻率轉(zhuǎn)換為電壓信號(hào)或者電流信號(hào)；基于該編程信號(hào)生成基準(zhǔn)電壓信號(hào)或者基準(zhǔn)電流信號(hào)；將該電壓或者電流信號(hào)分別與該基準(zhǔn)電壓或者基準(zhǔn)電流信號(hào)比較；以及基于該比較生成該公共控制信號(hào)。
[0010]在一些實(shí)現(xiàn)方式中，該振蕩器的延遲元件以弛張振蕩器配置來(lái)布置。在一些這樣的實(shí)現(xiàn)方式中，該振蕩器的延遲元件以基于延遲的環(huán)形振蕩器配置來(lái)布置。在一些實(shí)現(xiàn)方式中，該電路還包括反相邏輯門，配置為接收使能信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)作為輸入。該反相邏輯門的輸出耦合到該振蕩器的延遲元件中的第一個(gè)。該使能信號(hào)配置為觸發(fā)該振蕩器的振蕩。在一些實(shí)現(xiàn)方式中，該振蕩器的延遲元件與該延遲塊的延遲元件基本相同。在一些實(shí)現(xiàn)方式中，每個(gè)延遲元件包括反相器或者反相電路。
[0011]在另一方面，電路包括配置為接收編程信號(hào)并且基于該編程信號(hào)生成公共控制信號(hào)的控制塊。該電路包括配置為生成基準(zhǔn)時(shí)鐘信號(hào)的振蕩器。振蕩器包括在基于延遲的環(huán)形振蕩器配置中布置的多個(gè)延遲元件。振蕩器的每個(gè)延遲元件配置為接收該公共控制信號(hào)并且基于該公共控制信號(hào)在該基準(zhǔn)時(shí)鐘信號(hào)中引入延遲。該振蕩器的延遲元件被共同布置為在該振蕩器振蕩時(shí)生成該基準(zhǔn)時(shí)鐘信號(hào)。該基準(zhǔn)時(shí)鐘信號(hào)被反饋到該振蕩器的輸入。該電路另外包括配置為接收時(shí)鐘信號(hào)并且生成延遲的時(shí)鐘信號(hào)的延遲塊。該延遲塊包括一個(gè)或多個(gè)延遲元件。該延遲塊的延遲元件與該振蕩器的延遲元件基本相同。該延遲塊的每個(gè)延遲元件配置為接收該公共控制信號(hào)并且基于該公共控制信號(hào)在該數(shù)據(jù)時(shí)鐘信號(hào)中引入延遲。該延遲塊的延遲元件被布置為延遲該數(shù)據(jù)時(shí)鐘信號(hào)以生成延遲的時(shí)鐘信號(hào)。該電路還包括數(shù)據(jù)采樣器，配置為接收包括數(shù)據(jù)的位的數(shù)據(jù)信號(hào)并且基于該延遲的時(shí)鐘信號(hào)對(duì)該數(shù)據(jù)信號(hào)采樣。
[0012]在一些實(shí)現(xiàn)方式中，該時(shí)鐘信號(hào)與該數(shù)據(jù)信號(hào)一起發(fā)送，并且該時(shí)鐘信號(hào)僅與該數(shù)據(jù)信號(hào)一起發(fā)送并且不在其他時(shí)間發(fā)送。在一些實(shí)現(xiàn)方式中，對(duì)于該編程信號(hào)的給定值，該公共控制信號(hào)的值是固定的。在一些實(shí)現(xiàn)方式中，該控制塊還配置為:接收該基準(zhǔn)時(shí)鐘信號(hào)；將該基準(zhǔn)時(shí)鐘信號(hào)的頻率轉(zhuǎn)換為電壓信號(hào)或者電流信號(hào)；基于該編程信號(hào)生成基準(zhǔn)電壓信號(hào)或者基準(zhǔn)電流信號(hào)；將該電壓或者電流信號(hào)分別與該基準(zhǔn)電壓或者基準(zhǔn)電流信號(hào)比較；以及基于該比較生成該公共控制信號(hào)。
【附圖說明】
[0013]圖1示出示例的存儲(chǔ)器系統(tǒng)100。
[0014]圖2示出描繪了示例時(shí)鐘信號(hào)、示例的單數(shù)據(jù)速率(Single-data-rate, SDR)數(shù)據(jù)信號(hào)以及示例的雙數(shù)據(jù)速率(Double-data-rate，DDR)數(shù)據(jù)信號(hào)的時(shí)序圖。
[0015]圖3A示出通過在時(shí)鐘信號(hào)的相對(duì)于SDR數(shù)據(jù)信號(hào)的適當(dāng)?shù)南辔惶幐鶕?jù)該時(shí)鐘信號(hào)對(duì)該數(shù)據(jù)信號(hào)采樣而獲得的包括恢復(fù)的數(shù)據(jù)位的示例的恢復(fù)的數(shù)據(jù)信號(hào)。
[0016]圖3B示出通過在時(shí)鐘信號(hào)的相對(duì)于SDR數(shù)據(jù)信號(hào)的不適當(dāng)?shù)南辔惶帉?duì)該數(shù)據(jù)信號(hào)采樣而獲得的示例的恢復(fù)的數(shù)據(jù)信號(hào)。
[0017]圖4示出傳統(tǒng)的數(shù)據(jù)恢復(fù)電路。
[0018]圖5示出用于生成相移時(shí)鐘信號(hào)的示例的DLL電路。
[0019]圖6示出數(shù)據(jù)恢復(fù)電路。
[0020]圖7示出包括開環(huán)設(shè)計(jì)的時(shí)鐘生成和延遲電路的示例實(shí)現(xiàn)方式。
[0021]圖8示出包括閉環(huán)設(shè)計(jì)的時(shí)鐘生成和延遲電路的示例實(shí)現(xiàn)方式。
[0022]圖9示出還比配置為生成多相位時(shí)鐘的時(shí)鐘生成和延遲電路的示例實(shí)現(xiàn)方式。
[0023]圖10示出還被配置為修整或者偏斜由從延遲塊(Slave Delay Block)引入的延遲的時(shí)鐘生成和延遲電路的示例實(shí)現(xiàn)方式。
[0024]各圖中的相同的參考數(shù)字和指定指示相同的要素。
【具體實(shí)施方式】
[0025]本公開提供了用于生成基準(zhǔn)時(shí)鐘信號(hào)、接收與數(shù)據(jù)信號(hào)并行發(fā)送的時(shí)鐘信號(hào)并且基于基準(zhǔn)時(shí)鐘信號(hào)延遲接收的時(shí)鐘信號(hào)使得延遲的時(shí)鐘信號(hào)可以用于恢復(fù)數(shù)據(jù)信號(hào)中的數(shù)據(jù)的電路、設(shè)備、系統(tǒng)和方法的例子。在此所述的具體實(shí)現(xiàn)方式涉及時(shí)鐘生成振蕩器電路，其包括延遲鎖相環(huán)(DLL)電路的至少一些功能。在一些實(shí)現(xiàn)方式中，當(dāng)振蕩器正在生成基準(zhǔn)時(shí)鐘信號(hào)時(shí)，DLL功能可用。
[0026]可