具有可變延遲線單元的延遲線電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具有可變延遲線單元的延遲線電路。
【背景技術(shù)】
[0002]器件制造商的挑戰(zhàn)是為了給客戶帶來價值和便利而例如開發(fā)具有高品質(zhì)性能的集成電路。雙數(shù)據(jù)速率電路使用延遲線和延遲數(shù)據(jù)或時鐘延遲以在數(shù)據(jù)傳輸中實現(xiàn)合適的信號定時。延遲線提供線性步進，線性步進用于調(diào)諧接收的輸入信號。不一致的步進變化或延遲增加時鐘抖動。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種延遲線電路，包括:多個延遲單元，配置為接收輸入信號并改變所述輸入信號以產(chǎn)生第一輸出信號，所述多個延遲單元配置為基于從延遲控制器接收的第一指令在產(chǎn)生所述第一輸出信號的途中選擇性地反轉(zhuǎn)或中繼所述輸入信號；以及可變延遲線單元，配置為接收所述第一輸出信號，所述可變延遲線單元包括:輸入端，配置為接收所述第一輸出信號；輸出端，配置為輸出第二輸出信號；第一線，位于所述輸入端和所述輸出端之間，所述第一線包括串聯(lián)的第一反相器、第二反相器、第一速度控制單元和第三反相器；和第二線，位于所述輸入端和所述輸出端之間，所述第二線包括串聯(lián)的第四反相器、第二速度控制單元、第五反相器和第六反相器，其中，基于從延遲線控制器接收的第二指令，通過所述第一線或所述第二線選擇性地傳輸接收的所述第一輸出信號。
[0004]在上述延遲線電路中，其中，基于從所述延遲線控制器接收的第一指令，由特定數(shù)量的所述多個延遲單元接收、處理和輸出所述輸入信號以產(chǎn)生所述第一輸出信號。
[0005]在上述延遲線電路中，其中，基于從所述延遲線控制器接收的第一指令，由特定數(shù)量的所述多個延遲單元接收、處理和輸出所述輸入信號以產(chǎn)生所述第一輸出信號，其中，在確定所述輸入信號經(jīng)過了偶數(shù)或奇數(shù)個延遲單元的基礎(chǔ)上，所述第二指令使接收的所述第一輸出信號傳輸通過所述第一線或所述第二線。
[0006]在上述延遲線電路中，其中，所述第一速度控制單元和所述第二速度控制單元是穿通柵極。
[0007]在上述延遲線電路中，其中，所述第一速度控制單元和所述第二速度控制單元是加載節(jié)點，所述加載節(jié)點配置為向傳輸通過所述第一線或所述第二線的信號供應(yīng)電壓。
[0008]在上述延遲線電路中，其中，在微調(diào)模式中，所述可變延遲線單元配置為使所述第二輸出信號具有多個微調(diào)步進，每個微調(diào)步進比前一個微調(diào)步進延遲特定常量時間延遲。
[0009]在上述延遲線電路中，其中，所述特定常量時間延遲在約2皮秒至約3皮秒的范圍內(nèi)。
[0010]根據(jù)本發(fā)明的另一方面，還提供了一種裝置，包括:延遲線控制器；多個延遲單元，配置為接收輸入信號并改變所述輸入信號以產(chǎn)生第一輸出信號，所述延遲線控制器配置為使特定數(shù)量的所述多個延遲單元選擇性地接收、處理和輸出所述輸入信號以產(chǎn)生所述第一輸出信號；以及可變延遲線單元，配置為接收所述第一輸出信號，所述可變延遲線單元包括:輸入端，配置為接收所述第一輸出信號；輸出端，配置為輸出第二輸出信號；第一線，位于所述輸入端和所述輸出端之間，所述第一線包括串聯(lián)的第一反相器、第二反相器、第一速度控制單元和第三反相器；和第二線，位于所述輸入端和所述輸出端之間，所述第二線包括串聯(lián)的第四反相器、第二速度控制單元、第五反相器和第六反相器，其中，基于從所述延遲線控制器接收的指令，通過所述第一線或所述第二線選擇性地傳輸接收的所述第一輸出信號。
[0011]在上述裝置中，其中，在確定所述輸入信號經(jīng)過了偶數(shù)或奇數(shù)個延遲單元的基礎(chǔ)上，所述延遲線控制器使接收的所述第一輸出信號傳輸通過所述第一線或所述第二線。
[0012]在上述裝置中，其中，所述第一速度控制單元和所述第二速度控制單元是穿通柵極。
[0013]在上述裝置中，其中，所述第一速度控制單元和所述第二速度控制單元是加載節(jié)點，所述加載節(jié)點配置為向傳輸通過所述第一線或所述第二線的信號供應(yīng)電壓。
[0014]在上述裝置中，其中，所述多個延遲單元配置為在產(chǎn)生所述第一輸出信號的途中選擇性地反轉(zhuǎn)或中繼所述輸入信號。
[0015]在上述裝置中，其中，在微調(diào)模式中，所述延遲線控制器與所述可變延遲線單元一起配置為使所述第二輸出信號具有多個微調(diào)步進，每個微調(diào)步進比前一個微調(diào)步進延遲特定常量時間延遲。
[0016]在上述裝置中，其中，所述特定常量時間延遲在約2皮秒至約3皮秒的范圍內(nèi)。
[0017]根據(jù)本發(fā)明的又一方面，還提供了一種方法，包括:基于從延遲線控制器接收的第一指令，由多個延遲單元選擇性地反轉(zhuǎn)或中繼接收的輸入信號以產(chǎn)生第一輸出信號；將所述第一輸出信號傳輸至可變延遲線單元，所述可變延遲線單元配置為接收所述第一輸出信號并改變所述第一輸出信號以產(chǎn)生第二輸出信號；基于從所述延遲線控制器接收的第二指令，通過所述可變延遲線單元的第一線或第二線選擇性地傳輸接收的所述第一輸出信號，所述第一線包括串聯(lián)的第一反相器、第二反相器、第一速度控制單元和第三反相器，并且所述第二線包括串聯(lián)的第四反相器、第二速度控制單元、第五反相器和第六反相器，其中，基于從所述延遲線控制器接收的所述第一指令，由特定數(shù)量的所述多個延遲單元接收、處理和輸出所述輸入信號以產(chǎn)生所述第一輸出信號。
[0018]在上述方法中，還包括:確定所述多個延遲單元的特定數(shù)量是偶數(shù)還是奇數(shù)，其中，使接收的所述第一輸出信號傳輸通過所述第一線或所述第二線的所述第二指令是基于所述輸入信號經(jīng)過了偶數(shù)或奇數(shù)個延遲單元的確定。
[0019]在上述方法中，其中，所述第一速度控制單元和所述第二速度控制單元是穿通柵極。
[0020]在上述方法中，其中，所述第一速度控制單元和所述第二速度控制單元是加載節(jié)點，所述方法還包括:向傳輸通過所述第一線或所述第二線的信號選擇性地供應(yīng)電壓。
[0021]在上述方法中，還包括:通過使所述可變延遲線單元輸出所述第二輸出信號來微調(diào)所述輸入信號，所述第二輸出信號具有多個微調(diào)步進，每個微調(diào)步進比前一個微調(diào)步進延遲特定常量時間延遲。
[0022]在上述方法中，其中，所述特定常量時間延遲在約2皮秒至約3皮秒的范圍內(nèi)。
【附圖說明】
[0023]當結(jié)合附圖進行閱讀時，從以下詳細描述可以更好地理解本發(fā)明的方面。應(yīng)該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的論述，各個部件的尺寸可以任意增大或縮小。
[0024]圖1是根據(jù)一個或多個實施例的配置為提供具有一致的步進延遲變化的微調(diào)步進的系統(tǒng)的示意圖。
[0025]圖2是根據(jù)一個或多個實施例的具有為加載節(jié)點的速度控制單元的系統(tǒng)的示意圖。
[0026]圖3是根據(jù)一個或多個實施例的提供具有一致的步進延遲變化的微調(diào)步進的方法的流程圖。
[0027]圖4示出了芯片組或芯片，根據(jù)或通過該芯片組或芯片來實施實施例。
[0028]圖5根據(jù)一個或多個實施例示出了將所論述的系統(tǒng)的步進延遲變化與傳統(tǒng)的高速DDR系統(tǒng)的步進延遲變化進行比較的布局前仿真結(jié)果。
【具體實施方式】
[0029]以下公開提供了多個用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了部件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復(fù)參照標號和/或字符。該重復(fù)是為了簡化和清楚的目的，而且其本身不指示所論述的各個實施例和/或結(jié)構(gòu)之間的關(guān)系。
[0030]諸如微處理器和存儲器的高速同步集成電路在操作中具有