使用減少架構(gòu)的延遲鎖相環(huán)的低功率過(guò)取樣的制作方法
【專利摘要】在一個(gè)實(shí)施例中，一種裝置包括相位檢測(cè)器單元，其確定反相參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差。所述裝置進(jìn)一步包括控制器單元，其用于基于所述相位差而生成延遲信號(hào)。所述裝置進(jìn)一步包括電壓控制延遲線組，其用于基于所述延遲信號(hào)而生成相位輸出，其中由所述裝置將所述相位輸出提供給時(shí)鐘生成器單元來(lái)生成過(guò)取樣時(shí)鐘信號(hào)以用于由接收器進(jìn)行數(shù)據(jù)恢復(fù)。
【專利說(shuō)明】使用減少架構(gòu)的延遲鎖相環(huán)的低功率過(guò)取樣

【技術(shù)領(lǐng)域】
[0001]實(shí)施例涉及由具有超標(biāo)量體系結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)執(zhí)行的數(shù)據(jù)恢復(fù)。

【背景技術(shù)】
[0002]國(guó)際標(biāo)準(zhǔn)化組織開(kāi)放式系統(tǒng)互連(IS0/0SI)模型是將針對(duì)通過(guò)通信網(wǎng)絡(luò)交換信息的系統(tǒng)的服務(wù)等級(jí)和交互類型進(jìn)行標(biāo)準(zhǔn)化的分層架構(gòu)。IS0/0SI模型將計(jì)算機(jī)對(duì)計(jì)算機(jī)通信分為七層或七級(jí)，每一層構(gòu)建在被包含在該層以下的層中的標(biāo)準(zhǔn)上。七層中的最高層在應(yīng)用-程序?qū)用嫣幚碥浖换ァＯ喾?，最低層是“物理層?PHY)，其是面向硬件的并且處理在通信系統(tǒng)之間建立和維持物理鏈路的方面。涉及物理層的規(guī)范包括布線、電信號(hào)、和機(jī)械連接等。
[0003]隨著移動(dòng)設(shè)備向更豐富的功能(例如，改進(jìn)的顯示器、照相機(jī)、外圍設(shè)備等)和媒體/內(nèi)容(例如，更強(qiáng)大的基于云的服務(wù))發(fā)展，移動(dòng)計(jì)算設(shè)備平臺(tái)和架構(gòu)力求適應(yīng)組件間的數(shù)據(jù)傳送中的更大的帶寬。移動(dòng)行業(yè)處理器接口(MIPI)聯(lián)盟是為移動(dòng)計(jì)算設(shè)備設(shè)定標(biāo)準(zhǔn)的工作組?？梢杂靡粋€(gè)或多個(gè)MIPI配置兼容組件來(lái)設(shè)計(jì)智能電話、個(gè)人數(shù)字助理、膝上型計(jì)算機(jī)、平板計(jì)算機(jī)、以及更一般地，移動(dòng)計(jì)算設(shè)備。每個(gè)組件可以實(shí)施MIPI鏈路。

【專利附圖】

【附圖說(shuō)明】
[0004]圖1A是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。
[0005]圖1B是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的時(shí)序圖。
[0006]圖2是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。
[0007]圖3A是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。
[0008]圖3B是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。
[0009]圖3C是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的時(shí)序圖。
[0010]圖4是根據(jù)一個(gè)或多個(gè)實(shí)施例的方法的流程圖。
[0011]圖5是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的時(shí)序圖。
[0012]圖6是根據(jù)一個(gè)或多個(gè)實(shí)施例的處理器內(nèi)核的框圖。
[0013]圖7是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。
[0014]圖8是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。
[0015]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例系統(tǒng)的框圖。

【具體實(shí)施方式】
[0016]MIPI M-PHY物理層規(guī)范(例如，2011年2月8日由針對(duì)M-PHY的MIPI聯(lián)盟規(guī)范所定義的，在2011年4月28日被批準(zhǔn))支持跨移動(dòng)計(jì)算設(shè)備中的外圍設(shè)備/組件的高速串行數(shù)據(jù)速率。M-PHY鏈路是外圍設(shè)備之間的串行數(shù)據(jù)連接，其包括以相反方向運(yùn)行的兩條子鏈路。每條子鏈路構(gòu)成以相同方向運(yùn)行的一條或多條單向點(diǎn)對(duì)點(diǎn)通道。每條通道連接發(fā)射器和接收器并且在運(yùn)行模式和屬性方面獨(dú)立于相同鏈路中的其它通道。使用脈沖寬度調(diào)制信號(hào)(PWM)在通道上傳送串行數(shù)據(jù)。PWM信號(hào)可以以各個(gè)數(shù)據(jù)傳送速度范圍(其根據(jù)規(guī)范中定義的擋位(例如，G1-G7)中的一個(gè))來(lái)運(yùn)行。
[0017]現(xiàn)在參考圖1A，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。示出了由兩條互連106和108進(jìn)行連接的發(fā)射器104以及其對(duì)應(yīng)的接收器112。盡管可以根據(jù)各個(gè)協(xié)議(例如，給定的低功率協(xié)議)來(lái)實(shí)施發(fā)射器和接收器，但是圖1A中所示的發(fā)射器和接收器可以是基于MIPI M-PHY的設(shè)備。差分-p點(diǎn)對(duì)點(diǎn)互連106可以用于傳輸?shù)谝徊罘諴WM信號(hào)而差分-η點(diǎn)對(duì)點(diǎn)互連108可以用于傳輸?shù)诙罘諴WM信號(hào)，從而構(gòu)成信號(hào)的差分對(duì)。由互連106和108橋接的發(fā)射器104和接收器112共同構(gòu)成了通道102。盡管僅明確示出了一個(gè)發(fā)射器-接收器對(duì)，本領(lǐng)域技術(shù)人員將會(huì)理解可以存在許多這樣的發(fā)射器-接收器對(duì)以連接(例如，經(jīng)由未示出的額外互連)移動(dòng)計(jì)算設(shè)備中的任意兩個(gè)組件或外圍設(shè)備。如圖1A中所示，由一組發(fā)射器100和一組接收器110示出多個(gè)發(fā)射器-接收器對(duì)。
[0018]根據(jù)一個(gè)或多個(gè)實(shí)施例，由接收器112接收并接著處理PWM信號(hào)。通過(guò)處理該信號(hào)，接收器112能夠執(zhí)行數(shù)據(jù)恢復(fù)功能(例如，由116所表明)。通過(guò)這種方式，以高速將數(shù)據(jù)從一個(gè)組件/外圍設(shè)備傳送到另一個(gè)組件/外圍設(shè)備。根據(jù)一些實(shí)施例，高速的意思是基于3-576MBPS (例如，MIPI M-PHY規(guī)范中所描述的G1-G7)之間的PWM擋位選擇范圍的可變速度。具體地，根據(jù)一些實(shí)施例，基于延遲鎖相環(huán)(DLL)的低功率過(guò)取樣邏輯單元114(例如，在接收器112中實(shí)施)通過(guò)互連106和108從發(fā)射器104接收信號(hào)，并且還執(zhí)行處理步驟。關(guān)于隨后的附圖來(lái)進(jìn)一步討論了由基于DLL的低功率過(guò)取樣邏輯單元114進(jìn)行的信號(hào)處理。
[0019]現(xiàn)在參考圖1B，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的時(shí)序圖。該時(shí)序圖示出了關(guān)于時(shí)間的互連106和108(例如，如圖1A中所示)的功率狀態(tài)(即，電壓水平)的示例。通過(guò)作為用于差分PWM信號(hào)輸送的單元，這些互連構(gòu)成了差分-P線118和差分-η線120?？梢栽诎l(fā)射器和接收器之間的數(shù)據(jù)傳送指定時(shí)間段內(nèi)對(duì)差分線118和120進(jìn)行取樣以確定可以如何表達(dá)所傳送的數(shù)據(jù)(例如，單個(gè)PWM數(shù)據(jù)比特)。例如，在取樣時(shí)間段內(nèi)，當(dāng)差分-P線118處于高功率狀態(tài)并且差分-η線120處于低功率狀態(tài)時(shí)，傳送的數(shù)據(jù)比特可以構(gòu)成差分-P信號(hào)。否則，在取樣時(shí)間段內(nèi)，當(dāng)差分-η線120處于高功率狀態(tài)并且差分-P線118處于低功率狀態(tài)時(shí)，傳送的數(shù)據(jù)比特可以構(gòu)成差分-η信號(hào)。
[0020]現(xiàn)在參考圖2，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的框圖。根據(jù)一些實(shí)施例，圖2中所示的系統(tǒng)特征可以包括關(guān)于圖1所討論的基于DLL的低功率過(guò)取樣邏輯單元114。在一些實(shí)施例中，基于DLL的低功率過(guò)取樣邏輯單元114可以包括6相位延遲鎖相環(huán)(DLL)單元204、12脈沖PWM時(shí)鐘生成器208、取樣和保持單元212、差分轉(zhuǎn)單端轉(zhuǎn)換單元214、邊沿檢測(cè)器218、計(jì)數(shù)器222、和決策/數(shù)據(jù)恢復(fù)單元226。
[0021]根據(jù)一些實(shí)施例，6相位DLL單元204可以接收擋位選擇輸入202。該擋位選擇輸入可以是任何標(biāo)識(shí)符或用于識(shí)別多個(gè)擋位中的任意一個(gè)的其它選擇性單元。根據(jù)一些實(shí)施例，擋位是由MIPI聯(lián)盟的M-PHY規(guī)范中所定義的7個(gè)擋位中的一個(gè)。DLL單元204還可以接收PWM核心時(shí)鐘信號(hào)200 (即，參考時(shí)鐘信號(hào))作為輸入?；趽跷贿x擇輸入202和PWM核心時(shí)鐘信號(hào)200，DLL單元204可以確定相位延遲輸出206。關(guān)于圖3A進(jìn)一步討論了由DLL單元204對(duì)相位延遲輸出的確定。
[0022]根據(jù)一些實(shí)施例，12脈沖PWM時(shí)鐘生成器208可以接收相位延遲輸出206作為輸入?；谙辔谎舆t輸出206，12脈沖PWM時(shí)鐘生成器208可以生成過(guò)取樣的時(shí)鐘信號(hào)210作為輸出。例如，12脈沖PWM時(shí)鐘生成器208可以在PWM核心時(shí)鐘信號(hào)200 (例如，參考時(shí)鐘信號(hào))的上升沿和下降沿處生成脈沖。由此，參考時(shí)鐘信號(hào)200可以被PWM時(shí)鐘生成器208的過(guò)取樣邏輯放大以生成具有增加的頻率的時(shí)鐘信號(hào)210。12脈沖PWM時(shí)鐘生成器208可以是可以用來(lái)產(chǎn)生用于進(jìn)行同步操作的時(shí)序信號(hào)的任何設(shè)備或電路。
[0023]根據(jù)一些實(shí)施例，取樣和保持單元212可以通過(guò)互連106和108從發(fā)射器104接收兩個(gè)差分PWM信號(hào)。取樣和保持單元212還可以接收過(guò)取樣的時(shí)鐘信號(hào)210作為輸入?；谶@些輸入106、108、210，取樣和保持單元212可以基于過(guò)取樣的時(shí)鐘信號(hào)210在一定的時(shí)間段內(nèi)(例如，一個(gè)周期或半個(gè)周期)對(duì)輸入106和108 (即，差分PWM信號(hào))進(jìn)行取樣，并且接著在相似的時(shí)間段內(nèi)保持該輸入106和108。在保持了該輸入106和108指定的時(shí)間段之后，取樣和保持單元212隨后將將輸入106和108 (即，差分PWM信號(hào))傳輸至差分轉(zhuǎn)單端轉(zhuǎn)換單元214。在一個(gè)或多個(gè)實(shí)施例中，取樣和保持單元212可以是能夠?qū)Ρ痪彌_的一系列輸入信號(hào)進(jìn)行取樣并接著在特定的時(shí)間段完成時(shí)將其釋放的設(shè)備或電路。
[0024]根據(jù)一些實(shí)施例，差分轉(zhuǎn)單端轉(zhuǎn)換單元214從取樣和保持單元212接收差分PWM信號(hào)106和108。進(jìn)一步地，差分轉(zhuǎn)單端轉(zhuǎn)換單元214將兩個(gè)輸入信號(hào)106和108轉(zhuǎn)換為單端PWM信號(hào)216。在轉(zhuǎn)換的時(shí)候，單端PWM信號(hào)216是提供給邊沿檢測(cè)器218的輸出。
[0025]根據(jù)一些實(shí)施例，邊沿檢測(cè)器218接收單端PWM信號(hào)216作為輸入。處理單端PWM信號(hào)216以確定在該信號(hào)216中上升和下降沿的出現(xiàn)。例如，對(duì)上升沿的檢測(cè)導(dǎo)致由邊沿檢測(cè)器218發(fā)出的向上計(jì)數(shù)信號(hào)220。對(duì)下降沿的檢測(cè)導(dǎo)致由邊沿檢測(cè)器218發(fā)出的向下計(jì)數(shù)信號(hào)220。另外，在針對(duì)單端PWM信號(hào)216檢測(cè)下降沿時(shí)，除了向下計(jì)數(shù)信號(hào)220以外，邊沿檢測(cè)器218還可以生成重置信號(hào)。
[0026]根據(jù)一些實(shí)施例，計(jì)數(shù)器222接收邊沿檢測(cè)信號(hào)220作為輸入。例如，計(jì)數(shù)器222可以基于接收到的向上計(jì)數(shù)信號(hào)220而增加計(jì)數(shù)并且基于接收到的向下計(jì)數(shù)信號(hào)220減少計(jì)數(shù)。由此，計(jì)數(shù)器222可以確定數(shù)據(jù)輸出信號(hào)224(即，凈計(jì)數(shù)值)。在一些實(shí)施例中，基于該凈計(jì)數(shù)值為凈正值與否，數(shù)據(jù)輸出信號(hào)224是邏輯高值(例如，“I”)或邏輯低值(例如，“O，，)。
[0027]根據(jù)一些實(shí)施例，決策/數(shù)據(jù)恢復(fù)單元226接收數(shù)據(jù)輸出信號(hào)224和PWM核心時(shí)鐘信號(hào)200 (例如，參考時(shí)鐘信號(hào))?；谳斎?24和200，執(zhí)行了數(shù)據(jù)恢復(fù)步驟。換句話說(shuō)，根據(jù)M-PHY規(guī)范，以高速(例如，對(duì)應(yīng)于PWM擋位選擇的速度)將數(shù)據(jù)116跨通道傳輸。
[0028]現(xiàn)在參考圖3A，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。根據(jù)一些實(shí)施例，圖3A中所示的系統(tǒng)特征可以包括關(guān)于圖2所討論的6相位延遲鎖相環(huán)(DLL)單元204。如圖所示的是相位檢測(cè)器300、DLL粗略和精細(xì)控制單元304、電壓控制延遲線組312、以及12脈沖PWM時(shí)鐘生成器208。
[0029]根據(jù)一些實(shí)施例，相位檢測(cè)器300接收反相PWM核心時(shí)鐘信號(hào)作為輸入。根據(jù)一些實(shí)施例，PWM核心時(shí)鐘信號(hào)200可以是參考時(shí)鐘信號(hào)。由此，在一些實(shí)施例中，從DLL單元204外部的源來(lái)提供PWM核心時(shí)鐘信號(hào)200。進(jìn)一步地，在一些實(shí)施例中，來(lái)自第一電壓控制延遲線的相位輸出(即，phO)是輸入到相位檢測(cè)器300的PWM核心時(shí)鐘信號(hào)。在所有實(shí)施例中，根據(jù)一些實(shí)施例，反相器設(shè)備314可以用于將PWM核心時(shí)鐘信號(hào)200反相。
[0030]根據(jù)一些實(shí)施例，相位檢測(cè)器300接收反饋時(shí)鐘信號(hào)310作為輸入。在這樣的實(shí)施例中，由相位檢測(cè)器300從精細(xì)電壓控制延遲線(例如，圖3A中所示的ph6)接收反饋時(shí)鐘信號(hào)。
[0031]在對(duì)反相PWM核心時(shí)鐘信號(hào)和反饋信號(hào)310進(jìn)行處理中，相位檢測(cè)器300確定信號(hào)(即，反相PWM核心時(shí)鐘信號(hào)/phO和反饋時(shí)鐘信號(hào)/ph6)的上升沿之間的相位差。基于該確定，相位檢測(cè)器300可以生成并傳輸輸出302,其表明了這兩個(gè)信號(hào)中的哪個(gè)一個(gè)信號(hào)首先表現(xiàn)出第一上升沿。
[0032]根據(jù)一些實(shí)施例，DLL粗略和精細(xì)控制單元304接收相位檢測(cè)輸出302 (例如，由相位檢測(cè)器300所確定的相位差)、PWM核心時(shí)鐘信號(hào)200 (例如，參考時(shí)鐘信號(hào))、以及擋位選擇輸入202。在處理這些輸入中，DLL粗略和精細(xì)控制單元304確定延遲調(diào)整。DLL粗略和精細(xì)控制單元304可以使用粗略控制信號(hào)306來(lái)表達(dá)較大的調(diào)整，并且使用精細(xì)控制信號(hào)308來(lái)表達(dá)較小的調(diào)整。在一些實(shí)施例中，施加了延遲調(diào)整以將PWM核心時(shí)鐘信號(hào)200與反饋時(shí)鐘信號(hào)310同步。
[0033]根據(jù)一些實(shí)施例，電壓控制延遲線312接收粗略控制信號(hào)306和/或精細(xì)控制信號(hào)308。在一些實(shí)施例中，電壓控制延遲線312可以被實(shí)施為延遲緩沖器組，從而使得每個(gè)延遲緩沖器傳輸一個(gè)或多個(gè)相位輸出(例如，圖3A中所不的ph0-ph6)。如圖3A中所不，提供6相位輸出(例如，ph0-ph5)被以作為到12脈沖PWM實(shí)在生成器208的輸入。另外，來(lái)自每個(gè)延遲緩沖器的相位輸出也被提供為到下一個(gè)延遲緩沖器的輸入(例如，來(lái)自第一延遲緩沖器的輸出Phl被提供為到第二延遲緩沖器的輸入)，其具有兩個(gè)例外:(I)第一緩沖器并不接收相位輸出作為輸入但是接收粗略控制信號(hào)306和/或精細(xì)控制信號(hào)308 ;以及(2)最后的緩沖器提供其相位輸出(即，ph6)作為到相位檢測(cè)器300的反饋時(shí)鐘信號(hào)310(即，由于沒(méi)有隨后的延遲緩沖器可用)。通過(guò)這種方式，延遲緩沖器可以被認(rèn)為具有級(jí)聯(lián)配置，從而使得延遲信號(hào)306和308通過(guò)電壓控制延遲線傳播以在不同時(shí)間生成7個(gè)不同的相位輸出(例如，Ph0-ph6)。關(guān)于圖3B和3C提供了關(guān)于所生成的相位輸出信號(hào)的進(jìn)一步細(xì)節(jié)。
[0034]根據(jù)一些實(shí)施例，12脈沖PWM時(shí)鐘生成器208接收相位輸出信號(hào)(例如，圖3A中所示的ph0-ph6)作為輸入。phl-ph6它們自身足夠生成6倍過(guò)取樣時(shí)鐘信號(hào)。然而,基于該6倍過(guò)取樣時(shí)鐘信號(hào)，12脈沖PWM時(shí)鐘生成器208可以使用邊沿檢測(cè)器來(lái)生成12倍過(guò)取樣時(shí)鐘信號(hào)210。由此，DLL單元204可以采用較低頻PWM核心時(shí)鐘信號(hào)200 (例如，參考時(shí)鐘信號(hào))并將其用作基礎(chǔ)以生成12倍過(guò)取樣時(shí)鐘信號(hào)210。根據(jù)一些實(shí)施例，圖3B和3C示出了如何來(lái)實(shí)現(xiàn)這一點(diǎn)。
[0035]現(xiàn)在參考圖3B，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。在一些實(shí)施例中，圖3B中所示的框圖構(gòu)成了一系列的邏輯門(mén)，其使用相位輸出信號(hào)(例如，由圖3A中所示的電壓控制延遲線312所生成的ph0-ph5)來(lái)生成6倍過(guò)取樣時(shí)鐘信號(hào)。如圖3B中所示，phO和Phl是到第一異或非門(mén)的輸入以生成第一輸出，ph2和ph3是到第二異或非門(mén)的輸入以生成第二輸出，并且PM和ph5是到第三異或非門(mén)的輸入以生成第三輸出。接著，這三個(gè)輸出(例如，來(lái)自異或非門(mén))被提供為到與非門(mén)的三個(gè)輸入。該與非門(mén)的輸出被反相以生成6倍過(guò)取樣時(shí)鐘信號(hào)。
[0036]現(xiàn)在參考圖3C，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的時(shí)序圖。根據(jù)一些實(shí)施例，圖3C在第一行示出了參考時(shí)鐘信號(hào)(例如，圖3A中所示的PWM核心時(shí)鐘信號(hào)200)以及反相時(shí)鐘信號(hào)(例如，被反相器314修改的圖3A的PWM核心時(shí)鐘信號(hào)200)。如關(guān)于圖3A所討論的，在一些實(shí)施例中，參考時(shí)鐘信號(hào)可以來(lái)自在DLL單元204外部的源。進(jìn)一步地，在一些實(shí)施例中，來(lái)自第一電壓控制延遲線的相位輸出(即，phO)可以繼續(xù)作為參考時(shí)鐘信號(hào)。
[0037]圖3C的第三到第八行示出了受到一系列移相延遲的參考時(shí)鐘信號(hào)。例如，在第三行中，通過(guò)使參考時(shí)鐘信號(hào)經(jīng)過(guò)第一電壓控制延遲線而生成phi。由此，phi比第一行的參考時(shí)鐘信號(hào)滯后一個(gè)延遲間隔。類似地，第四行中所示的Ph2與第三行中的phi相隔了一個(gè)延遲間隔(即，與第一行中所示的參考時(shí)鐘信號(hào)/PhO相隔了兩個(gè)時(shí)間間隔)以此類推，參考時(shí)鐘信號(hào)通過(guò)圖3A中所示的級(jí)聯(lián)電壓控制延遲線312被傳播。結(jié)果是phi (第三行)、ph2 (第四行)、ph3 (第五行)、ph4 (第六行)、ph5 (第七行)、和ph6 (第八行)中的每個(gè)都相比其之間的相位輸出信號(hào)向后移動(dòng)了一個(gè)延遲間隔。
[0038]進(jìn)一步地,如圖3B中所表示的邏輯所示,6倍過(guò)取樣時(shí)間信號(hào)是相位輸出ph0_ph5的結(jié)果。圖3B中所示的異或非門(mén)的結(jié)果分別在圖3C的第九到第十一行中示出。如圖3B所示，隨后，這些異或非門(mén)的結(jié)果被組合起來(lái)作為到與非門(mén)的輸入以生成6倍過(guò)取樣時(shí)鐘信號(hào)，其在圖3C的第十二行中示出。接著，在一些實(shí)施例中，該6倍過(guò)取樣時(shí)鐘信號(hào)可以被邊沿檢測(cè)器處理以生成如圖3C中的第十三行中所示的12倍過(guò)取樣時(shí)鐘信號(hào)。即，12倍過(guò)取樣時(shí)鐘信號(hào)包含針對(duì)6倍過(guò)取樣時(shí)鐘信號(hào)中的每個(gè)上升和下降沿的脈沖。
[0039]由此，如在圖3A-3C中所示，DLL單元204可以接收并處理參考時(shí)鐘信號(hào)以生成顯著地更高頻率的過(guò)取樣時(shí)鐘信號(hào)。例如，可以僅使用6條電壓控制延遲線和6個(gè)相位輸出而不是12個(gè)電壓控制延遲線和12個(gè)相位輸出來(lái)生成12倍過(guò)取樣時(shí)鐘信號(hào)。具體地，圖3A中所示的PWM時(shí)鐘生成器208可以:⑴接收相位輸出信號(hào)(即，ph0-ph5)；⑵使用圖3B中所示的邏輯來(lái)處理這些相位輸出信號(hào)以生成6倍過(guò)取樣時(shí)鐘信號(hào)；并且(3)使用邊沿檢測(cè)器來(lái)處理6倍過(guò)取樣時(shí)鐘信號(hào)以生成12倍過(guò)取樣時(shí)鐘信號(hào)。本領(lǐng)域技術(shù)人員將會(huì)注意至IJ，使用少于12條電壓控制延遲線來(lái)生成12倍過(guò)取樣時(shí)鐘信號(hào)在功耗方面帶來(lái)了節(jié)約，這是由于更少的架構(gòu)特征是有效的或必要的。
[0040]現(xiàn)在參考圖4，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的方法的流程圖。例如，圖4中所示的方法可以由關(guān)于圖2和3所描述的系統(tǒng)來(lái)執(zhí)行。從步驟400開(kāi)始，從發(fā)射器接收到差分輸入信號(hào)。在一些實(shí)施例中，如圖1所不，將差分輸入信號(hào)從MIPI M-PHY發(fā)射器104傳輸?shù)組IPI M-PHY接收器112。例如，在一些實(shí)施例中，可以由基于DLL的低功率過(guò)取樣邏輯單元114 (例如，如圖1中所示)，或者更具體地，由基于DLL的低功率過(guò)取樣邏輯單元中的取樣和保持單元212 (例如，如圖2中所示)來(lái)接收差分輸入信號(hào)。
[0041]在步驟402中，可以基于擋位選擇輸入和參考時(shí)鐘信號(hào)(例如，如圖2和3中所示的PWM核心時(shí)鐘信號(hào)200)來(lái)生成過(guò)取樣時(shí)鐘信號(hào)。根據(jù)一些實(shí)施例，擋位選擇輸入可以是表明了由MIPI聯(lián)盟的M-PHY規(guī)范或其它規(guī)范所定義的列舉的擋位(例如，G1-G7)的任何標(biāo)識(shí)符或數(shù)據(jù)。如關(guān)于圖3A所討論的，可以使用6相位DLL單元204以及12脈沖PWM時(shí)鐘生成器208來(lái)生成過(guò)取樣時(shí)鐘信號(hào)210。由此，所生成的過(guò)取樣時(shí)鐘信號(hào)210可以以相比于參考時(shí)鐘信號(hào)更高的頻率(例如，12倍)來(lái)運(yùn)行。關(guān)于圖5更具體地討論了步驟402。
[0042]在步驟404中，基于過(guò)取樣時(shí)鐘信號(hào)，差分輸入信號(hào)(例如，在步驟400中接收到的)被轉(zhuǎn)換為單端PWM信號(hào)。例如，在一些實(shí)施例中，將該差分輸入信號(hào)取樣并保持(例如，由如圖2中所示的取樣和保持單元212) —定確定的時(shí)間段。進(jìn)一步地，當(dāng)在過(guò)取樣時(shí)鐘信號(hào)中檢測(cè)到上升沿時(shí)，將該差分輸入信號(hào)轉(zhuǎn)換為單端信號(hào)(例如，由圖2中所示的轉(zhuǎn)換單元214)。
[0043]在步驟406中，針對(duì)單端PWM信號(hào)計(jì)數(shù)上升和下降沿的數(shù)量。在一些實(shí)施例中，關(guān)于圖2中所示的邊沿檢測(cè)器218可以用于確定在單端PWM信號(hào)216中何時(shí)出現(xiàn)上升或下降沿。在邊沿檢測(cè)時(shí)，邊沿檢測(cè)器218可以發(fā)送向上計(jì)數(shù)或向下計(jì)數(shù)信號(hào)到計(jì)數(shù)器222。
[0044]在步驟408中，基于邊沿計(jì)數(shù)和過(guò)取樣時(shí)鐘信號(hào)來(lái)確定邏輯高或低值。例如，在一些實(shí)施例中，基于由邊沿檢測(cè)器218所提供的所有向上計(jì)數(shù)/向下計(jì)數(shù)信號(hào)，計(jì)數(shù)器222 (例如，如圖2中所示)確定表示單端PWM信號(hào)216的比特值224。如果在核心時(shí)鐘信號(hào)的給定時(shí)段內(nèi)計(jì)數(shù)為凈正(即，向上計(jì)數(shù)信號(hào)超過(guò)向下計(jì)數(shù)信號(hào))，則比特值可以是邏輯高值(例如，“I”)；否則，計(jì)數(shù)值可以被表示為邏輯低值(例如，“O”)。由此，可以確定并傳輸比特值(例如，如由數(shù)據(jù)輸出信號(hào)224所表示的)以用于在由核心時(shí)鐘信號(hào)200所標(biāo)記的每個(gè)時(shí)間段內(nèi)進(jìn)行數(shù)據(jù)恢復(fù)處理。
[0045]在步驟410中，將在步驟408中所確定的比特值用作數(shù)據(jù)恢復(fù)的基礎(chǔ)。例如，可以從計(jì)數(shù)器222傳輸該比特值(例如，如圖2中所示的數(shù)據(jù)輸出信號(hào)224)并將其提供為到?jīng)Q策/數(shù)據(jù)恢復(fù)單元226的輸入。在處理該比特值中，決策/數(shù)據(jù)恢復(fù)單元226將決定是否恢復(fù)數(shù)據(jù)。通過(guò)這種方式，可以將數(shù)據(jù)從MIPI M-PHY發(fā)射器104傳輸?shù)組IPI M-PHY接收器 110。
[0046]現(xiàn)在參考圖5，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的方法的流程圖。例如，可以由關(guān)于圖2和3所描述的系統(tǒng)來(lái)執(zhí)行圖5中所示的方法。具體地，圖5中所示的方法可以作為如圖4中所示的步驟402的一部分被執(zhí)行。從步驟500開(kāi)始，接收到參考時(shí)鐘信號(hào)。根據(jù)一些實(shí)施例，由圖2中所示的延遲鎖相環(huán)單元204(包括圖3A中所示的DLL粗略和精細(xì)控制單元304)來(lái)接收參考時(shí)鐘信號(hào)200 (例如，PWM核心時(shí)鐘信號(hào))。
[0047]在步驟502中，生成反相參考時(shí)鐘信號(hào)。根據(jù)一些實(shí)施例，反相器設(shè)備314(例如，如圖3A中所示)用于將由延遲鎖相環(huán)單元204接收到的參考時(shí)鐘信號(hào)200反相。
[0048]在步驟504中，將反相參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)進(jìn)行比較以確定相位差。根據(jù)一些實(shí)施例，相位檢測(cè)器300 (例如，如圖3A中所示)可以用于確定如在本文中所描述的相位差。由此，如圖3A中所示，反饋時(shí)鐘信號(hào)310可以是來(lái)自最后的電壓控制延遲線的相位輸出ph6。進(jìn)一步地，如圖3A中所示，所確定的相位差可以被提供為到DLL粗略和精細(xì)控制單元304的輸入。
[0049]在步驟506中，基于相位差而生成延遲控制信號(hào)。根據(jù)一些實(shí)施例，DLL粗略和精細(xì)控制單元304 (例如，如圖3A中所示)可以接收相位差(例如,如圖3A中所示的相位檢測(cè)輸出302)以作為來(lái)自相位檢測(cè)器300的輸入?；谙辔徊?，DLL粗略和精細(xì)控制單元304可以生成精細(xì)控制信號(hào)308以將第一固定時(shí)間增量中的延遲調(diào)整施加到隨后生成的相位輸出的時(shí)間。進(jìn)一步地，DLL粗略和精細(xì)控制單元304可以生成粗略控制信號(hào)306以將第二固定時(shí)間增量中的延遲調(diào)整施加到隨后生成的相位輸出的時(shí)間。在一個(gè)或多個(gè)實(shí)施例中，與粗略控制信號(hào)306相關(guān)聯(lián)的第二固定時(shí)間增量大于與精細(xì)控制信號(hào)308相關(guān)聯(lián)的第一固定時(shí)間增量。
[0050]在步驟508中，將延遲控制信號(hào)施加到電壓控制延遲線組以生成相位輸出組。在一些實(shí)施例中，將精細(xì)控制信號(hào)308和/或粗略控制信號(hào)306 (例如，如圖3A中所示的DLL粗略和精細(xì)控制單元生成)施加到圖3A中所示的電壓控制延遲線以生成相位輸出ph0-ph6。在一些實(shí)施例中，以之前關(guān)于圖3A所描述的級(jí)聯(lián)方式(即,phi為第一延遲線的輸出并且被提供為到第二延遲線的輸入，Ph2為第二延遲線的輸出并且被提供為到第三延遲線的輸入，以此類推)，通過(guò)電壓控制延遲線來(lái)傳播相位輸出。另外，如關(guān)于圖3A所示，相位輸出也被提供為到PWM時(shí)鐘生成器208的輸入。
[0051]在步驟510中，使用該相位輸出組生成過(guò)取樣時(shí)鐘信號(hào)。在一些實(shí)施例中，關(guān)于圖3A所示的PWM時(shí)鐘生成器208接收相位輸出ph0-ph5并基于接收到的相位輸出生成過(guò)取樣時(shí)鐘信號(hào)210。
[0052]現(xiàn)在參考圖6，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的時(shí)序圖。如圖所示的是表示前文所討論的系統(tǒng)和過(guò)程(例如，MIPI M-PHY接收器架構(gòu))中所涉及的脈沖寬度調(diào)制(PWM)信號(hào)的一系列方波形。關(guān)于計(jì)數(shù)器信號(hào)，X軸是時(shí)間而y軸是計(jì)數(shù)值。關(guān)于所有其它所示信號(hào)，X軸還是時(shí)間但I(xiàn)軸是電壓。
[0053]圖6中所示的第一個(gè)波形是單端PWM信號(hào)。如關(guān)于前圖所討論的，當(dāng)差分轉(zhuǎn)單端轉(zhuǎn)換單元214(例如,如圖2中所示)處理兩個(gè)差分PWM信號(hào)(例如,如圖2中所示的并且在步驟400中接收到的輸入P和輸入η)時(shí)，提供該單端PWM信號(hào)。
[0054]圖6中所示的第二個(gè)和第三個(gè)波形分別是通過(guò)邊沿檢測(cè)器218對(duì)單端PWM信號(hào)的處理而生成的向下計(jì)數(shù)和向上計(jì)數(shù)信號(hào)220。由此，示出了第二個(gè)波形以在單端PWM信號(hào)表現(xiàn)出下降沿時(shí)表明向下計(jì)數(shù)尖峰。類似地，示出了第三個(gè)波形以在單端PWM信號(hào)表現(xiàn)出上升沿時(shí)表明向上計(jì)數(shù)尖峰。
[0055]圖6中所示的第四個(gè)和第五個(gè)波形分別是PWM核心時(shí)鐘信號(hào)(即，時(shí)鐘參考信號(hào))和過(guò)取樣時(shí)鐘信號(hào)。如圖5所示，過(guò)取樣時(shí)鐘信號(hào)可以以相比于參考時(shí)鐘信號(hào)更高的頻率來(lái)運(yùn)行。
[0056]圖6中所示的第六個(gè)和最后的波形分別是計(jì)數(shù)器狀態(tài)。在一些實(shí)施例中，根據(jù)由邊沿檢測(cè)器218所生成的向上計(jì)數(shù)和向下計(jì)數(shù)/重置信號(hào)，計(jì)數(shù)可以增加、減少、或重置。由此，在由參考時(shí)鐘信號(hào)所標(biāo)記的每個(gè)時(shí)間段結(jié)束處由計(jì)數(shù)器222所保持的當(dāng)前比特值被轉(zhuǎn)換為邏輯高或低值以用于發(fā)送到?jīng)Q策/數(shù)據(jù)恢復(fù)單元226。例如，在第一和第三時(shí)間段結(jié)束處的計(jì)數(shù)器值為正；由此，從計(jì)數(shù)器222發(fā)送到?jīng)Q策/數(shù)據(jù)恢復(fù)單元226的比特值為“I”或高邏輯值。相反地，從計(jì)數(shù)器222發(fā)送到?jīng)Q策/數(shù)據(jù)恢復(fù)單元226的比特值為“O”或低邏輯值。如前文所討論的，根據(jù)從計(jì)數(shù)器222接收到的比特值，決策/數(shù)據(jù)恢復(fù)單元226執(zhí)行或不執(zhí)行數(shù)據(jù)恢復(fù)。
[0057]現(xiàn)在參考圖7，其示出了根據(jù)一個(gè)或多個(gè)實(shí)施例的處理器的框圖。如圖7中所示，處理器700可以是包括多個(gè)內(nèi)核710a-710n的多核處理器。每個(gè)內(nèi)核可以與對(duì)應(yīng)的穩(wěn)壓器712a-712n相關(guān)聯(lián)。各個(gè)內(nèi)核可以經(jīng)由互連715被耦合到包括各個(gè)組件的非內(nèi)核邏輯。如圖所示，非內(nèi)核邏輯可以包括共享緩存730，其可以是最后一級(jí)緩存。另外，非內(nèi)核邏輯可以包括集成內(nèi)存控制器740、各種接口 750以及發(fā)射器和接收器邏輯755。
[0058]在各個(gè)實(shí)施例中，發(fā)射器和接收器邏輯755可以包括基于延遲鎖相環(huán)(DLL)的低功率過(guò)取樣接收器邏輯114，其在一個(gè)實(shí)施例中可以包括硬件來(lái)執(zhí)行固件和/或軟件以執(zhí)行關(guān)于前圖所描述的步驟和功能。具體地，圖7中所示的基于DLL的低功率過(guò)取樣接收器邏輯114可以包括關(guān)于圖2和3所討論的特征和邏輯。通過(guò)這種方式，基于DLL的低功率過(guò)取樣接收器邏輯114能夠支持組件之間的以及跨移動(dòng)計(jì)算設(shè)備的物理層的高速數(shù)據(jù)傳送。
[0059]進(jìn)一步參考圖7，處理器700可以例如經(jīng)由存儲(chǔ)器總線與系統(tǒng)存儲(chǔ)器760進(jìn)行通信。另外，通過(guò)接口 750，可以建立到各個(gè)片外組件(例如，外圍設(shè)備、大規(guī)模存儲(chǔ)設(shè)備等)的連接。盡管用圖7的實(shí)施例中的特定實(shí)施來(lái)示出，但是本文中所討論的各個(gè)實(shí)施例的范圍并不限于這個(gè)方面。
[0060]現(xiàn)在參考圖8，如圖所示的是根據(jù)一個(gè)或多個(gè)實(shí)施例的系統(tǒng)的框圖。如圖8中所示，多處理器系統(tǒng)800是點(diǎn)對(duì)點(diǎn)互連系統(tǒng)，并且包括經(jīng)由點(diǎn)對(duì)點(diǎn)互連進(jìn)行耦合的第一處理器802和第二處理器804。如圖8中所示，處理器802和804中的每個(gè)可以是多核處理器，其包括第一和第二處理器內(nèi)核(即，處理器內(nèi)核814和816)，盡管在處理器中可能出現(xiàn)更多內(nèi)核。
[0061]仍然參考圖8，第一處理器802進(jìn)一步包括存儲(chǔ)器控制器中樞(MCH)820以及點(diǎn)對(duì)點(diǎn)(P-P)接口 824和826。類似地，第二處理器804包括MCH 822和P-P接口 828和830。如圖8中所示，MCH 820和822將處理器耦合到相應(yīng)的存儲(chǔ)器，即存儲(chǔ)器806和存儲(chǔ)器808，其可以是本地地連接到相應(yīng)處理器的系統(tǒng)存儲(chǔ)器(例如，DRAM)的一部分。第一處理器802和第二處理器804可以分別經(jīng)由P-P互連824和830被耦合到芯片組810。如圖8中所示，芯片組810包括P-P接口 832和834。
[0062]此外，芯片組810包括接口 836以通過(guò)P_P互連854使芯片組810與高性能圖形引擎812相耦合。相反，芯片組810可以經(jīng)由接口 838被耦合到第一總線856。如圖8中所不，各個(gè)輸入/輸出(I/O)設(shè)備824可以被f禹合到第一總線856、以及總線橋840,其將第一總線856耦合到第二總線858。各個(gè)設(shè)備可以被耦合到第二總線858，這包括例如鍵盤(pán)/鼠標(biāo)846、通信設(shè)備848和數(shù)據(jù)存儲(chǔ)單元850 (例如，磁盤(pán)驅(qū)動(dòng)器或其它大容量存儲(chǔ)設(shè)備，在一個(gè)實(shí)施例中，其可以包括代碼852)。當(dāng)代碼被執(zhí)行時(shí)，該代碼可以提供對(duì)關(guān)于之前的圖所描述的步驟和功能的執(zhí)行。進(jìn)一步地，音頻I/O 844可以被耦合到第二總線858。可以將實(shí)施例并入其它類型的系統(tǒng)，其包括移動(dòng)設(shè)備，例如智能蜂窩電話、平板計(jì)算機(jī)、上網(wǎng)本計(jì)算機(jī)、超級(jí)本?等。
[0063]實(shí)施例可以以代碼來(lái)實(shí)施并且可以被存儲(chǔ)在其上存儲(chǔ)有指令的非瞬時(shí)性存儲(chǔ)介質(zhì)(例如，機(jī)器可讀存儲(chǔ)介質(zhì))上，所述指令可以用于將系統(tǒng)編程以執(zhí)行所述指令。存儲(chǔ)介質(zhì)可以包括但不限于任何類型的盤(pán)，包括軟盤(pán)、光盤(pán)、固態(tài)硬盤(pán)驅(qū)動(dòng)器(SSD)、光盤(pán)只讀存儲(chǔ)器(CD-ROM)、可重寫(xiě)光盤(pán)(CD-RW)、和磁光盤(pán)、半導(dǎo)體設(shè)備例如只讀存儲(chǔ)器(ROM)、隨機(jī)存取存儲(chǔ)器(RAM)例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、可擦可編程只讀存儲(chǔ)器(EPROM)、閃速存儲(chǔ)器、電可擦可編程只讀存儲(chǔ)器(EEPROM)、磁或光卡、或適合于存儲(chǔ)電子指令的任何其它類型的介質(zhì)。另外，實(shí)施例可以由存儲(chǔ)在用于硬件設(shè)備的微控制器中的代碼來(lái)實(shí)施。
[0064]現(xiàn)在參考圖9，其示出了示例系統(tǒng)900的框圖，其中結(jié)合該系統(tǒng)能夠使用實(shí)施例。如圖所示，系統(tǒng)900可以是智能電話或其它無(wú)線通信器。如在圖9的框圖中所示，系統(tǒng)900可以包括基帶處理器910，其可以是能夠處理基帶處理任務(wù)以及應(yīng)用程序處理的多核處理器。因此，基帶處理器910能夠執(zhí)行關(guān)于通信的各種信號(hào)處理，以及執(zhí)行針對(duì)設(shè)備的計(jì)算操作。相反，基帶處理器910能夠耦合到用戶界面顯示器920，在一些實(shí)施例中其可以由觸摸屏顯示器來(lái)實(shí)現(xiàn)。另外，基帶處理器910可以耦合到存儲(chǔ)器系統(tǒng)，在圖9的實(shí)施例中其包括非易失性存儲(chǔ)器，即閃速存儲(chǔ)器930以及系統(tǒng)存儲(chǔ)器，即動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)935。如圖進(jìn)一步所示，基帶處理器910能夠進(jìn)一步耦合到捕獲設(shè)備940，例如能夠錄制視頻和/或靜態(tài)圖像的圖像捕獲設(shè)備。
[0065]為了確保通信被傳輸和接收，可以在基帶處理器910與天線980之間耦合各種電路。具體地，可以出現(xiàn)射頻(RF)收發(fā)器970和無(wú)線局域網(wǎng)(WLAN)收發(fā)器975。一般地，根據(jù)給定的無(wú)線通信協(xié)議例如3G或4G無(wú)線通信協(xié)議(例如，根據(jù)碼分多址(CDMA)、全球移動(dòng)通信系統(tǒng)(GSM)、長(zhǎng)期演進(jìn)(LTE)或其它協(xié)議)，RF收發(fā)器970可以用于接收和傳輸無(wú)線數(shù)據(jù)和通話。還可以提供其它無(wú)線通信，例如無(wú)線信號(hào)(例如，AM/FM、或全球定位系統(tǒng)(GPS)信號(hào))的接收或傳輸。另外，經(jīng)由WLAN收發(fā)器975，例如根據(jù)藍(lán)牙TM標(biāo)準(zhǔn)或IEEE 802.11標(biāo)準(zhǔn)(例如，IEEE 802.lla/b/g/n)，還能夠?qū)崿F(xiàn)本地?zé)o線信號(hào)。盡管在圖9的實(shí)施例中在這樣的高層級(jí)上示出，對(duì)本發(fā)明的范圍的理解并不限于該方面。
[0066]以下條目和/或示例涉及進(jìn)一步的實(shí)施例:
[0067]一個(gè)示例實(shí)施例可以是一種裝置，包括相位檢測(cè)器單元，其用于確定反相參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差。所述裝置可以進(jìn)一步包括控制器單元，其用于基于所述相位差而生成延遲信號(hào)。所述裝置可以進(jìn)一步包括電壓控制延遲線組，其用于基于所述延遲信號(hào)而生成多個(gè)相位輸出，其中，每個(gè)電壓控制延遲線傳輸所述多個(gè)相位輸出中的兩個(gè)或更多?？梢詫⑺龆鄠€(gè)相位輸出提供給時(shí)鐘生成器單元來(lái)生成過(guò)取樣信號(hào)以用于由接收器進(jìn)行數(shù)據(jù)恢復(fù)。所述控制器單元可以接收擋位選擇輸入。根據(jù)較低功率通信規(guī)范，所述擋位選擇輸入可以識(shí)別多個(gè)速度范圍中的一個(gè)。所述電壓控制延遲線組中的第一延遲線可以從所述控制器單元接收所述延遲信號(hào)并進(jìn)行延遲調(diào)整。所述延遲調(diào)整可以基于粗略延遲時(shí)間段和精細(xì)延遲時(shí)間段。所述第一延遲線可以向所述時(shí)鐘生成器單元和所述電壓控制延遲線組中的第二延遲線提供第一相位輸出。所述電壓控制延遲線組中的最后的延遲線可以向所述相位檢測(cè)器提供第二相位輸出。所述第二相位輸出可以是所述反饋時(shí)鐘信號(hào)。所述相位差可以表明所述參考時(shí)鐘信號(hào)與所述反饋時(shí)鐘信號(hào)之間的時(shí)間差?？梢允褂醚舆t鎖相環(huán)電路來(lái)實(shí)施所述電壓控制延遲線組。所述延遲鎖相環(huán)電路可以是數(shù)字延遲鎖相環(huán)電路。所述接收器可以是MIPI M-PHY接收器。
[0068]另一個(gè)示例實(shí)施例可以是包括片上系統(tǒng)的一種系統(tǒng)。所述片上系統(tǒng)可以包括具有至少一個(gè)執(zhí)行單元的至少一個(gè)內(nèi)核和接收器邏輯。所述接收器邏輯可以包括數(shù)字延遲鎖相環(huán)電路，其用于接收參考脈沖寬度調(diào)制(PWM)時(shí)鐘信號(hào)和擋位選擇輸入。所述延遲鎖相環(huán)電路可以將所述參考PWM時(shí)鐘信號(hào)反相。所述數(shù)字延遲鎖相環(huán)電路可以確定所述反相參考PWM時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差?；谒鱿辔徊睿鰯?shù)字延遲鎖相環(huán)電路可以生成多個(gè)相位輸出信號(hào)。所述接收器邏輯進(jìn)一步包括時(shí)鐘生成器設(shè)備，其用于基于所述多個(gè)相位輸出信號(hào)而生成過(guò)取樣時(shí)鐘信號(hào)。所述過(guò)取樣時(shí)鐘信號(hào)可以用于由接收器進(jìn)行數(shù)據(jù)恢復(fù)。所述系統(tǒng)可以包括經(jīng)由互連被耦合到所述片上系統(tǒng)的無(wú)線設(shè)備。所述互連可以用于在所述無(wú)線設(shè)備與所述片上系統(tǒng)的所述接收器邏輯之間通信數(shù)據(jù)。所述系統(tǒng)可以包括取樣和保持單元，其用于從發(fā)射器邏輯接收兩個(gè)差分輸入信號(hào)。所述取樣和保持單元可以在第一固定時(shí)間段內(nèi)對(duì)所述兩個(gè)差分輸入信號(hào)進(jìn)行取樣。所述取樣和保持單元可以在第二固定時(shí)間段內(nèi)緩沖所述兩個(gè)差分輸入信號(hào)?；谒鲞^(guò)取樣時(shí)鐘信號(hào)的頻率，所述取樣和保持單元可以向轉(zhuǎn)換單元發(fā)送所述兩個(gè)差分輸入信號(hào)。所述系統(tǒng)可以包括轉(zhuǎn)換單元，其用于接收源自所述發(fā)射器邏輯的兩個(gè)差分輸入信號(hào)?；谒鰞蓚€(gè)差分輸入信號(hào)，所述轉(zhuǎn)換單元可以生成單端PWM信號(hào)。所述系統(tǒng)可以包括邊沿檢測(cè)器單元，其用于接收單端PWM信號(hào)。當(dāng)所述單端PWM信號(hào)具有上升沿特征時(shí)，所述邊沿檢測(cè)器可以生成并發(fā)送第一類型的信號(hào)。當(dāng)所述單端PWM信號(hào)具有下降沿特征時(shí)，所述邊沿檢測(cè)器可以生成并發(fā)送第二類型的信號(hào)。所述系統(tǒng)可以包括計(jì)數(shù)器單元，其用于接收所述第一類型的信號(hào)并增加比特值。所述計(jì)數(shù)器單元可以接收所述第二類型的信號(hào)并減少所述比特值。在接收到所述第二類型的信號(hào)時(shí)，所述計(jì)數(shù)器單元將所述比特值重置。所述系統(tǒng)可以包括決策單元，其用于接收所述比特值?；谒霰忍刂?，所述決策單元可以確定是否要恢復(fù)至少一個(gè)數(shù)據(jù)?；谒鲞^(guò)取樣時(shí)鐘信號(hào)的頻率，所述計(jì)數(shù)器單元可以向所述決策單元發(fā)送所述比特值。
[0069]另一個(gè)不例實(shí)施例可以是一種方法。所述方法可以包括確定反相參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差。所述方法可以包括基于所述相位差而生成延遲信號(hào)。所述方法可以包括使用延遲鎖相環(huán)電路來(lái)生成多個(gè)相位輸出。所述方法可以包括基于所述多個(gè)相位輸出而生成過(guò)取樣時(shí)鐘信號(hào)。所述過(guò)取樣時(shí)鐘信號(hào)可以用于由接收器執(zhí)行數(shù)據(jù)恢復(fù)。所述方法可以包括從發(fā)射器接收差分信號(hào)。所述方法可以包括在固定時(shí)間段內(nèi)對(duì)所述差分信號(hào)進(jìn)行取樣。所述方法可以包括在所述固定時(shí)間段內(nèi)對(duì)所述差分信號(hào)進(jìn)行緩沖。所述方法可以包括將所述差分信號(hào)轉(zhuǎn)換為單端脈沖寬度調(diào)制(PWM)信號(hào)。所述方法可以包括處理所述單端PWM信號(hào)以基于所述過(guò)取樣時(shí)鐘信號(hào)的頻率來(lái)確定在時(shí)間周期內(nèi)上升和下降沿的數(shù)量。所述方法可以包括基于在所述時(shí)間周期內(nèi)的上升和下降沿的數(shù)量來(lái)確定針對(duì)所述單端PWM信號(hào)的比特值。所述方法可以包括基于所述比特值來(lái)執(zhí)行數(shù)據(jù)恢復(fù)操作。所述接收器可以是MIPI M-PHY接收器。
[0070]另一個(gè)示例實(shí)施例可以是微處理器，其執(zhí)行關(guān)于較低功率過(guò)取樣邏輯單元從而使得所述微處理器被設(shè)置為執(zhí)行上文所描述的方法。
[0071]另一個(gè)示例實(shí)施例可以是通信設(shè)備，其被設(shè)置為執(zhí)行上文所描述的方法。
[0072]另一個(gè)示例實(shí)施例可以是至少一種機(jī)器可讀介質(zhì)，其包括多個(gè)指令，響應(yīng)于在計(jì)算設(shè)備上執(zhí)行所述指令，使得所述計(jì)算設(shè)備執(zhí)行上文所描述的方法。
[0073]盡管明確地示出了有限數(shù)量的實(shí)施例，但是本領(lǐng)域技術(shù)人員將理解許多所述實(shí)施例的修改和變型。目的在于，所附權(quán)利要求覆蓋落入所描述的實(shí)施例的真實(shí)精神和范圍內(nèi)的所有這樣的修改和變型。
【權(quán)利要求】
1.一種裝置，包括: 相位檢測(cè)器單元，其用于確定反相參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差； 控制器單元，其用于基于所述相位差而生成延遲信號(hào)；以及 電壓控制延遲線組，其用于基于所述延遲信號(hào)而生成多個(gè)相位輸出，其中，每條電壓控制延遲線傳輸所述多個(gè)相位輸出中的兩個(gè)或更多，所述多個(gè)相位輸出被提供給時(shí)鐘生成器單元來(lái)生成過(guò)取樣時(shí)鐘信號(hào)以用于由接收器進(jìn)行數(shù)據(jù)恢復(fù)。
2.根據(jù)權(quán)利要求1所述的裝置，所述控制器單元進(jìn)一步用于接收擋位選擇輸入。
3.根據(jù)權(quán)利要求2所述的裝置，其中，根據(jù)較低功率通信規(guī)范，所述擋位選擇輸入識(shí)別多個(gè)速度范圍中的一個(gè)。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述電壓控制延遲線組中的第一延遲線從所述控制器單元接收所述延遲信號(hào)并進(jìn)行延遲調(diào)整，其中，所述延遲調(diào)整基于粗略延遲時(shí)間段和精細(xì)延遲時(shí)間段中的一個(gè)。
5.根據(jù)權(quán)利要求4所述的裝置，其中，所述第一延遲線向所述時(shí)鐘生成器單元和所述電壓控制延遲線組中的第二延遲線提供第一相位輸出。
6.根據(jù)權(quán)利要求5所述的裝置，其中，所述電壓控制延遲線組中的最后的延遲線向所述相位檢測(cè)器提供第二相位輸出，并且其中，所述第二相位輸出是所述反饋時(shí)鐘信號(hào)。
7.根據(jù)權(quán)利要求1所述的裝置，其中，所述相位差表明所述參考時(shí)鐘信號(hào)與所述反饋時(shí)鐘信號(hào)之間的時(shí)間差。
8.根據(jù)權(quán)利要求1所述的裝置，其中，使用延遲鎖相環(huán)電路來(lái)實(shí)施所述電壓控制延遲線組。
9.根據(jù)權(quán)利要求8所述的裝置，其中，所述延遲鎖相環(huán)電路是數(shù)字延遲鎖相環(huán)電路。
10.根據(jù)權(quán)利要求1所述的裝置，其中，所述接收器是MIPIM-PHY接收器。
11.一種系統(tǒng),包括: 片上系統(tǒng)，其包括具有至少一個(gè)執(zhí)行單元的至少一個(gè)內(nèi)核和接收器邏輯，所述接收器邏輯包括: 數(shù)字延遲鎖相環(huán)電路，其用于: 接收參考脈沖寬度調(diào)制(PWM)時(shí)鐘信號(hào)和擋位選擇輸入； 將所述參考PWM時(shí)鐘信號(hào)反相； 確定所述反相參考PWM時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差； 基于所述相位差而生成多個(gè)相位輸出信號(hào)； 時(shí)鐘生成器設(shè)備，其用于基于所述多個(gè)相位輸出信號(hào)而生成過(guò)取樣時(shí)鐘信號(hào)，所述過(guò)取樣時(shí)鐘信號(hào)用于由接收器進(jìn)行數(shù)據(jù)恢復(fù)；以及 經(jīng)由互連被耦合到所述片上系統(tǒng)的無(wú)線設(shè)備，所述互連用于在所述無(wú)線設(shè)備與所述片上系統(tǒng)的所述接收器邏輯之間通信數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，進(jìn)一步包括: 取樣和保持單元，其用于: 從發(fā)射器邏輯接收兩個(gè)差分輸入信號(hào)； 在第一固定時(shí)間段內(nèi)對(duì)所述兩個(gè)差分輸入信號(hào)進(jìn)行取樣；并且 在第二固定時(shí)間段內(nèi)緩沖所述兩個(gè)差分輸入信號(hào)。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，所述取樣和保持單元進(jìn)一步用于: 基于所述過(guò)取樣時(shí)鐘信號(hào)的頻率而向轉(zhuǎn)換單元發(fā)送所述兩個(gè)差分輸入信號(hào)。
14.根據(jù)權(quán)利要求11所述的系統(tǒng)，進(jìn)一步包括: 轉(zhuǎn)換單元，其用于: 接收兩個(gè)差分輸入信號(hào)，所述兩個(gè)差分輸入信號(hào)源自發(fā)射器邏輯；并且 基于所述兩個(gè)差分輸入信號(hào)而生成單端PWM信號(hào)。
15.根據(jù)權(quán)利要求11所述的系統(tǒng)，進(jìn)一步包括: 邊沿檢測(cè)器單元，其用于: 接收單端PWM信號(hào)； 當(dāng)所述單端PWM信號(hào)具有上升沿特征時(shí)，生成并發(fā)送第一類型的信號(hào)；并且 當(dāng)所述單端PWM信號(hào)具有下降沿特征時(shí)，生成并發(fā)送第二類型的信號(hào)。
16.根據(jù)權(quán)利要求15所述的系統(tǒng)，進(jìn)一步包括: 計(jì)數(shù)器單元，其用于: 接收所述第一類型的信號(hào)并增加比特值；并且 接收所述第二類型的信號(hào)并減少所述比特值。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，所述計(jì)數(shù)器單元進(jìn)一步用于: 在接收到所述第二類型的信號(hào)時(shí)，將所述比特值重置。
18.根據(jù)權(quán)利要求17所述的系統(tǒng)，進(jìn)一步包括: 決策單元，其用于: 接收所述比特值；并且 基于所述比特值，確定是否要恢復(fù)至少一個(gè)數(shù)據(jù)； 所述計(jì)數(shù)器單元進(jìn)一步用于: 基于所述過(guò)取樣時(shí)鐘信號(hào)的頻率來(lái)向所述決策單元發(fā)送所述比特值。
19.一種方法,包括: 確定反相參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)之間的相位差； 基于所述相位差而生成延遲信號(hào)；并且 使用延遲鎖相環(huán)電路來(lái)生成多個(gè)相位輸出； 基于所述多個(gè)相位輸出而生成過(guò)取樣時(shí)鐘信號(hào)，所述過(guò)取樣時(shí)鐘信號(hào)用于通過(guò)接收器執(zhí)行數(shù)據(jù)恢復(fù)。
20.根據(jù)權(quán)利要求19所述的方法，進(jìn)一步包括: 從發(fā)射器接收差分信號(hào)； 在固定時(shí)間段內(nèi)對(duì)所述差分信號(hào)進(jìn)行取樣；并且 在所述固定時(shí)間段內(nèi)對(duì)所述差分信號(hào)進(jìn)行緩沖。
21.根據(jù)權(quán)利要求20所述的方法，進(jìn)一步包括: 將所述差分信號(hào)轉(zhuǎn)換為單端脈沖寬度調(diào)制(PWM)信號(hào)；并且 處理所述單端PWM信號(hào)以基于所述過(guò)取樣時(shí)鐘信號(hào)的頻率來(lái)確定在時(shí)間周期內(nèi)的上升沿和下降沿的數(shù)量。
22.根據(jù)權(quán)利要求21所述的方法，進(jìn)一步包括: 基于在所述時(shí)間周期內(nèi)的上升沿和下降沿的數(shù)量來(lái)確定針對(duì)所述單端PWM信號(hào)的比特值；并且 基于所述比特值來(lái)執(zhí)行數(shù)據(jù)恢復(fù)操作。
23.根據(jù)權(quán)利要求19所述的方法，其中，所述接收器是MIPI M-PHY接收器。
【文檔編號(hào)】H04L7/033GK104322000SQ201380027421
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2013年6月12日 優(yōu)先權(quán)日:2012年6月25日
【發(fā)明者】W-L·揚(yáng) 申請(qǐng)人:英特爾公司