專利名稱：Cmos輸入緩沖器的制作方法
技術(shù)領(lǐng)域：
發(fā)明涉及一種CMOS輸入緩沖器電路，特別涉及一種基于線性度補(bǔ)償技術(shù)的CMOS輸入緩沖器電路。應(yīng)用領(lǐng)域是需要高線性輸入緩沖器的CMOS模擬IC和數(shù)?；旌螴C領(lǐng)域。
背景技術(shù)：
高線性CMOS輸入緩沖器電路對于CMOS模擬IC和數(shù)?；旌螴C設(shè)計(jì)具有非常重要的意義。作為輸入信號與信號處理電路的接口單元，輸入緩沖器的線性度將直接限制系統(tǒng)級的精度指標(biāo)。傳統(tǒng)的輸入緩沖器電路多采用BJT器件，以射極跟隨結(jié)構(gòu)搭建。而隨著現(xiàn)代CMOS工藝的發(fā)展和大規(guī)模應(yīng)用，使用CMOS器件，以源極跟隨結(jié)構(gòu)搭建的CMOS輸入緩沖器電路開始取代傳統(tǒng)BJT結(jié)構(gòu)，如圖I所示。雖然CMOS工藝比雙極性工藝有許多的優(yōu)勢，但是CMOS器件相對于BJT器件來說，輸入跨導(dǎo)和輸出阻抗更低，最主要是寄生更嚴(yán)重，器件參數(shù)非線性變化顯著。因此，CMOS輸入緩沖器的線性度相比傳統(tǒng)結(jié)構(gòu)要低。原有的一些BJT輸入緩沖器電路線性提高技術(shù)不適合CMOS工藝，在CMOS輸入緩沖器電路中為了提高其線性度，通常采用的解決方式是增大尾電流管的電流值來提高輸入跨導(dǎo)，但這種做法不僅加大了電路的版圖面積，且極大增加了系統(tǒng)功耗?；谝陨纤?，需要一種能夠適用于CMOS輸入緩沖器電路的線性度提高技術(shù)，來滿足當(dāng)前CMOS模擬IC和數(shù)?；旌螴C的設(shè)計(jì)需要。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明所要解決的技術(shù)問題是提供一種適用于CMOS輸入緩沖器電路的線性度提高技術(shù)，來克服CMOS器件參數(shù)低且非線性變化顯著的問題。本發(fā)明的目的是這樣實(shí)現(xiàn)的
本發(fā)明提供的CMOS輸入緩沖器，包括CMOS輸入跟隨電路、跟隨管線性度提高電路、電流源負(fù)載和負(fù)載阻抗線性度提高電路；
所述CMOS輸入跟隨電路，用于跟隨輸入信號變化，輸出跟隨輸入信號的輸出信號；所述跟隨管線性度提高電路，用于獲取輸入信號的變化趨勢，并將輸入信號反饋?zhàn)饔糜贑MOS輸入跟隨電路；
所述電流源負(fù)載，用于提供所述CMOS輸入跟隨電路正常工作的偏置電流；
所述負(fù)載阻抗線性度提高電路連接于CMOS輸入跟隨電路和電流源負(fù)載之間，用于增強(qiáng)電流源負(fù)載阻抗的絕對值，減小絕對值相對變化幅度，提高CMOS輸入緩沖器負(fù)載阻抗的線性度。進(jìn)一步，所述CMOS輸入跟隨電路包括第MO號NMOS管，所述第MO號NMOS管的柵極作為CMOS輸入跟隨電路的輸入端，所述第MO號NMOS管的源極作為CMOS輸入跟隨電路的輸出端，所述跟隨管線性度提高電路連接于第MO號NMOS管的柵極和第MO號NMOS管的漏極之間，所述負(fù)載阻抗線性度提高電路一端與第MO號NMOS管的源極連接，所述負(fù)載阻抗線性度提高電路另一端與電流源負(fù)載連接。進(jìn)一步，所述跟隨管線性度提高電路包括電容和第Ml號NMOS管，所述電容的一端連接第MO號NMOS管的柵極，所述電容Cl的另一端連接第Ml號NMOS管的柵極，所述第Ml號NMOS管的漏極連接電源電壓，第Ml號NMOS管的源極連接第MO號NMOS管的漏極。進(jìn)一步，所述跟隨管線性度提高電路包括第M4號PMOS管和第Ml號NMOS管，所述第M4號PMOS管的柵極連接第MO號NMOS管的漏極，第M4號PMOS管的源極連接第MO號NMOS管的源極，第Ml號NMOS管的柵極連接偏置電壓，所述第M4號PMOS管的漏極連接電源電壓。進(jìn)一步，所述電流源負(fù)載包括第M3號NMOS管，所述第M3號NMOS管的柵極連接偏壓，所述第M3號NMOS管的源極連接電源地，所述第M3號NMOS管的漏極與負(fù)載阻抗線性度提聞電路連接。進(jìn)一步，所述負(fù)載阻抗線性度提高電路包括第M2號NMOS管和運(yùn)放，所述第M2號NMOS管的漏極連接第MO號NMOS管的源極，第M2號NMOS管的源極連接第M3號NMOS管的漏極，所述運(yùn)放的輸入端連接第M3號NMOS管的漏極，所述運(yùn)放的輸出端連接第M2號NMOS管的柵極。進(jìn)一步，所述負(fù)載阻抗線性度提高電路包括第M2號NMOS管和第M4號NMOS管，所述第M2號NMOS管的源極與第M4號NMOS管的漏極連接，第M4號NMOS管的源極與第M3號NMOS管的漏極連接，所述第M2號NMOS管的柵極連接偏壓，所述第M4號NMOS管的柵極連接偏壓。進(jìn)一步，所述NMOS管均由PMOS管代替。進(jìn)一步，所述PMOS管由NMOS管代替。本發(fā)明的優(yōu)點(diǎn)在于本發(fā)明的高線性CMOS輸入緩沖器電路，與傳統(tǒng)的輸入緩沖器電路相比，它具有以下特點(diǎn)
I.本發(fā)明采用的元器件均可以由標(biāo)準(zhǔn)CMOS工藝提供，相對于雙極或BiCMOS工藝，應(yīng)用范圍廣，實(shí)現(xiàn)簡單且成本低。2.本發(fā)明的CMOS輸入緩沖器電路線性度提高顯著，且與傳統(tǒng)結(jié)構(gòu)采取的一些線性提高技術(shù)相比，線性度隨輸入信號頻率的增加下降緩慢，高頻特性更好。3.本發(fā)明的線性提高電路結(jié)構(gòu)簡單，增加的元器件少，相比于傳統(tǒng)結(jié)構(gòu)的線性度提高技術(shù)，不僅電路版圖改動(dòng)小，功耗至少節(jié)約50%-70%。


為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述，其中
圖I是傳統(tǒng)結(jié)構(gòu)的CMOS輸入緩沖器電路；
圖2是本發(fā)明的高線性CMOS輸入緩沖器電路的實(shí)施例I電路圖3是本發(fā)明的高線性CMOS輸入緩沖器電路的實(shí)施例2電路圖4是本發(fā)明的高線性CMOS輸入緩沖器電路的實(shí)施例3電路圖5是本發(fā)明的高線性CMOS輸入緩沖器電路的實(shí)施例4電路圖。圖中，CMOS輸入跟隨電路-I、跟隨管線性度提高電路-2、電流源負(fù)載-3、負(fù)載阻抗線性度提高電路-4。
具體實(shí)施例方式以下將結(jié)合附圖，對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)的描述；應(yīng)當(dāng)理解，優(yōu)選實(shí)施例僅為了說明本發(fā)明，而不是為了限制本發(fā)明的保護(hù)范圍。實(shí)施例I
如圖2所示本發(fā)明提供的CMOS輸入緩沖器，包括CMOS輸入跟隨電路I、跟隨管線性度提高電路2、電流源負(fù)載3和負(fù)載阻抗線性度提高電路4 ；
所述CMOS輸入跟隨電路1，用于跟隨輸入信號變化，輸出跟隨輸入信號的輸出信號；所述CMOS輸入跟隨電路包括第MO號NMOS管，所述第MO號NMOS管的柵極作為CMOS輸入跟隨電路的輸入端，所述第MO號NMOS管的源極作為CMOS輸入跟隨電路的輸出端，所述跟隨管線性度提高電路2連接于第MO號NMOS管的柵極和第MO號NMOS管的漏極之間，所述負(fù)載阻抗線性度提高電路4 一端與第MO號NMOS管的源極連接，所述負(fù)載阻抗線性度提高電路4另一端與電流源負(fù)載3連接。所述第MO號NMOS管(跟隨管)線性度提高電路，用于獲取輸入信號的變化趨勢，并將輸入信號反饋?zhàn)饔糜贑MOS輸入跟隨電路；抵消輸入信號變化帶來的跟隨管自身跨導(dǎo)值和輸出阻抗的非線性變化，提高CMOS輸入緩沖器的線性度。所述跟隨管線性度提高電路包括電容和第Ml號NMOS管，所述電容的一端連接第MO號NMOS管的柵極，所述電容Cl的另一端連接第Ml號NMOS管的柵極，所述第Ml號NMOS管的漏極連接電源電壓，第Ml號NMOS管的源極連接第MO號NMOS管的漏極。本實(shí)施例中的跟隨管線性度提高電路還可以采用以下方式，所述跟隨管線性度提高電路包括第M4號PMOS管和第Ml號NMOS管，所述第M4號PMOS管的柵極連接第MO號NMOS管的漏極，第M4號PMOS管的源極連接第MO號NMOS管的源極，第Ml號NMOS管的柵極連接偏置電壓，所述第M4號PMOS管的漏極連接電源電壓。所述電流源負(fù)載，用于提供所述CMOS輸入跟隨電路正常工作的偏置電流；所述電流源負(fù)載包括第M3號NMOS管，所述第M3號NMOS管的柵極連接偏壓，所述第M3號NMOS管的源極連接電源地，所述第M3號NMOS管的漏極與負(fù)載阻抗線性度提高電路連接。所述負(fù)載阻抗線性度提高電路連接于CMOS輸入跟隨電路和電流源負(fù)載之間，用于增強(qiáng)電流源負(fù)載阻抗的絕對值，減小其相對變化幅度，提高CMOS輸入緩沖器負(fù)載阻抗的線性度。所述負(fù)載阻抗線性度提高電路包括第M2號NMOS管和運(yùn)放，所述第M2號NMOS管的漏極連接第MO號NMOS管的源極，第M2號NMOS管的源極連接第M3號NMOS管的漏極，所述運(yùn)放的輸入端連接第M3號NMOS管的漏極，所述運(yùn)放的輸出端連接第M2號NMOS管的柵極。所述負(fù)載阻抗線性度提高電路還可以采用以下方式，所述負(fù)載阻抗線性度提高電路包括第M2號NMOS管和第M4號NMOS管，所述第M2號NMOS管的源極與第M4號NMOS管的漏極連接，第M4號NMOS管的源極與第M3號NMOS管的漏極連接，所述第M2號NMOS管的柵極連接偏壓，所述第M4號NMOS管的柵極連接偏壓。本實(shí)施例中的NMOS管均由PMOS管代替也可以實(shí)現(xiàn)，第M4號PMOS管相應(yīng)的變?yōu)镹MOS管，變化后的電路連接方式按照相應(yīng)的電路連接方式進(jìn)行連接。
下面詳細(xì)描述本發(fā)明提供的高線性CMOS輸入緩沖器電路的原理和
具體實(shí)施例方式
以下實(shí)施例中的第MO號NMOS管、第Ml號NMOS管、第M2號NMOS管、第M3號NMOS管、第M4號NMOS管、也可以分別采用如下標(biāo)記來說明NM0S管MO、NMOS管MUNMOS管M2、NMOS管M3、NMOS管M4 ;運(yùn)放采用運(yùn)算放大器Al來表示，電容采用電容Cl來表示。本發(fā)明具體實(shí)施的一種總體結(jié)構(gòu)如圖2所示，它的組成包含一個(gè)運(yùn)算放大器Al、四個(gè)MOS管Μ(ΓΜ3、一個(gè)電容Cl。圖2中的具體連接關(guān)系與本說明書的發(fā)明內(nèi)容部分相同，它的工作原理如下
傳統(tǒng)結(jié)構(gòu)的輸入緩沖器電路，其小信號增益A ^表達(dá)式為
權(quán)利要求
1.CMOS輸入緩沖器，其特征在于包括CMOS輸入跟隨電路、跟隨管線性度提高電路、電流源負(fù)載和負(fù)載阻抗線性度提高電路； 所述CMOS輸入跟隨電路，用于跟隨輸入信號變化，輸出跟隨輸入信號的輸出信號； 所述跟隨管線性度提高電路，用于獲取輸入信號的變化趨勢，并將輸入信號反饋?zhàn)饔糜贑MOS輸入跟隨電路； 所述電流源負(fù)載，用于提供所述CMOS輸入跟隨電路正常工作的偏置電流； 所述負(fù)載阻抗線性度提高電路連接于CMOS輸入跟隨電路和電流源負(fù)載之間，用于增強(qiáng)電流源負(fù)載阻抗的絕對值，減小絕對值相對變化幅度，提高CMOS輸入緩沖器負(fù)載阻抗的線性度。
2.根據(jù)權(quán)利要求I所述的CMOS輸入緩沖器電路，其特征在于所述CMOS輸入跟隨電路包括第MO號NMOS管，所述第MO號NMOS管的柵極作為CMOS輸入跟隨電路的輸入端，所述第MO號NMOS管的源極作為CMOS輸入跟隨電路的輸出端，所述跟隨管線性度提高電路連接于第MO號NMOS管的柵極和第MO號NMOS管的漏極之間，所述負(fù)載阻抗線性度提高電路一端與第MO號NMOS管的源極連接，所述負(fù)載阻抗線性度提高電路另一端與電流源負(fù)載連接。
3.根據(jù)權(quán)利要求I所述的CMOS輸入緩沖器電路，其特征在于所述跟隨管線性度提高電路包括電容和第Ml號NMOS管，所述電容的一端連接第MO號NMOS管的柵極，所述電容Cl的另一端連接第Ml號NMOS管的柵極，所述第Ml號NMOS管的漏極連接電源電壓，第Ml號NMOS管的源極連接第MO號NMOS管的漏極。
4.根據(jù)權(quán)利要求I所述的CMOS輸入緩沖器電路，其特征在于所述跟隨管線性度提高電路包括第M4號PMOS管和第Ml號NMOS管，所述第M4號PMOS管的柵極連接第MO號NMOS管的漏極，第M4號PMOS管的源極連接第MO號NMOS管的源極，第Ml號NMOS管的柵極連接偏置電壓，所述第M4號PMOS管的漏極連接電源電壓。
5.根據(jù)權(quán)利要求I所述的CMOS輸入緩沖器電路，其特征在于所述電流源負(fù)載包括第M3號NMOS管，所述第M3號NMOS管的柵極連接偏壓，所述第M3號NMOS管的源極連接電源地，所述第M3號NMOS管的漏極與負(fù)載阻抗線性度提高電路連接。
6.根據(jù)權(quán)利要求I所述的CMOS輸入緩沖器電路，其特征在于所述負(fù)載阻抗線性度提高電路包括第M2號NMOS管和運(yùn)放，所述第M2號NMOS管的漏極連接第MO號NMOS管的源極，第M2號NMOS管的源極連接第M3號NMOS管的漏極，所述運(yùn)放的輸入端連接第M3號NMOS管的漏極，所述運(yùn)放的輸出端連接第M2號NMOS管的柵極。
7.根據(jù)權(quán)利要求I所述的CMOS輸入緩沖器電路，其特征在于所述負(fù)載阻抗線性度提高電路包括第M2號NMOS管和第M4號NMOS管，所述第M2號NMOS管的源極與第M4號NMOS管的漏極連接，第M4號NMOS管的源極與第M3號NMOS管的漏極連接，所述第M2號NMOS管的柵極連接偏壓，所述第M4號NMOS管的柵極連接偏壓。
8.根據(jù)權(quán)利要求2、3、5、6或7所述的CMOS輸入緩沖器電路，其特征在于所述NMOS管由PMOS管代替。
9.根據(jù)權(quán)利要求4所述的CMOS輸入緩沖器電路，其特征在于所述NMOS管由PMOS管代替，所述PMOS管由NMOS管代替。
全文摘要
本發(fā)明涉及一種高線性CMOS輸入緩沖器電路，它包括CMOS輸入跟隨電路、跟隨管線性度提高電路、電流源負(fù)載和負(fù)載阻抗線性度提高電路。本發(fā)明通過跟隨管線性度提高電路，用于檢查輸入信號的變化趨勢，將其作用于跟隨管，抵消輸入信號變化帶來的跟隨管自身跨導(dǎo)值和輸出阻抗的非線性變化，提高CMOS輸入緩沖器的線性度。本發(fā)明采用的器件完全可以標(biāo)準(zhǔn)CMOS工藝提供，實(shí)現(xiàn)簡單成本低，且在高頻時(shí)具有同樣良好的線性度，適用于需要高線性輸入緩沖器的CMOS模擬IC和數(shù)?；旌螴C領(lǐng)域。
文檔編號H03K19/0185GK102931972SQ201210455598
公開日2013年2月13日 申請日期2012年11月14日 優(yōu)先權(quán)日2012年11月14日
發(fā)明者陳璽, 胡剛毅, 徐學(xué)良, 黃興發(fā), 李梁, 沈曉峰, 徐鳴遠(yuǎn), 張磊, 王妍, 葉榮科, 王友華, 黃旭, 李皎雪 申請人:中國電子科技集團(tuán)公司第二十四研究所