專利名稱：鎖相環(huán)電路,相移方法,及集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及PLL電路、相移方法、和IC芯片，特別涉及被配置來改進(jìn)接 收精度而不增加時鐘頻率的PLL電路、相移方法、IC芯片。
背景技術(shù)：
迄今，對于非接觸IC卡的通信，已經(jīng)使用數(shù)字PLL (相位鎖相環(huán))，如 科斯塔斯環(huán)(Costas-Loop),以便從經(jīng)受具有曼徹斯特編碼的PSK (相移鍵 控)調(diào)制的數(shù)字信號中提取采樣時鐘。(例如，參見日本未審專利申請公開 No.11-274919 )
圖1是說明傳統(tǒng)數(shù)字PLL (相位鎖相環(huán))示例的電路圖。圖1中的數(shù)字 PLL1被配置具有Cos tas環(huán)，并且由分頻振蕩電路11 、相移電路12、異或(Exor ) 電路13a和13b、和LPF M氐通濾波器)14a和14b組成。
利用分頻振蕩電路11 ，由未示出的振蕩電路輸入的時鐘頻率將13. 56MHz 時鐘信號f—elk分成八i 各，^人而產(chǎn)生用作1696kHz時鐘信號的信號sin(wt+ O)并且將其提供給相移電路12和異或電路13a。
相移電路12產(chǎn)生信號cos(wt+①)，其中信號sin(wt+①)的相位以n/2 (90度)進(jìn)行延遲，并且將信號cos(wt+0))提供給異或電路13b。
異或電路13a計算用作數(shù)字信號的1696kbps (每秒傳輸位數(shù))信號DATA 和信號sin(wt+(D)的異或邏輯，該數(shù)字信號經(jīng)受具有曼徹斯特編碼的PSK(相 移鍵控)調(diào)制，并且該異或電路13a產(chǎn)生表示值VI的信號VI,其中所計算 的結(jié)果被求反(=DATA.sin(wt+0))，并且將信號VI提供給LPF 14a。
異或電路13b計算信號DATA和信號cos (wt+O)的異或邏輯，并產(chǎn)生表示 值V2的信號V2，其中所計算的結(jié)果被求反(=DATA*cos(wt+(D)),并將信號 V2提供給LPF 14b。
對于時鐘信號f-clk的每8個時鐘，LPF 14a相加在8個時鐘周期上的 值Vl,產(chǎn)生表示相加值EVl (=S {DATA'S in (wt+O)})的信號EV1，并且將其 提供給分頻振蕩電路ll。對于時鐘信號f-clk的每8個時鐘，LPF 14b相加在8個時鐘周期上的 值V2，產(chǎn)生表示相加值EV2 (《(DATA.cos(wt+①)))的信號EV2，并且將其 提供給分頻振蕩電路ll。
分頻振蕩電路11基于值E VI和￡ V2控制控制角度①，使得值Z V2變?yōu)?0,并且導(dǎo)致信號DATA和信號sin(wt+①)的相位同步，/人而對信號DATA的 相位進(jìn)行解調(diào)并且從信號DATA提取采樣時鐘。

發(fā)明內(nèi)容
現(xiàn)在，利用傳統(tǒng)的數(shù)字PLL，相位以輸入時鐘信號的單個時鐘的增量來 控制，并且因此相位分辨率取決于時鐘頻率和輸入時鐘頻率的比率。例如， 利用圖1中的數(shù)字PLL 1，時鐘頻率為13.56MHz,而用作輸入信號的信號 DATA的頻率為 1696kHz ， 因此分辨率變?yōu)? 2 n /8 ( =2 n x 1696kHz/13.56MHz)。
因此，為了改進(jìn)數(shù)據(jù)的接收精度，或者改進(jìn)數(shù)字PLL的相位分辨率，以 便對應(yīng)于較高的傳送率，時鐘頻率需要更高。
然而，當(dāng)時鐘頻率更高時，電源消耗也就大大地增加了，例如，對于由 從外部讀卡器/寫卡器提供的電力來驅(qū)動的非接觸式IC卡，通信質(zhì)量由于電 力不足而惡化。
已經(jīng)發(fā)現(xiàn)希望來改進(jìn)接收精度，而不增加時鐘頻率。
根據(jù)本發(fā)明實施例的PLL (相位鎖相環(huán))電路，包括時鐘信號生成單 元，被配置來產(chǎn)生第一時鐘信號和第二時鐘信號，第一時鐘信號具有等于作 為經(jīng)受PSK (相移鍵控)調(diào)制的數(shù)字信號的PSK調(diào)制信號的頻率的頻率，第 二時鐘信號的相位與所述第一時鐘信號相差n/2;計算單元，被配置來對于 每個預(yù)定長度的時間周期，基于相應(yīng)于控制角度的余弦的第一參數(shù)、相應(yīng)于 所述控制角度的正弦的第二參數(shù)、所述第一時鐘信號、所述第二時鐘信號、 以及所述PSK調(diào)制信號，計算第一相位比較結(jié)果和第二相位比較結(jié)果，所述 第一相位比較結(jié)果表示在所述時間周期期間對其中把所述第一時鐘信號相移 了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié) 果，所述控制角度是假想地控制所述第一時鐘信號和所述第二時鐘信號的相 位的角度，所述第二相位比較結(jié)果表示在所述時間周期期間對其中把所述第 二時鐘信號相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相
位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元，被配置來基于所述第一相位比較結(jié) 果和所述第二相位比較結(jié)果，設(shè)置用于假想地控制所述控制角度的控制方向； 參數(shù)控制單元，被配置來基于在所述控制方向上假想地控制的所述控制角度， 控制所述第一參數(shù)和所述第二參數(shù)；以及讀取控制單元，被配置基于在所述 控制方向上假想地控制的所述控制角度，控制從所述PSK調(diào)制信號讀取數(shù)據(jù) 的定時。
計算單元可以被配置來對于PSK調(diào)制信號的每個周期，計算第一相位比 較結(jié)果和第二相位比較結(jié)果。
計算單元可以被配置來對于PSK調(diào)制信號的每1/2個周期，計算第一相 位比較結(jié)果和第二相位比較結(jié)果，其中控制方向設(shè)置單元對于PSK調(diào)制信號 的每1/2個周期找出控制方向，并且基于獲得的兩個控制方向，對于PSK調(diào) 制信號的每個周期確定控制方向。
計算單元可以被配置來計算其中在這個時間周期上把第 一相乘值與第二 相乘值的和進(jìn)行累加的值作為第 一相位比較結(jié)果、以及計算其中在這個時間 周期上把第三相乘值和第四相乘值的和進(jìn)行累加的值作為第二相位比較結(jié) 果，第一相乘值把第一參數(shù)、PSK調(diào)制信號、與第一時鐘信號相乘，第二相 乘值把第二參數(shù)、PSK調(diào)制信號、與第二時鐘信號相乘，第三相乘值對其中 第二參數(shù)、PSK調(diào)制信號和第一時鐘信號相乘后的值的符號反轉(zhuǎn)，第四相乘 值把第一參數(shù)、PSK調(diào)制信號和第二時鐘信號相乘。
計算單元可以進(jìn)一步包括相乘單元，被配置來計算第一到第四相乘值； 第一累加單元，被配置來在所述時間周期上每隔一次地把所述第一相乘值進(jìn) 行累加；第二累加單元，被配置來在所述時間周期上每隔一次從而與所述第 一相加單元交替地把所述第一相乘值進(jìn)行累加；第三累加單元，被配置來在 所述時間周期上每隔一次地把所述第二相乘值進(jìn)行累加；第四累加單元，被 配置來在所述時間周期上每隔一次從而與所述第三相加單元交替地把所述第 二相乘值進(jìn)行累加；第五累加單元，被配置來在所述時間周期上每隔一次地 把所述第三相乘值進(jìn)行累加；第六累加單元，被配置來在所述時間周期上每 隔一次從而與所述第五相加單元交替地把所述第三相乘值進(jìn)行累加；第七累 加單元，被配置來在所述時間周期上每隔一次地把所述第四相乘值進(jìn)行累加； 第八累加單元，被配置來在所述時間周期上每隔一次從而與所述第七相加單
元交替地把所述第四相乘值進(jìn)行累加；第一相加單元，被配置來計算利用所
述第 一 累加單元計算的所述第 一 累加值與利用所述第三累加單元計算的所述 第二累加值的和，或者利用所述第二累加單元計算的所述第 一 累加值與利用 第四累加單元計算的所述第二累加值的和；以及第二相加單元，被配置來計
算利用所述第五累加單元計算的所述第三累加值與利用所述第七累加單元計 算的所述第四累加值的和，或者利用所述第六累加單元計算的所述第三累加 值與利用所述第八累加單元計算的所述第四累加值的和。
讀取控制單元可以被配置來控制從PSK調(diào)制信號中讀取數(shù)據(jù)的定時，以 便對于PSK調(diào)制信號的 一個周期，在相位恰好相差n的定時處兩次讀取數(shù)據(jù)。
根據(jù)本發(fā)明實施例的相位控制方法，包括步驟產(chǎn)生第一時鐘信號和第 二時鐘信號，第一時鐘信號具有近似等于作為經(jīng)受PSK (相移4建控)調(diào)制的 數(shù)字信號的PSK (相移鍵控)調(diào)制信號的頻率的頻率，第二時鐘信號的相位 與所述第一時鐘信號相差n/2;對于每個預(yù)定長度的時間周期，基于相應(yīng)于 控制角度的余弦的第一參數(shù)、相應(yīng)于所述控制角度的正弦的第二參數(shù)、所述 第一時鐘信號、所述第二時鐘信號、以及所述PSK調(diào)制信號，計算第一相位 比較結(jié)果和第二相位比較結(jié)果，所述第一相位比較結(jié)果表示在所述時間周期 期間對其中把所述第 一時鐘信號相移了等效于所述控制角度的量的信號和所 述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，所述控制角度是假想地控制所述第 一時鐘信號和所述第二時鐘信號的相位的角度，所述第二相位比較結(jié)果表示 在所述時間周期期間對其中把所述第二時鐘信號相移了等效于所述控制角度 的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；基于所述第一相位 比較結(jié)果和所述第二相位比較結(jié)果，設(shè)置用于假想地控制所述控制角度的控 制方向；基于在所述控制方向上假想地控制的所述控制角度，控制所述第一 參數(shù)和所述第二參數(shù)；以及基于在所述控制方向上假想地控制的所述控制角 度，控制從所述PSK調(diào)制信號讀取數(shù)據(jù)的定時。
利用這種布置，產(chǎn)生近似等于作為經(jīng)受PSK調(diào)制的數(shù)字信號的PSK(相 位鍵控)調(diào)制信號的頻率的頻率的第一時鐘信號，以及相位與第一時鐘信號 的相位相差n/2的第二時鐘信號；對于每個預(yù)定長度的每個時間周期，基于 相應(yīng)于控制角度的余弦的第一參數(shù)、相應(yīng)于控制角度的正弦的第二參數(shù)、第 一時鐘信號、第二時鐘信號、以及PSK調(diào)制信號，計算第一相位比較結(jié)果和 第二相位比較結(jié)果，第 一相位比較結(jié)果表示在該時間周期期間對把第 一時鐘 信號相移了等效于控制角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)
果，控制角度是假想地控制第一時鐘信號的相位和第二時鐘信號的相位的角 度，第二相位比較結(jié)果表示在該時間周期期間對把第二時鐘信號相移了等效
于控制角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；基于第一相 位比較結(jié)果和第二相位比較結(jié)果，設(shè)置用于假想地控制控制角度的控制方向； 基于在控制方向上假想地控制的控制角度，控制第一參數(shù)和第二參數(shù)；及基 于在控制方向上假想地控制的控制角度，控制從PSK調(diào)制信號中讀取數(shù)據(jù)的 定時。
根據(jù)本發(fā)明的一個實施例，具有對作為經(jīng)受PSK (相移鍵控)調(diào)制的數(shù) 字信號的PSK調(diào)制信號進(jìn)行解調(diào)的功能的IC(集成電路)芯片，具有PLL(鎖 相環(huán))電路，包括時鐘信號生成單元，被配置來產(chǎn)生具有與PSK調(diào)制信號 的頻率一樣的頻率的第一時鐘信號，和與第一時鐘信號在相位上相差n/2的 第二時鐘信號；計算單元，被配置來對于每個預(yù)定長度的時間周期，基于相 應(yīng)于控制角度的余弦的第一參數(shù)、相應(yīng)于控制角度的正弦的第二參數(shù)、第一 時鐘信號、第二時鐘信號、以及PSK調(diào)制信號，計算第一相位比較結(jié)果和第 二相位比較結(jié)果，第 一相位比較結(jié)果表示在時間周期期間對把第 一時鐘信號 相移了等效于控制角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果， 控制角度是假想地控制第一時鐘信號和第二時鐘信號的相位的角度，第二相 位比較結(jié)果表示在時間周期期間對把第二時鐘信號相移了等效于控制角度的 量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元，被配 置來基于第一相位比較結(jié)果和第二相位比較結(jié)果，設(shè)置用于假想地控制控制 角度的控制方向；參數(shù)控制單元，被配置來基于在控制方向上假想地控制的 控制角度，來控制第一參數(shù)和第二參數(shù)；以及讀取控制單元，被配置來基于 在控制方向上假想地控制的控制角度，來控制從PSK調(diào)制信號讀取數(shù)據(jù)的定 時。
該IC芯片可以被配置來具有非接觸式IC卡功能、讀取/寫入功能、或者 讀取功能。
利用這種布置，具有對用作經(jīng)受PSK調(diào)制的數(shù)字信號的PSK(相移鍵控) 調(diào)制信號進(jìn)行解調(diào)的功能的IC (集成電路)芯片，產(chǎn)生具有近似等于PSK調(diào) 節(jié)信號頻率的頻率的第一時鐘信號，和相位與第一時鐘信號的相位相差n/2 的第二時鐘信號；對于預(yù)定長度的每個時間周期，基于相應(yīng)于控制角度的余 弦的第一參數(shù)、相應(yīng)于控制角度的正弦的第二參數(shù)、第一時鐘信號、第二時
鐘信號、以及PSK調(diào)制信號，計算第一相位比較結(jié)果和第二相位比較結(jié)果， 第 一相位比較結(jié)果表示在這個時間周期期間中對把第 一時鐘信號相移了等效
于控制角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，控制角度是
假想地控制第一時鐘信號和第二時鐘信號的相位的角度，第二相位比較結(jié)果 表示在這個時間周期期間對把第二時鐘信號相移了等效于控制角度的量的信
號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；基于第一相位比較結(jié)果和第二相 位比較結(jié)果，設(shè)置用于假想地控制控制角度的控制方向；基于在控制方向上 假想地控制的控制角度，控制第一參數(shù)和第二參數(shù)；以及基于在控制方向上 假想地控制的控制角度，控制從PSK調(diào)制信號讀取數(shù)據(jù)的定時。
根據(jù)這些布置，控制用來讀取數(shù)據(jù)的定時，并且特別的，可以改進(jìn)接收 精度，而不用增加時鐘頻率。


圖1是說明傳統(tǒng)數(shù)字PLL的示例的電路圖2是說明應(yīng)用了本發(fā)明實施例的非接觸IC式芯片實施例的方框圖； 圖3是描述圖2中數(shù)字PLL處理的概述的圖； 圖4是描述圖2的數(shù)字PLL處理的概述的圖； 圖5是說明圖2的數(shù)字PLL的第一實施例的電路圖； 圖6是說明圖2的數(shù)字PLL的第二實施例的電路圖； 圖7是說明圖5和6的ACT的功能配置的方框圖； 圖8是說明控制方向示例的圖表； 圖9是i兌明cos_para和sin_para的^f直的示例的圖表； 圖IO是用于描述用于讀取數(shù)據(jù)的定時的示例的圖； 圖11是用于描述圖5和6中數(shù)字PLL的操作的圖； 圖12是用于描述圖5和6中數(shù)字PLL的操作的圖； 圖13是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 一模式的圖14是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 二模式的圖15是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 三模式的圖16是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 四模式的圖17是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 五模式的圖18是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 六模式的圖19是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 七模式的圖20是用于說明對于信號sin(wt)和cos(wt)輸入的信號DATA定時的第 八模式的圖21是說明圖5和6的數(shù)字PLL的操作示例的圖22是說明圖5和6的數(shù)字PLL的操作的改進(jìn)示例的圖23是說明圖5和6的數(shù)字PLL的操作示例的圖24是說明圖5和6的數(shù)字PLL的操作示例的圖25是說明圖2的數(shù)字PLL的第三實施例的電路圖26是用于描述圖25的數(shù)字PLL的才喿作的圖27是說明圖5和6的數(shù)字PLL的操作示例的圖28是說明圖2的數(shù)字PLL的第四實施例的電路圖29是說明圖28的ACT的功能配置的方框圖30是說明用于讀取輸出數(shù)據(jù)的定時的示例的圖表；
圖31是描述圖28的數(shù)字PLL的"l喿作的圖。
具體實施例方式
在描述本發(fā)明實施例之前，下面討論權(quán)利要求的特征和本發(fā)明實施例中 公開的特定元件之間的對應(yīng)關(guān)系。這個描述旨在保證在本說明書中描述了支 持所要求的發(fā)明的實施例。從而，即使下面實施例中的元件不被描述作為關(guān) 于本發(fā)明的確定特征，也不必定意味著這個元件不涉及權(quán)利要求的特征。相 反地，即使這里所描述的元件作為涉及權(quán)利要求的確定特征，其不必定意味 著元件不涉及權(quán)利要求的其他特征。
根據(jù)本發(fā)明實施例的PLL電路(例如，圖5中的數(shù)字PLL 112a，圖6中 的數(shù)字PLL 112b，圖25中的數(shù)字PLL 112c，或者圖28中的數(shù)字PLL 112d)
可以首先包括時鐘信號生成單元(例如，圖5, 6， 25，或者28中的分頻 器131),被配置來產(chǎn)生具有近似等于作為經(jīng)受PSK調(diào)制的數(shù)字信號的PSK(相 移鍵控)調(diào)制信號頻率的頻率的第一時鐘信號(例如，信號sin(wt))，還產(chǎn) 生第二時鐘信號(例如，信號cos(wt)),其相位與第一時鐘信號相差n/2; 計算單元(例如，圖5中的異或電路132a和132b、乘法器133a-1至133b-2、 加法器134a和134b、以及LPF135a和135b,圖6中的異或電路132a和132b、 乘法器133a-l至133b-2、 LPF 161a-l至LPF 161b-2，以及加法器162a和 162b,圖25中的異或電路132a和132b、乘法器133a-l至133b-2、LPF 311a-l 至311b-4、以及加法器162a和162b，或者圖28中的異或電路132a和132b、 乘法器133a-1至133b-2、 LPF 311a-l到311b-4、以及加法器162a和162b )， 被配置為基于相應(yīng)于控制角度的余弦的第一參數(shù)(例如，cos-para )、相應(yīng)于 控制角度的正弦的第二參數(shù)(例如，sin_para)、第一時鐘信號、第二時鐘信 號、以及PSK調(diào)制信號，對于預(yù)定長度的每個時間周期，計算第一相位比較 結(jié)果(例如，值ZVll )和第二相位比較結(jié)果(例如，值EV12)，第一相位比 較結(jié)果表示在這個時間周期期間對把第 一時鐘信號相移了等效于控制角度的 量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，控制角度是假想地控制第 一時鐘信號和第二時鐘信號的相位的角度，第二相位比較結(jié)果表示在這個時 間周期期間對把第二時鐘信號相移了等效于控制角度的量的信號和PSK調(diào)制 信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元(例如，圖7或圖29中的控 制方向檢測單元181 )，被配置來基于第一相位比較結(jié)果和第二相位比較結(jié)果， 設(shè)置用于假想地控制控制角度的控制方向；參數(shù)控制單元(例如，圖7或圖 29中的參數(shù)控制單元183)，被配置基于在控制方向上假想地控制的控制角 度，來控制第一參數(shù)和第二參數(shù)；以及讀取控制單元(例如，圖7中的讀取 定時控制單元184或者圖29中的讀取定時控制單元371)，被配置來基于在 控制方向上假想地控制的控制角度，來控制從PSK調(diào)制信號中讀取數(shù)據(jù)的定 時。
根據(jù)本發(fā)明實施例的PLL電路，其次可以包括計算單元；乘法單元(例 如，圖25或28中的異或電3各132a和132b,和乘法器133a-l至133b-2 )， 被配置來計算第一到第四相乘值；第一累加單元(例如，圖25或28中的LPF 311a-l)，被配置來在時間周期上每隔一次地累加第一相乘值；第二累加單元 (例如，圖25或者圖28中的LPF 311a-3)，被配置來在這個時間周期上每
隔一次地累加第一相乘值，使得與第一累加單元進(jìn)行交替；第三累加單元(例 如，圖25或者圖28中的LPF 311a-2)，被配置來在時間周期上每隔一次地 累加第二相乘值；第四累加單元(例如，圖25或者圖28中的LPF 311a-4), 被配置來在這個時間周期上每隔 一 次地累加第二相乘值，使得與第三累加單 元進(jìn)行交替；第五累加單元(例如，圖25或者圖28中的LPF 311b-l )，被 配置來在時間周期上每隔一次地累加第三相乘值；第六累加單元(例如，圖 25或者圖28中的LPF 311b-3)，被配置來在這個時間周期上每隔一次地累加 第三相乘值，使得與第五累加單元進(jìn)行交替；第七累加單元(例如，圖25或 者圖28中的LPF 311b-2)，被配置來在時間周期上每隔一次地累加第四相乘 值；第八累加單元(例如，圖25或者圖28中LPF 311b-4)， -故配置來在這 個時間周期上每隔一次地累加第四相乘值，使得與第七累加單元進(jìn)行交替； 第一相加單元(例如，圖25或者圖28中的加法器162a )，被配置來計算利 用第 一 累加單元進(jìn)行計算的第 一累加值與利用第三累加單元進(jìn)行計算的第二 累加值的和，或者被配置來計算利用第二累加單元進(jìn)行計算的第 一 累加值和 利用第四累加單元進(jìn)行計算的第二累加值的和；以及第二相加單元(例如， 圖25或者圖28中的加法器162b )，被配置來計算利用第五累加單元進(jìn)行計 算的第三累加值與利用第七累加單元進(jìn)行計算的第四累加值的和，或者被配 置來計算利用第六累加單元進(jìn)行計算的第三累加值與利用第八累加單元進(jìn)行
計算的第四累加值的和。
根據(jù)本發(fā)明實施例的相位控制方法，包括步驟產(chǎn)生具有近似等于PSK (相移4定控)調(diào)制信號(例如，信號DATA)頻率的頻率的第一時鐘信號(例 如，信號sin(wt))， PSK調(diào)制信號用作經(jīng)受PSK的調(diào)制的數(shù)字信號，并且產(chǎn) 生相位與第一時鐘信號的相位相差n/2的第二時鐘信號(例如，信號 cos(wt));對于預(yù)定長度的每個時間周期，基于相應(yīng)于控制角度的余弦的第 一參數(shù)(例如，cos—para )、相應(yīng)于控制角度的正弦的第二參數(shù)(例如， sin—para )、第一時鐘信號、第二時鐘信號、以及PSK調(diào)制信號，計算第一相 位比較結(jié)果(例如，值ZVll)和第二相位比較結(jié)果(例如，值EV12),第一 相位比較結(jié)果表示在這個時間周期期間對其中把第 一時鐘信號相移了等效于 控制角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，控制角度是假 想地控制第一時鐘信號和第二時鐘信號的相位的角度，第二相位比較結(jié)果(例 如，值E VI2 )表示在這個時間周期期間對其中把第二時鐘信號相移了等效于 控制角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；基于第一相位 比較結(jié)果和第二相位比較結(jié)果，設(shè)置用于假想地控制該控制角度的控制方向； 基于在控制方向上假想地控制的控制角度，控制第一參數(shù)和第二參數(shù)；以及 基于在控制方向上假想地控制的控制角度，控制從PSK調(diào)制信號中讀取數(shù)據(jù) 的定時。
根據(jù)本發(fā)明實施例， 一種IC (集成電路)芯片(例如，圖2中的非接觸 式IC芯片101)，該芯片具有來解調(diào)用作經(jīng)受PSK控制支配的數(shù)字信號的PSK
(相移4建控)調(diào)制信號(例如，信號DATA)的功能，具有PLL (鎖相環(huán))電 路(例如，圖5中的數(shù)字PLL 112a，圖6中的數(shù)字PLL 112b,圖25中的數(shù) 字PLL 112c，或者圖28中的數(shù)字PLL 112d), PLL電路包括時鐘信號生成 單元(例如，圖5、 6、 25、或者28中的分頻器131),被配置來產(chǎn)生具有近 似等于PSK調(diào)制信號頻率的頻率的第一時鐘信號(例如，信號sin(wt))，和 與第一時鐘信號在相位上相差n/2的第二時鐘信號(例如，信號cos(wt)); 計算單元(例如，圖5中的異或電路132a和132b、乘法器133a-1至133b-2、 加法器134a和134b、以及LPF 135a和135b,圖6中的異或電路132a和132b、 乘法器133a-1至133b-2、 LPF 161a-l至161b-2，以及加法器162a和162b， 圖25中的異或電路132a和132b、乘法器133a-l至133b-2、 LPF 311a-1至 311b-4、以及加法器162a和162b,或者圖28中的異或電3各132a和132b、 乘法器133a-l至133b-2、 LPF 311a-l到311b-4、以及加法器162a和162b ), 被配置來基于相應(yīng)于控制角度的余弦的第一參數(shù)(例如，cos-para )、相應(yīng)于 控制角度的正弦的第二參數(shù)(例如，sirupara)、第一時鐘信號、第二時鐘信 號、以及PSK調(diào)制信號，對于預(yù)定長度的每個時間周期，計算第一相位比較 結(jié)果(例如，值i:vii)和第二相位比較結(jié)果(例如，值EV12),第一相位比 較結(jié)果表示在這個時間周期期間對其中把第一時鐘信號相移了等效于控制角 度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，控制角度是假想地控 制第一時鐘信號和第二時鐘信號的相位的角度，第二相位比較結(jié)果(例如， 值E VI2 )表示在這個時間周期期間對其中把第二時鐘信號相移了等效于控制 角度的量的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元
(例如，圖7或者圖29中的控制方向檢測單元181)，被配置來基于第一相 位比較結(jié)果和第二相位比較結(jié)果，設(shè)置用于假想地控制控制角度的控制方向； 參數(shù)控制單元(例如，圖7或者圖29中的參數(shù)控制單元183),被配置來基
于在控制方向上假想地控制的控制角度，來控制第一參數(shù)和第二參數(shù)；以及
讀取控制單元(例如，圖7中的讀取定時控制單元184或者圖29中的讀取定 時控制單元371),被配置來基于在控制方向上假想地控制的控制角度，來控 制從PSK調(diào)制信號中讀取數(shù)據(jù)的時序。 下面參考附圖描述本發(fā)明的實施例。
圖2是說明已經(jīng)應(yīng)用了本發(fā)明的非接觸式IC (集成電路)的實施例的的 一部分的方框圖。圖2中的非接觸式IC芯片101是具有非接觸式IC卡功能 的IC芯片，例如，具有從經(jīng)受PSK調(diào)制的數(shù)字信號恢復(fù)初始數(shù)據(jù)的功能，即， 用于解調(diào)經(jīng)受PSK調(diào)制的數(shù)字信號的功能。布置非接觸式IC芯片101,以便 包括解調(diào)電^各111、數(shù)字PLL 112、和CPU (中央處理單元)113。
的未示出的天線提供的RF輸入信號，產(chǎn)生非接觸式IC芯片101的操作需要 的電力，并且將所產(chǎn)生的電力提供給各種單元，同時輸出給數(shù)字PLL 112用 作1696kbps (每秒千字節(jié)，kilobit per second)數(shù)字信號的解調(diào)信號(以 下也稱為信號DATA),數(shù)字信號通過使比特行經(jīng)受曼徹斯特編碼而經(jīng)受PSK 調(diào)制，該比特行是通過對RF輸入信號進(jìn)行解調(diào)而獲得的解調(diào)信號并且是初始 數(shù)據(jù)。
如圖1中的數(shù)字PLL 1的情況一樣，如圖3中所示的，數(shù)字PLL ll2是 從解調(diào)電路111輸入的信號DATA并且從未示出的振蕩電路中輸入的非接觸 IC芯片的操作時鐘，由此控制角度O被控制使得通過將其中時鐘頻率為 13. 56MHz的時鐘信號f—clk劃分而產(chǎn)生的信號sin (wt+①)之間的相位差△變 為0。然而，如下面所描述的，數(shù)字PLL 112不直接進(jìn)行控制sin(wt+①)， 而是通過控制在展開sin(wt+①)的情況下，如下面(表達(dá)式1)所示，用作 相應(yīng)于cos①的參凄t的cos—para和用作參凄t sin①的sin-para的值,由此可 以假想地(virtually)控制控制角度O和信號sin(wt+①)的相位。
sin (wt+(J)) =cosOxsin (wt) +sin(I)xcos (wt) ... (1)
同樣，對于數(shù)字PLL112, ^皮輸入的信號DATA的比特率為1696kbps,而 在分頻器131中輸入的時鐘信號f—clk的時鐘頻率是13. 56MHz，因此，相當(dāng) 八個時鐘的時鐘信號f-clk被分配于信號DATA的一個比特，即，信號DATA 的一個周期。如下面所描述的，對于數(shù)字PLL 112，如圖4中所示，實現(xiàn)了 其中一個時鐘進(jìn)一步被分成4份的相位分辨率，即其中信號DATA的一個周期
被分為32份的2n /32的分辨率。注意，分辨率的寬度以A①(=2n /32 ) 進(jìn)行表達(dá)，并且控制角度以①-①nx △。來表達(dá)(①n是從0到31的整數(shù))。 此外，基于On的值，即基于實際(virtual)控制角度cD，數(shù)字PLL 112 控制用于從信號DATA中讀取數(shù)據(jù)的定時，以便提取在PSK調(diào)制之前的比特行， 即，以便恢復(fù)在PSK調(diào)制之前的數(shù)據(jù)。特別地，數(shù)字PLL 112基于①n的值 來產(chǎn)生表示從信號DATA中讀取數(shù)據(jù)的定時的定時信號，并將定時信號提供給 CPU 113。
CPU 113基于從時鐘信號f-clk和數(shù)字PLL 112提供的定時信號，從信 號DATA中讀取數(shù)據(jù)，從而恢復(fù)在PSK調(diào)制之前的數(shù)據(jù)，并且執(zhí)行預(yù)定處理， 例如基于所恢復(fù)的數(shù)據(jù)，讀取/寫入在未示出非易失性存儲器中存儲的數(shù)據(jù)。
圖5和6是說明圖2中數(shù)字PLL 112的結(jié)構(gòu)示例的電路圖。以下，為了 區(qū)別圖5和6中的數(shù)字PLL 122，圖5中的數(shù)字PLL112被稱為數(shù)字PLL 112a, 以及圖6中的數(shù)字PLL 112被稱為數(shù)字PLL 112b。另外，如果不存在區(qū)別數(shù) 字PLL 112a和數(shù)字PLL 112b的特殊需要，就簡單地稱為數(shù)字PLL 112。
圖5中的數(shù)字PLL 112a由分頻器131、異或電3各132a和132b、乘法器 133a-1至133b_2、加法器134a和134b、 LPF (低通濾波器)135a和135b、 和ACT (Amplitude Controlled Transfer,振幅受控傳送)136組成。
基于從未示出的振蕩電路輸入的13. 56-MHz時鐘信號f-clk,分頻器131 產(chǎn)生用作1696kHz時鐘信號的信號sin(wt),其頻率幾乎等于信號DATA的頻 率，還產(chǎn)生用作1696kHz時鐘信號的信號cos (wt),其中與信號sin (wt)的相 位僅相差n/2,或者更詳細(xì)地，延遲了正好n/2的相位。分頻器131將信號 sin(wt)提供給異或電路132a,并且將信號cos (wt)提供給異或電路132b。
異或電路132a產(chǎn)生信號DATA x sin(wt)，其中將從解調(diào)電路111輸入的 信號DATA和信號sin (wt)的異或(Exor )反轉(zhuǎn)，并且將信號DATA x "n (wt) 提供給乘法器133a-1和133b - 1。
異或電路132b產(chǎn)生信號DATA x cos (wt)，其中將從解調(diào)電路111輸入的 信號DATA和信號cos (wt)的Exor反轉(zhuǎn)，并且將信號DATA x cos (wt)提供給乘 法器133a-2和133b-2。
乘法器133a-1將從ACT 136提供的參數(shù)cos — para與信號DATA x s in (wt) 相乘，假設(shè)信號DATA x Sin (wt)的高(Hi)電平值為+1，并且其低(Low)電 平值為-1,乘法器133a-1產(chǎn)生信號cos-para x DATA x sin (wt)來表示相乘的
值cos —para x DATA x sin(wt)，并且將其提供給加法器134a。
乘法器133a-2將從ACT 136提供的參數(shù)s in_para與信號DATA x cos (wt) 相乘，假設(shè)信號DATA x cos (wt)的高電平值為+l，并且其低電平值為-1，乘 法器133a-2產(chǎn)生信號sin_para x DATA x cos (wt)來表示相乘的值sin一para x DATA x cos (wt),并且將其提供給加法器134a。
乘法器133b-l將從ACT 136提供的參數(shù)sin—para與信號DATA x sin(wt) 相乘，假設(shè)信號DATAx sin(wt)的高電平值為+l，并且其低電平值為-1，乘 法器133b-l產(chǎn)生信號sin—para x DATA x Sin (wt)來表示相乘的值sin_para x DATA x sin(wt),并且將其提供給加法器134b。
乘法器133b-2將從ACT 136提供的參數(shù)cos — para與信號DATA x cos (wt) 相乘，假設(shè)信號DATAx cos (wt)的高電平值為+l，并且其低電平值為-1，乘 法器133b_2產(chǎn)生信號cos—para x DATA x cos (wt)來表示相乘的值cos一para x DATA x cos (wt),并且將其提供給加法器134b。
力口法器134a將值cos_para x DATA x sin (wt)與值sin一para x DATA x cos (wt)相力口在一起來產(chǎn)生表示相力口值Vll (= cos—para x DATA x Sin (wt) + sin_para x DATA x cos (wt))的信號Vll,并將其^是供給LPF 135a。
注意，當(dāng)展開在如上所述的圖1中數(shù)字PLL 1的LPF 14a中輸入的值VI 時，其變?yōu)橄旅姹磉_(dá)式(2)，并且值V11變?yōu)橄率鲋担渲凶詈蟊磉_(dá)式的cos ①和sin①分另'J變?yōu)橛蒫os一para和sin一para所替代的值。
Vl=(DATAxsin(wt+0>))
=cos。xDATAxsin(wt)+sinOxDATAxcos (wt) ... (2)
加法器134b將其中將值sin_para x DATA x sin(wt)的符號進(jìn)行反轉(zhuǎn)的值 與值cos—para x DATA x cos (wt)相力口來產(chǎn)生表示相力口值V12 (=—sin一parax DATA x Sin (wt)+COs_parax DATA x cos (wt))的信號V12，并將其提供給LPF 135b。
注意，當(dāng)展開在如上所述的圖1中^t字PLL 1的LPF 14b中輸入的值V2 時，其變?yōu)橄旅姹磉_(dá)式(3),并且值V12變?yōu)橄率鲋?，其中表達(dá)式(3)的最 后表達(dá)式的cos①和sinO分另U變?yōu)橛蒫os-para和sin一para戶斤替^的^直。
V2=(DATAxCOs (wt+O))
=_sin<l)xDATAxsin(wt)+cosOxDATAxcos (wt) ... (3)
LPF 135a累加值Vll,并且將表示EVll ( =￡ {cos — para x DATA xs in (wt)+sin_para x DATA x cos (wt)})的信號￡ Vll提供給ACT 136，其中， 在時鐘信號f-clk的8個時鐘值周期上，即信號DATA的一個周期上，值Vll 被累加。一旦提供信號Vll,就對由LPF 135a保持的值進(jìn)行復(fù)位，并且LPF 135a 從O再次累加值Vll。也就是說，對于信號DATA的每個周期，LPF135a累加 一個周期值的值Vll，并且提供表示累加值ZVll的信號EVll給ACT 136。
類似地，LPF 135b在信號DATA的每個周期上累加一個周期值的值V12， 并且將表示累加值i:V12的信號ZV12提供給ACT 136。
注意，對于信號DATA的一個周期，值EVll示出比較實際信號sin(wt+ O)和信號DATA的相位的結(jié)果，在實際信號sin(wt+①)中信號sin(wt)被相 移等于假想控制角度①的數(shù)量。例如，如果信號DATA的占空比為50%,如果 信號sin(wt+①)與信號DATA的相位相同，那么值Z Vll在其最大水平處，并 且如果信號sin (wt+①)與信號DATA的相位相差n/2,那么值EVll變?yōu)?, 以及如果信號sin(wt+①)與信號DATA的相位相差n,那么值ZVll在其最低 水平處。
同樣，對于信號DATA的一個周期，值ZV12示出比較實際信號cos(wt+ O)和信號DATA的相位的結(jié)果，在實際信號cos (wt+C>)中信號cos (wt)被相 移等于假想控制角度①的數(shù)量。例如，如果信號DATA的占空比為50°/。，如果 信號cos (wt+①)與信號DATA的相位相同，那么值EV12在其最大水平處，并 且如果信號cos (wt+①)與信號DATA的相位相差n/2，那么值ZV12變?yōu)?， 以及如果信號cos (wt+①)與信號DATA的相位相差n ，那么值￡ V12在其最低 水平處。
基于信號SVll和信號SV12, ACT 136控制cos-para和sin_para的值。 ACT 136將示出所控制的cos-para的值的信號提供給乘法器133a-1和 133b-2,并且將示出所控制的sin_para的值的信號提供給乘法器133a-2和 133b-l。此外，基于信號ZVll和信號EV12， ACT 136產(chǎn)生示出從信號DATA 中讀取數(shù)據(jù)的定時的定時信號，并且將其提供給CPU 113。
注意，對于圖5中數(shù)字PLL 112a，加法器134a和134b與LPF 135a和 135b執(zhí)行線性計算，因此，加法器134a和LPF 135a的位置、和加法器134b 和LPF 135b的位置可以相互交換。根據(jù)圖5中數(shù)字PLL 112a,通過相互交 換加法器134a和LPF 135a的位置、以及加法器134b和LPF135b的位置來配 置數(shù)字PLL 112b。
圖6的數(shù)字PLL 112b由分頻器131、異或電路132a和132b、乘法器133a-l 至133b-2、 ACT 136、 LPF 161a-l至161b-2、以及加法器162a和162b組成。 注意，對于相應(yīng)于圖5具有相同的參考標(biāo)記的部分，在附圖中已經(jīng)被表示具 有相同的參考標(biāo)記，并且將省略具有相似處理的部分的多余的描述。
LPF 161a—1對值cos—para x DATA x Sin(wt)進(jìn)行累加，并且將表示其中
在時鐘信號f-clk的8個時鐘值期間上即信號DATA的一個周期上，值 cos— para x DATA x sin(wt)4皮累力口的Y直H {cos—para x DATA x sin(wt)}的l言號 Z {cos — para x DATA x Sin(wt)}提供給加法器162a。 一旦提供了信號Z {cos—para x DATA x Sin (wt)},就對由LPF 161a-l保持的值進(jìn)行復(fù)位，并且 LPF 161a-l再次從0累加cos—para x DATA x sin(wt)。也就是說，對于信號 DATA的每個周期，LPF 161a-1累加一個周期的值cos —para x DATA x sin(wt)， 并且將表示累加值i: {cos—para x DATA x sin(wt)}的信號Z {cos_para x DATA x sin(wtH提供給加法器162a。
以相同的方式，對于信號DATA的每個周期，LPF 161a-2累加一個周期 的值sin_para x DATA x cos (wt)，并且將表示累加值X {s in_para x DATA x cos (wt)}的信號￡ {sin_para x DATA x cos (wt))提供給加法器162a。同樣相 似地，對于信號DATA的每個周期，LPF 161b-l累加一個周期的值sin—para x DATA x sin(wt)，并且將表示累加值E {sin—para x DATA x sin(wt)}的信號 ￡ {sin—para x DATA x sin(wt))提供給加法器162b。此外，相似地，對于信 號DATA的每個周期，LPF 161b-2累加一個周期的^f直cos—para x DATA x cos (wt),并且將表示累加^直E {cos—para x DATA x cos (wt)}的信號Z {cos-para x DATA x cos (wt))提供給加法器162b。
對于信號DATA的每個周期，加法器162a將值￡ {cos — para x DATA x sin(wt)}與值Z {sin—para x DATA x cos (wt))相加以產(chǎn)生表示相加值Vll (= Z {cos — para x DATA x sin(wt)+ sin—para x DATA x cos (wt)})的l言號EVll, 并且將其提供給ACT 136。
對于信號DATA的每個周期，加法器162b把其中值E {sin—para x DATA x sin(wt)}的符號取反的值與值E {cos—para x DATA x cos (wtM相加，以產(chǎn)生 表示相力口^直V12 ( {—sin—para x DATA x sin (wt)+ cos一para x DATA x cos(wt)))的信號EV12，并且將其提供給ACT 136。
圖7是示出圖5和6中ACT 136的功能結(jié)構(gòu)的方框圖。ACT 136被配置，以便包括控制方向設(shè)置單元181、假想控制角度控制單元182、參數(shù)控制單元 183、以及讀取定時控制單元184。
基于由信號EVll表示的值EVll和由信號EV12表示的值ZV12，利用 圖8中的圖表，控制方向設(shè)置單元181設(shè)置方向以控制假想控制角度O。特 別地，基于圖8中所示的圖表，如果值EVll和值EV12的符號相同，那么控 制方向一皮設(shè)置在+方向中，如果值i:Vll和值EV12的符號不同，或者如果值
zvii是o并且值z:vi2不是o，那么控制方向被設(shè)置在-方向中，但是如果 值zvi2是o，則不管值i:vii,控制方向都被設(shè)置為o,即，以便不改變控
制角度①。也就是說，控制方向設(shè)置單元181設(shè)置控制角度①的控制方向， 以便值EV12變?yōu)??？刂品较蛟O(shè)置單元181將設(shè)置的控制方向通知給假想控 制角度控制單元182。
假想控制角度控制單元182基于由控制方向設(shè)置單元181設(shè)置的控制方 向，控制假想控制角度cD。特別地，如果控制方向#皮設(shè)置為+方向，假想控制 角度單元182將①n值增加1。也就是說，假想控制角度①被增加等于A①的 數(shù)量，并且假想信號sin(wt+0))的相位被延遲等于A①的數(shù)量。此外，如果 控制方向被設(shè)置為-方向，假想控制角度控制單元182將On值減少1。也就 是說，假想控制角度①被減少等于AO的數(shù)量，并且假想信號sin(wt+①)被 提前等于A①的數(shù)量。此外，如果控制方向已經(jīng)設(shè)置為0，假想控制角度單 元182不改變①n的值。也就是說，信號DATA和假想信號sin(wt+①)的相位 被確定為處于同步狀態(tài)，所以不改變控制角度①。假想控制角度控制單元182 將所控制的①n的值通知給參數(shù)控制單元183和讀取定時控制單元184。
基于On的值，即基于假想控制角度O，參數(shù)控制單元183利用圖9所 示的圖表4空制cos一para和sin一para的4直。^口圖9所示，因為cos一para的<直 相應(yīng)于用作控制角度①的余弦的cosO，所以當(dāng)011=0時，即，控制角度0=0 時，cos_para的值在其最大值上，當(dāng)0)11=0至16，即在控制角度①-0至n的 部分中時，cos-para的值單調(diào)減少，當(dāng)①n-8，即控制角度。=11/2時， cos —para的值變?yōu)?，當(dāng)①『16，即控制角度0 = 11時，cos — para的4直在其
最小值上，以及當(dāng)。11=16、 17..... 31、 0，即在其中控制角度0=11至2n
(O)的部分中時，cos-para的值單調(diào)增加，并且①n-24，即，控制角度① =311/2時，cos-para ^直變?yōu)?。
同樣，因為siiupara的值相應(yīng)于用作控制角度O的正弦的sin①，所以
當(dāng)cDn-O，即，控制角度0)=0時，sin_para的值為0，當(dāng)①n-0至8，即在其 中控制角度0=11/2的部分中時，sin-para的值單調(diào)增加，當(dāng)On-8，即控制 角度(1)=11/2時，sin—para的值變?yōu)槠渥畲笾?，?dāng)On-8至24，即在其中控 制角度①-n/2至311/2的部分中時，sin—para的值單調(diào)減少，當(dāng)①n-16, 即控制角度①-n時，sin-para的值變?yōu)?，當(dāng)On-24，即控制角度0>=311/2
時，sin—para的值在其最小值上，以及當(dāng)①n-24、 25..... 31、 0,即在其
中控制角度0=311/2到211 (0)的部分中時，sirupara的值單調(diào)增加。
參數(shù)控制單元183將表示所控制的cos-para的值的信號提供給乘法器 133a-l和133b-2,并且將表示所控制的sirupara的值的信號提供給乘法器 133a-2和133b-l。
基于①n的值，即基于假想控制角度O,讀取定時控制單元184利用圖 10所示的圖表來控制CPU 113從信號DATA中讀取數(shù)據(jù)的定時。特別地，基 于圖10所示的圖表，如果①n的值是1至4，即如果控制角度①在1 x AO 至4x A①的范圍內(nèi)，則讀取定時控制單元184設(shè)置其中時鐘信號f_clk的 時鐘計數(shù)器為0 (以下也將被簡單地稱為時鐘計數(shù)器)的從信號DATA中讀取 數(shù)據(jù)的定時，如果①n的值是5至8，即控制角度①在5x A①至8x AC)的 范圍內(nèi)，則將時鐘計數(shù)器的定時設(shè)置為1,如果①n的值是9至12,即控制 角度①在9xA(D至12xA①的范圍內(nèi)，則將時鐘計數(shù)器的定時設(shè)置為2， 如果①n的值是13至16,即控制角度①在13 x Ad)至16 x A①的范圍內(nèi)， 則將時鐘計數(shù)器的定時設(shè)置為3，如果①n的值是17至20,即控制角度①在 17xA①至20xAO)的范圍內(nèi)，則將時鐘計數(shù)器的定時設(shè)置為4，如果①n 的值是21至24,即控制角度①在21x A①至24x A①的范圍內(nèi)，就將時鐘 計數(shù)器的定時設(shè)置為5，如果①n的值是25至28,即控制角度①在25 x △① 至28xA①的范圍內(nèi)，就將時鐘計數(shù)器的定時設(shè)置為6，如果On的值是29、 30、 31、或者0,即控制角度O在29 x A(D至31 x A①的范圍內(nèi)或者為0, 就將時鐘計數(shù)器的定時設(shè)置為7。
也就是說，如果信號DATA的占空比為50%，執(zhí)行控制，以便根據(jù)信號DATA 的相位，將讀取在近似于信號DATA的每個比特的前半部的中央的值。
讀取定時控制單元184將示出已經(jīng)被設(shè)置的時鐘計數(shù)器的值的定時信號 提供給CPU 113。注意，時鐘信號f-clk的時鐘計數(shù)器將重復(fù)值0至7。
其次，將參考圖11和12詳細(xì)描述數(shù)字PLL 112的處理。以下，為了簡化描述，將首先描述圖6的數(shù)字PLL 112b的處理。
注意，如圖ll所示，將考慮如下情況，其中信號DATA在相位從sin(wt) 被延遲了 n/2，并且與cos (wt)具有相同相位的定時處被輸入到數(shù)字PLL 112b 中。同樣，當(dāng)信號DATA被輸入到數(shù)字PLL 112b中時的①n的值設(shè)定為1。也 就是說，考慮如下情況，其中在假想控制角度。=1 x AO并且假想信號 sin(wt+CO的相位是wt+l x A①處信號DATA被輸入。此外，On=l,因此， 基于上面描述的圖9的所示圖表，假定cos-para的值被參數(shù)控制單元183控 制為7，假定sin—para的值被控制為1。
首先，將描述對于信號DATA的第一比特的數(shù)字PLL 112b的處理。對于 第一比特的處理，從異或電路132a輸出的信號DATAxsin(wt)在時鐘計數(shù) 器從0到1的周期中為高，在從2到3的周期中變?yōu)榈?，在?到5的周期 中變?yōu)楦?，以及從?到7的周期中變?yōu)榈汀?br> 此外，在其中時鐘計數(shù)器從O到7的全部周期中，從異或電路132b輸出 的孑言號DATA x cos (wt)為高。
因此，從乘法器133a-1輸出的信號cos—para x DATA x sin(wt)值在其中 時鐘計數(shù)器從0到1的周期中變?yōu)?,在從2到3的周期中變?yōu)?7,在從4 到5的周期中變?yōu)?,在從6到7的周期中變?yōu)?7。從而，在當(dāng)時鐘計數(shù)器 為7時的點處，從LPF 161a-l輸出的信號E {cos — para x DATA x Sin(wt)}的 值變?yōu)?。
此外，在其中時鐘計數(shù)器從0到1的全部周期中，從乘法器133a-2輸出 的信號sin—para x DATA x cos (wt)值變?yōu)?。從而，在當(dāng)時鐘計數(shù)器為7時的 點處，從LPF 161a-2輸出的信號E {sin—para x DATA x cos (wt)}的值變?yōu)?。
此外，從乘法器133b-1輸出的信號sin—para x DATA x sin(wt)值在其中 時鐘計數(shù)器從0到1的周期中變?yōu)?,在從2到3的周期中變?yōu)?1,在從4 到5的周期中變?yōu)?，在從6到7的周期中變?yōu)?1。從而，在當(dāng)時鐘計數(shù)器 為7時的點處，從LPF 161b-1輸出的信號Z {sin—para x DATA x sin(wt))值
變?yōu)?。
此外，在其中時鐘計數(shù)器從O到7的全部周期中，從乘法器133b-2輸出 的信號cos-para x DATA x cos (wt)值變?yōu)?。從而，在當(dāng)時鐘計數(shù)器為7時的 點處，從LPF 161b-2輸出的信號i: {cos—para x DATA x cos (wt))值變?yōu)?6。
此外，在時鐘計數(shù)器為7時的點處，信號￡ {cos — para x DATA x Sin (wt)}
的值為0并且信號E {sin_para x DATA x cos (wt)}的值為8,因此，/人加法器 162a輸出的信號EV11變?yōu)?。
此夕卜，在時鐘計數(shù)器為7時的點處，信號E {sin_para x DATA x Sin(wt)} 的值為0并且信號E {cos — para x DATA x cos (wt)}的值為56，因此，從加法 器162a輸出的信號EV11變?yōu)?6。
因此，基于信號EVll和信號ZV12的符號，利用圖8的圖表，控制方向 設(shè)置單元181設(shè)置其控制方向為+方向。
當(dāng)其控制方向被設(shè)置為+方向時，假想控制角度控制單元182將①n的值 從1增加到2。
當(dāng)①n的值變?yōu)?時，基于圖9的圖表，參數(shù)控制單元183控制信號 cos-para的Y直變?yōu)?和4言號sin一para的l直變?yōu)?。'
當(dāng)①n的值變?yōu)?時，讀取定時控制單元184基于圖IO所示的圖表產(chǎn)生 定時信號，其中從信號DATA中讀取數(shù)據(jù)的時鐘計數(shù)器的值被設(shè)置為7,并且 將定時信號提供給CPU 113。也就是說，讀取定時控制單元184控制CPU 113 在信號DATA的下一個比特一 _其現(xiàn)在為第二比特一一的時鐘信號f -c 1 k的時 鐘計數(shù)器為7時的點處，從信號DATA中讀取數(shù)據(jù)。
在時鐘計^t器為7的點處LPF 161a-1至161b-2復(fù)位所保持的值。
對于信號DATA的第二比特，執(zhí)行相似的處理，并且在時鐘計數(shù)器為7 時的點處，值￡ {cos-para x DATA x Sin(wt)}變?yōu)?，值￡ {sin_para x DATA x cos (wt)}變?yōu)?6,值Z {sin_para x DATA x sin (wt)}變?yōu)?,值￡ {cos-para x DATAx cos (wt)}變?yōu)?8，值HVll變?yōu)?，和值EV12變?yōu)?8。
因此，基于圖8所示的圖表控制方向被設(shè)置為+方向，基于圖10所示的 圖表①n的值從2增加到3，基于圖9所示的圖表執(zhí)行控制，以便cos_para 的值為5， sin_para的值為3，并且/人信號DATA中讀取的凝:據(jù)的時鐘計^:器 的值被控制為0。
其后，重復(fù)相同的處理，如圖11和12所示，對于信號DATA的第七比特 的處理，On的佳j皮i殳置為8， cos-para的^直i殳置為0, sin—para的佳/沒置 為8,以及對于第八比特的處理，值E {cos — para x DATA x sin(wt)}變?yōu)?, 值E {sin_para x DATA x COs (wt)}變?yōu)?4，值E {sin—para x DATA x sin(wt)} 變?yōu)?,值Z {cos — para x DATAx cos (wt))變?yōu)?,值ZVll變?yōu)?4并且值Z V12變?yōu)?。 因此，基于圖8所示的圖表，控制方向被設(shè)置為0。也就是說，信號DATA 和假想信號sin(wt+①)的相位被確定已同步，即，由數(shù)字PLL 112b進(jìn)行的 對相位的控制被確定已收斂，并且假想控制角度①被鎖定為8x △。。此外， cos — para的值被鎖定為0，并且sin—para的值被鎖定為8,從信號DATA中 讀取數(shù)據(jù)的時鐘計數(shù)器的值被鎖定為1。
從而，數(shù)字PLL 112b使用具有與圖1中數(shù)字PLL 1相同的時鐘頻率的時 鐘信號f-clk，即，改進(jìn)了相位分辯率而不用增加時鐘頻率，并且可以改進(jìn) 數(shù)據(jù)接收精度。換句話說，初始數(shù)據(jù)可以被更精確地恢復(fù)而不用增加時鐘頻 率。因此，可以改進(jìn)通信質(zhì)量，或者可以在保持通信質(zhì)量的同時處理更高的 傳送率，而不用增加時鐘頻率。
注意，關(guān)于數(shù)字PLL 112b的處理進(jìn)行上面的描述，但是也通過控制用于 數(shù)字PLL 112a的cos—para和sin—para的值，利用與數(shù)字PLL 112b相似的 處理，假想(virtually)控制控制角度①，并且根據(jù)假想控制角度①控制從信 號DATA中讀取數(shù)據(jù)的定時。
注意，對于數(shù)字PLL 112,信號DATA對于信號sin (wt)和信號cos (wt) 輸入的定時總共具有八種模式，如圖13至20所示。
圖13所示的第一模式是這樣一種模式其中信號DATA被輸入到數(shù)字PLL 112中，其中該信號DATA的相位相對于信號sin(wt)延遲n/2，并且具有與 信號cos(wt)相同的相位。這是與圖11和12的上面描述相同的才莫式。對于 第一沖莫式，如果從異或電路132a輸出的信號DATAx sin(wt)的高電平值被々支 設(shè)為+1，并且低電平值被假設(shè)為-1,從異或電路132b輸出的信號DATAx cos(wt)的高電平值被假設(shè)+l并且低電平值被假設(shè)為-1,其中信號DATAx sin (wt)在信號DATA的一個周期上被相加的值i: {DATA x sin (wt)}變?yōu)?，其 中信號DATA x Sin(wt)在信號DATA的一個周期上被相加的值￡ {DATA x cos(wt))變?yōu)?。此外，如果以第一模式中所示的定時輸入信號DATA,根據(jù) 啟動信號DATA輸入的時間處On的值，On的值收斂到8或者24。
圖14中所示的第二模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL 112中，該信號DATA的相位相對于信號sin(wt)延遲了 311/4，相對于 信號cos(wt)延遲了T1/4。對于第二才莫式，值￡ {DATAx sin(wtM變?yōu)?4,值 Z {DATAx cos (wtM變?yōu)?。此外，如果信號DATA以第二才莫式所示的定時被 輸入，根據(jù)啟動信號DATA輸入時間處的①n初始值，①n的值收斂到12或者
28。
圖15中所示的第三模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL 112中，該信號DATA的相位相對于信號sin (wt)延遲了 n，并且相對于 信號cos(wt)延遲了n/2。對于第三模式，值￡ {DATAx sin(wt))變?yōu)?8，值 ￡ {DATA x cos (wt))變?yōu)?。此外，如果信號DATA以第三模式所示的定時被 輸入，#4居啟動信號DATA輸入時間處的①n值，On的值收斂到0或者16。
圖16中所示的第四模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL 112中，該信號DATA的相位相對于信號sin(wt)延遲了 5n/4,相對于 信號cos(wt)延遲了 3n/4。對于第四模式，值H {DATAx sin(wt))變?yōu)?4， 值￡ {DATA x cos (wt))變?yōu)?。此外，如果信號DATA以第四模式所示的定時 被輸入，根據(jù)啟動信號DATA輸入時間處的①n的值，On的值收斂到4或者 20。
圖17中所示的第五模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL 112中，該信號DATA的相位相對于信號sin(wt)延遲了 3I1/2,相對于 cos(wt)延遲了n。對于第五模式，值E {DATA x Sin (wtH變?yōu)?，值￡ {DATA xcos(wt))變?yōu)?。此外，如果信號DATA以第五模式所示的定時被輸入，根 據(jù)啟動信號DATA輸入時間處的On的值，On的值收斂到8或者24。
圖18中所示的第六模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL 112中，該信號DATA的相位相對于信號sin(wt)延遲了 711/4，相對于 信號cos(wt)延遲了 5n/4。對于第六模式，值￡ {DATA x Sin(wt))變?yōu)?， 值￡ (DATAxcos(wt))變?yōu)?4。此外，如果信號DATA以第六模式所示的定時 被輸入，根據(jù)啟動信號DATA輸入時間處的①n的值，On的值收斂到12或者 28。
圖19中所示的第七模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL 112中，該信號DATA的相位與信號sin(wt)相同，相對于信號cos (wt) 延遲了 311/2。對于第七模式，值Z {DATA x Sin (wt))變?yōu)?，值！MDATAx cos(wt))變?yōu)?。此外，如果信號DATA以第七模式所示的定時被輸入，根據(jù) 啟動信號DATA輸入時間處的①n的值，On的值收斂到0或者16。
圖20中所示的第八模式是這樣一種模式其中信號DATA被輸入到數(shù)字 PLL112中，該信號DATA的相位相對于信號sin (wt)延遲了 n/4，相對于cos (wt) 延遲了 711/4。對于第八模式，值E {DATA x Sin (wt))變?yōu)?,值X(DATAx
cos(wt))變?yōu)?。此外，如果信號DATA以第八模式所示的定時被輸入，根據(jù) 啟動信號DATA輸入時間處的①n的值，On的值收斂到4或者20。
下面將描述數(shù)字PLL 112的另一實施例。通常，對于信號DATA，在有效 數(shù)據(jù)之前附上預(yù)定模式的前導(dǎo)(preamble)。數(shù)字PLL 112在前導(dǎo)周期期間執(zhí) 行上述處理，并且鎖定假想控制角度①。在鎖定之后，希望把由數(shù)字PLL112 執(zhí)行的相位控制，即對假想控制角度O的控制，抑制到最小必要量。然而， 對于上述過程，可以設(shè)想這種一種情況，其中如果數(shù)字信號DATA的占空比從 50%開始變化，則不必要地執(zhí)行相位控制。
例如， 一旦①n的值收斂到28，并且假想控制角度0被鎖定在0=28 x △ ①，可以考慮這種情況對于信號DATA的第n個比特和第n+l個比特，占空 比從50%大大改變，如圖21所示。
在這個情況中，在信號DATA的第n個比特處，值EVll變?yōu)镺,值ZV12 變?yōu)?16,控制方向被設(shè)置在-方向中，并且①n的值從28縮減到27。此外， 在信號DATA的第n+l個比特處，值i:Vll變?yōu)?4，值ZV12變?yōu)?6，控制方 向被設(shè)置在-方向，并且①n的值從27縮減到26。也就是說， 一旦鎖定假想 控制角度①，隨著占空比的改變控制方向被連續(xù)地設(shè)置在相同方向，假想控 制角度①從鎖定的值中分離，由此產(chǎn)生了這樣一種情況在調(diào)制之前的數(shù)據(jù) 可能不能夠準(zhǔn)確地從信號DATA中恢復(fù)。
為了預(yù)防這種現(xiàn)象，例如，可以使用一種布置，其中在信號DATA的每半 個周期獲得控制方向，并且基于信號DATA的每個周期獲得的兩個控制方向， 確定最后的控制方向?，F(xiàn)在，將參考圖21描述利用了這種技術(shù)的情況下數(shù)字 PLL H2b的處理。
在利用這種技術(shù)的情況中，LPF 161a-1對值cos—para x DATA x sin (wt) 進(jìn)行累力口，并且將表示其中值cos-para x DATA x sin(wt)已經(jīng)在時鐘信號 f —elk的四個時鐘的周期中，即，在信號DATA的半周期中被累加的值Z {cos_para x DATA x sin(wt)}的信號￡ {cos-para x DATA x s in (wt)}提供給力口 法器162a。 一旦^是供了信號i: {cos—para x DATA x Sin(wt)},就復(fù)位由LPF 161a-l保持的值，LPF 161a-1再次從O對值cos—para x DATA x sin(wt)進(jìn)行 累加。也就是說，LPF 161a-1對于信號DATA的每半個周期對半周期的值 cos一para x DATA x Sin (wt)進(jìn)4亍累力口，并且4夸表示已纟至累力口^K直￡ {cos — para xDATAx sin(wt))的信號E {cos —para x DATA x s in (wt)}提供給加法器162a。相似地，LPF 161a-2對于信號DATA的每半個周期對半周期的值sin_para x DATA x cos (wt)進(jìn)行累加，并且將表示已經(jīng)累加的值i: {sin—para x DATA x cos (wt)}的信號E {sin—para x DATA x cos (wt))提供給加法器162a。此外， LPF 161b-l對于信號DATA的每半個周期對半周期的值sin_para x DATA x sin(wt)進(jìn)行累加，并且將表示已經(jīng)累加的值i: {sin_para x DATA x Sin (wt)} 的信號Z {sin_parax DATA x Sin (wt)H是供給加法器162b。此夕卜，LPF 161b-2 對于信號DATA的每半個周期對半周期的值cos — para x DATA x cos (wt)進(jìn)行累 加，并且將表示已經(jīng)累加的值E {cos — para x DATA x cos (wt)}的信號￡ {sin_para x DATA x cos (wtM提供給加法器162b。
加法器162a將信號DATA的每半個周期的值E {cos — para x DATA x sin(wt)}與<直￡ {sin-para x DATA x cos (wt))相力口，產(chǎn)生表示相力口的l直Vll (= Z {cos-para x DATA x Sin(wt)+ sin一para x DATA x cos (wt)})的信號EVll, 并且將其提供給ACT 136。
加法器162b將信號DATA的每半個周期的值Z {sin_para x DATA x sin(wt)}的符號被反轉(zhuǎn)的值與值E {cos — parax DATA x cos (wt)H目加，產(chǎn)生表 示相力口的il V12 ( = ￡ {sin—para x DATA x sin (wt)十cos一para x DATA x cos(wt")的信號i:V12,并且將其提供給ACT 136。
控制方向設(shè)置單元181利用如圖8所描述的圖表基于在信號DATA的每半 個周期中的值XVll和值EV12的符號獲得控制方向，得到對于信號DATA的 每個周期的所獲得的控制方向的多數(shù)，并且基于多數(shù)決定的結(jié)果確定控制方 向。更具體地，控制方向設(shè)置單元181獲得在其中時鐘計數(shù)器在Q至3 (以 下，也稱為前半)周期中的控制方向，和在其中時鐘計數(shù)器在4至7 (以下， 也稱為后半)周期中的控制方向，并且利用這兩個獲得的控制方向，如果存 在+方向的多^t,那么確定控制方向為+方向，如果存在-方向的多數(shù)，那么確 定控制方向為-方向，如果存在+方向和-方向的數(shù)量相同，那么確定控制方向 為0。控制方向設(shè)置單元181將確定的控制方向通知給假想控制角度控制單 元182。數(shù)字PLL 112b的其他部分執(zhí)行與如上所述的處理相同的處理。
例如，如圖22所示，如果利用如圖21的相同條件，信號DATA一皮輸入， 在信號DATA的第n個比特的前半部，值ZVll變?yōu)?16以及值ZV12變?yōu)?。 因此，基于圖8所示的圖表，信號DATA的第n個比特的前半部的控制方向變 為0。同樣，對于信號DATA的第n個比特的后半部，值ZVll變?yōu)?6,值Z V12變?yōu)?16。因此，基于圖8所示的圖表，用于信號DATA的第n個比特的 后半部的控制方向具有在-方向的控制方向。
因此，對于信號DATA的第n個比特，前半部的控制方向變?yōu)?，后半部 的控制方向為-方向，因此既然存在的-方向比+方向多，控制方向最后^皮確定 為-方向。從而，①n的值從28減少到27,并且cos —para的值被控制到3， sirupara的<直#皮4空制為一5。
同樣，在下一信號DATA的第n+l個比特的前半部中，值EVll變?yōu)?6 并且值ZV12變?yōu)?。因此，基于圖8所示的圖表，信號DATA的第n+l個比 特的前半部的控制方向為+方向。同樣，在信號DATA的第n+l個比特的后半 部中，值i:Vll變?yōu)?20和值ZV12變?yōu)?2。因此，基于圖8所示的圖表，信 號DATA的第n+l個比特的后半部的控制方向具有-方向的控制方向。
因此，對于信號DATA的第n+l個比特，前半部分的控制方向為+方向， 后半部分的控制方向為-方向，因此，存在+方向與-方向相等計lH由此控制 方向最纟冬4皮確定為0。 乂人而，①n的^f直、cos-para的4直、sirupara的j直不改 變。
從而，可以防止多于必要地執(zhí)行假想控制角度①的控制。
然而，如果進(jìn)行這樣的布置，由此控制方向由對于每半個周期的控制方 向的多數(shù)規(guī)則來確定，那么例如，可以發(fā)生這樣一種情況其中信號DATA和 假想信號sin(wt+①)的相位在信號DATA的前導(dǎo)部分中不相同，并且，不執(zhí) 行對On的控制，即對假想控制角度①的控制。
例如，在①『5的情況中，如果圖23所示的信號DATA的第n個比特輸 入到數(shù)字PLL 112b,在信號DATA的第n個比特的前半部處，的值變?yōu)?4, ￡V12的值變?yōu)?6，并且在信號DATA的第n個比特的后半部處，￡V11 的值變?yōu)?12而i:V12的值變?yōu)?20。結(jié)果，在信號DATA的第n個比特上，前 半部的控制方向是+方向并且后半部的控制方向是-方向，/人而-方向和+方向 存在相等的計數(shù)，因此，不執(zhí)行①n的控制，而不管信號DATA和假想信號 sin(wt+①)的相位是否相同。
為了防止這種現(xiàn)象，進(jìn)行這樣的布置其中，例如，如果前半部和后半 部的控制方向是相反的方向，控制方向被強(qiáng)制地確定在+方向或者-方向。
現(xiàn)在，如果LPF 161a-l至LPF 161b-2祐:使用觸發(fā)器(fl ip-flopping) 配置，當(dāng)復(fù)位保持累加值的內(nèi)部寄存器時，已經(jīng)被復(fù)位的內(nèi)部寄存器的值在
下一個時鐘計數(shù)器處變?yōu)?，可能發(fā)生其中不能獲得精確的累加值的情況。
例如，如果LPF 161a-l在信號DATA的每半個周期中對值cos — para x DATA x sin(wt)進(jìn)行累加，當(dāng)值cos-para x DATA x sin(wt)在時鐘計數(shù)器0至7期 間改變?yōu)?、 1、 -1、 -1、 1、 1、 -1、 -1時，如圖24所示，LPF 161a-1的 內(nèi)部寄存器的值E {cos — para x DATA x sin(wt))在時鐘計數(shù)器為3時必須變 為0，以及在時鐘計數(shù)器為7時為0，如圖中幀F(xiàn)l內(nèi)所示。然而，如附圖中 幀F(xiàn)2中所示，如果當(dāng)時鐘計數(shù)器在3時對LPF 161a-l的內(nèi)部寄存器進(jìn)行復(fù) 位，則當(dāng)時鐘計數(shù)器為4時，LPF 161a-l的內(nèi)部寄存器的值Z {cos-para x DATA x sin (wt)}變?yōu)?,以及當(dāng)時鐘計數(shù)器為7時，值E {cos—para x DATA x sin(wt)}變?yōu)?1,由此存在不準(zhǔn)確值的情況。
圖25是說明配置來防止這樣現(xiàn)象的數(shù)字PLL 112的實施例的電路圖。注 意，為了區(qū)別上面描述的數(shù)字PLL 112a和數(shù)字PLL 112b,圖25中的數(shù)字PLL 112被稱為數(shù)字PLL 112c。
圖25中的數(shù)字PLL 112c由分頻器131、異或電路132a和132b、乘法器 133a-l至133b-2、 ACT 136、加法器162a和162b、 LPF 311a-l至311b-4、 和開關(guān)312a-l至312b-4組成。注意，相應(yīng)于圖6的部分具有相同參考標(biāo)記， 在附圖中已經(jīng)用相同的參考標(biāo)記表示，并且將省略對具有相似處理部分的多 余的描述。當(dāng)時鐘計H器的值為0至3時，LPF 311a-l對值cos— para x DATA x sin(wt)進(jìn)行累力口，并且通過開關(guān)312a-1將表示累加值Z {cos—para x DATA x sin (wt)}的信號￡ {cos_para x DATA x Sin (wt))提供給加法器162a。 LPF 311a-l在已經(jīng)轉(zhuǎn)換到4的時鐘計數(shù)器點處對未示出的內(nèi)部寄存器中保持的累 加值進(jìn)行復(fù)位，并且當(dāng)時鐘計數(shù)器的值在4至7時，保持0的內(nèi)部寄存器值。 也就是說，LPF 311a-1每隔一次地在信號DATA的半周期上對值cos — para x DATAx sin(wt)進(jìn)4亍累力口，并JM夸表示累力口^f直E {cos—para x DATA x sin(wt)} 的信號￡ {cos-para x DATAx sin(wtM提供給加法器162a。
相似地，當(dāng)時鐘計數(shù)器的值在0至3時，LPF 311a-2對值sin—para x DATA x cos(wt)進(jìn)行累加,通過開關(guān)312a-2將表示累加值E {s in—para x DATA x cos (wt)}的信號￡ {s in_para x DATAx cos (wtH提供給加法器162a,并且當(dāng) 時鐘計數(shù)器在4至7時，保持O的內(nèi)部寄存器值。
另一方面，當(dāng)時鐘計數(shù)器的值在4至7時，LPF 311a-3對值cos—para x DATAx sin(wt)進(jìn)行累加，并且通過開關(guān)312a-3將表示累加值￡ {cos — para
x DATA x sin(wt)}的信號￡ {cos — para x DATA x s in (wt)}提供給加法器162a。 LPF 311a-3在時鐘計數(shù)器已經(jīng)轉(zhuǎn)換到0的點處對未示出的內(nèi)部寄存器中保持 的相加值進(jìn)行復(fù)位，并且當(dāng)時鐘計數(shù)器值在0至3時，保持內(nèi)部寄存器值為 0。也就是說，LPF 311a-3每隔一次地對于信號DATA的半周期對值cos-para xDATAx sin(wt)進(jìn)行累加，使得與LPF 311a-l相交替，并且將表示累加值 ￡ {cos— para x DATA x sin(wt)}的信號E {cos— para x DATA x sin(wt))提供給 加法器162a。
以相同的方式，當(dāng)時鐘計數(shù)器在4至7時，LPF 311a-4對值sin—para x DATA x cos (wt)進(jìn)行累加，通過開關(guān)312a-4將表示累加值￡ {sin_para x DATA x cos (wt)}的信號￡ {sin_para x DATA x cos (wt)H是供纟會加法器162a， 并且當(dāng)時鐘計數(shù)器值在0至3時，保持內(nèi)部寄存器的值為0。
同樣，當(dāng)時鐘計數(shù)器值在0至3時，LPF 311b-l對值sin — para x DATA x sin(wt)進(jìn)行累加，通過開關(guān)312b-1將表示累加值￡ {sin_para x DATA x s in (wt)}的信號E {sin_para x DATA x Sin (wt))提供給加法器162b，并且當(dāng) 時鐘計數(shù)器在4至7時，保持內(nèi)部寄存器值為0。
以相同的方式，當(dāng)時鐘計數(shù)器值在0至3時，LPF 311b-2對值cos—para x DATA x cos (wt)進(jìn)行累加，通過開關(guān)312b-2將表示累加值￡ {cos — para x DATA x cos (wt))的信號E {cos_para x DATA x cos (wt)}提供給加法器162b， 并且當(dāng)時鐘計數(shù)器值在4至7時，保持內(nèi)部寄存器值為0。
此外，當(dāng)時鐘計數(shù)器值在4至7時，LPF 311b-3對值sin_para x DATA x sin(wt)進(jìn)行累加，通過開關(guān)312b-3將表示累加值E {sin—para x DATA x sin(wt))的信號E {sin_paraxDATAx sin(wt))提供給加法器162b,并且當(dāng) 時鐘計數(shù)器值在0至3時，保持內(nèi)部寄存器值為0。
以相同的方式，當(dāng)時鐘計數(shù)器值在4至7時，LPF 311b-4對值cos-para x DATA x cos (wt)進(jìn)行累加，通過開關(guān)312b-4將表示累加值￡ {cos—para x DATA x cos (wt)}的信號￡ {cos—para x DATA x cos (wt))提供給加法器162b， 并且當(dāng)時鐘計數(shù)器值在0至3時，保持內(nèi)部寄存器值為0。
也就是說，LPF311a-l、 311a-2、 311b-1、和311b-2以相同定時每半個 周期計算累積的變換值，并且LPF 311a-3、 311a-4、 311b-3、和311b-4以 相同定時每半個周期計算累積的變換值，以便與LPF 311a-l、 311a-2、 311b-l、 和311b-2進(jìn)行替換。 當(dāng)時鐘計數(shù)器在3時，開關(guān)312a-l、 312a-2、 312b-l、 312b-2接通，在 全部其他周期期間將開關(guān)切斷。
當(dāng)時鐘計數(shù)器在7時，開關(guān)312a-3、 312a-4、 312b-3、 312b-4接通，在 全部其他周期期間將開關(guān)切斷。
當(dāng)時鐘計數(shù)器在3時，加法器162a將通過開關(guān)312a-l從LPF 311a-l 提供的信號￡ {cos —para x DATA x sin (wt)}的值與通過開關(guān)312a-2從LPF 311a-2提供的信號Z {sin—para x DATA x cos (wt)}的值相加，并且將表示相 加值EVll的信號ZV11提供給控制方向設(shè)置單元181。同樣，當(dāng)時鐘計數(shù)器 在7時，加法器162a將通過開關(guān)312a-3從LPF 311a-3提供的信號Z {cos—para x DATA x sin (wt)}的值與通過開關(guān)312a-4從LPF 311a-4提供的信 號E {sin_para x DATA x cos (wt)}的值相加，并且將表示相加值Z Vll的信號 ￡V11提供給控制方向設(shè)置單元181。
當(dāng)時鐘計數(shù)器在3時，加法器162b將其中通過開關(guān)312b-l從LPF 311b-1 提供的信號E {sin—para x DATA x sin(wt)}的值的符號被反轉(zhuǎn)的值與通過開 關(guān)312b-2從LPF 311b-2提供的信號Z {cos —para x DATA x cos (wt)}的值相 加，并且將表示相加值i:V12的信號EV12提供給控制方向設(shè)置單元181。同 樣，當(dāng)時鐘計數(shù)器在7時，加法器162b將其中通過開關(guān)312a-3從LPF 311a-3 提供的信號Z (sin—para x DATA x sin(wt)}的值的符號被反轉(zhuǎn)的值與通過開 關(guān)312a-4從LPF 311a-4提供的信號E {cos —para x DATA x cos (wt)}的值相 加，并且將表示相加值ZV12的信號ZV12提供給控制方向設(shè)置單元181。
現(xiàn)在，將參考圖26，描述如果用與圖24相同的情況來輸入信號DATA的 ^t字PLL 112c的處理。注意，在該圖中幀F(xiàn)ll圍繞的部分與圖24中幀F(xiàn)l圍 繞的部分相同，并且表示^f直Z {cos—para x DATA x Sin(wt)}禾"直i: {cos — para x DATA x sin(wt)}的正確值。
如附圖中幀F(xiàn)U圍繞的部分所示，在時鐘計數(shù)器在0至3周期期間，LPF 311a-l對從乘法器133a-l提供的值cos— para x DATA x sin(wt)進(jìn)行累加，并 且當(dāng)時鐘計數(shù)器在3時，內(nèi)部寄存器值￡ {cos_para x DATA x sin (wt)}變?yōu)?。 當(dāng)時鐘計數(shù)器在3時，開關(guān)312a-l被接通，LPF 311a-l通過開關(guān)312a-1將 表示內(nèi)部寄存器值的信號i: {sin_para x DATA x cos (wt))提供給加法器162a。 在此之后，LPF 311a-l對內(nèi)部寄存器值進(jìn)行復(fù)位，并且在時鐘計數(shù)器在4至 7周期期間保持內(nèi)部寄存器值為0，并且在時鐘計數(shù)器在Q至3周期的期間再
次對從乘法器133a-l提供的值cos—para x DATA x sin(wt)進(jìn)行累加。
另一方面，如附圖中幀F(xiàn)13圍繞的部分所示，在時鐘計數(shù)器在0至3的 周期期間，LPF 311a-3保持內(nèi)部寄存器值為0，并且當(dāng)時鐘計數(shù)器在4至7 時，LPF 311a-3對從乘法器133a-l提供的值cos— para x DATA x sin(wt)進(jìn)行 累力口，并且當(dāng)時鐘計數(shù)器在7時，內(nèi)部寄存器值E {cos— para x DATA x sin(wt)} 變?yōu)?。當(dāng)時鐘計^:器在7處，開關(guān)312a-2接通，并且LPF 311a-3通過開 關(guān)312a-3將表示內(nèi)部寄存器值的信號i: {sin_parax DATA x cos (wtM提供給 加法器162a。在這之后，LPF311a-3復(fù)位內(nèi)部寄存器值，并且在時鐘計數(shù)器 在0至3的周期期間保持內(nèi)部寄存器為0,并且在時鐘計數(shù)器在4至7周期 的期間再次對從乘法器l33a-l提供的值cos-para x DATA x Sin (wt)進(jìn)行累 力口。
從而，提供給加法器162a的值E {sin—para x DATA x cos (wt))變成等于 幀區(qū)域Fll中所示的精確的值。
注意，對于其他LPF和開關(guān)執(zhí)行相似的操作，所以精確的累加值被提供 給加法器162a和162b。
同樣，對于上面描述的處理，如果從信號DATA的第n位比特到第n+1 位比特，On的值從0改變到1,例如，如圖27所示， 一旦當(dāng)在第n位比特 處的時鐘計數(shù)器在7時來自信號DATA的數(shù)據(jù)被讀取，當(dāng)在第n+1位比特處的 時鐘計數(shù)器在G時，連續(xù)地從數(shù)據(jù)DATA中讀取數(shù)據(jù)，并且因此在信號DATA 的第n個比特和第n+1個比特處讀取了相同的數(shù)據(jù)，從而導(dǎo)致其中不能正確 地提取初始比特行的情況。
圖28是示出布置以防止這種現(xiàn)象的數(shù)字PLL112的結(jié)構(gòu)示例的電路圖。 注意，為了區(qū)別上面描述的PLL 112a至數(shù)字PLL 112c，圖28中的數(shù)字PLL 112 被稱為數(shù)字PLL 112d。
圖28中的數(shù)字PLL 112d由分頻器131、異或電路132a和132b、乘法器 133a-1至133b-2、加法器162a和162b、 LPF 311a-1至311b-4、開關(guān)312a-l 至312b-4、以及ACT 351組成。注意，已用相同的參考數(shù)字來表示附圖中與 圖25相對應(yīng)的部分，并且將省略對具有相同處理的部分的多余描述。
ACT 351基于從力。法器162a提供的信號i:V11和從加法器162b提供的信 號ZV12，控制cos—para和sin—para值。ACT 351將表示所控制的cos—para 的值的信號提供給乘法器133a-l和133b-2，并且將表示所控制的sin_para
的值的信號提供給乘法器133a-2和133b-1。此外，ACT 351基于信號EV11 和信號i:V12產(chǎn)生表示從信號DATA中讀取數(shù)據(jù)的定時的定時信號的兩條線， 并且將該兩條線提供給CPU 113。
圖29是說明圖28中ACT 351的功能結(jié)構(gòu)的方框圖。ACT 351被構(gòu)造以 便包括控制方向設(shè)置單元181、假想控制角度控制單元182、參數(shù)控制單元 183、和讀取定時控制單元371。注意，在附圖中與圖7相對應(yīng)的部分具有相 同的參考標(biāo)記，在圖中已被表示為相同的參考標(biāo)記，并且將省略對具有相似 過程部分的多余描述。除如上面描述的圖IO所示的圖表以外，讀取定時控制 單元371利用圖30中所示的圖表，基于①n的值，即，基于假想控制角度O, 來控制CPU 113從信號DATA讀取數(shù)據(jù)的定時。具體地，讀取定時控制單元 184基于圖10和30所示的圖表從信號DATA中讀取數(shù)據(jù)，從而，在①n的值 在1至4的情況中，時鐘計數(shù)器被設(shè)置為0和4的定時，在①n的值在5至8 的情況中，時鐘計數(shù)器被設(shè)置為1和5的定時，在On的值的9至12的情況 中，時鐘計數(shù)器被設(shè)置為2和6的定時，在①n的值在13至16的情況中， 時鐘計數(shù)器^皮設(shè)置為3和7的定時，在①n的值在17至20的情況中，時鐘 計數(shù)器被設(shè)置為0和4的定時，在①n的值在21至24的情況中，時鐘計數(shù) 器被設(shè)置為1和5的定時，在①n的值在25至28的情況中，時鐘計數(shù)器被 設(shè)置在2和6的定時，在①n的值在29、 30、 31、或O的情況中，時鐘計數(shù) 器被設(shè)置在3和7的定時。也就是說，讀取定時控制單元3"控制CPU 113 從信號DATA中讀取數(shù)據(jù)的定時，以便在信號DATA的一個周期中，以其中對 于信號DATA的一個周期相位相差n的定時從信號DATA中兩次讀取數(shù)據(jù)。
對于信號DATA的一個周期，讀取定時控制單元371產(chǎn)生表示已經(jīng)設(shè)置的 時鐘計數(shù)器的值的定時信號的兩條線，并且將這些提供給CPU 113。
基于用于定時信號的兩條線，CPU 113對于信號DATA每個比特兩次讀取 數(shù)據(jù)。例如，如圖31所示，如利用圖27中所示的示例，如果從信號DATA的 第n個比特到第n+1個比特，On的值從0變到1，當(dāng)時鐘計數(shù)器在3和7時， 在信號DATA的第n個比特處，CPU 113從信號DATA中讀取數(shù)據(jù)，并且當(dāng)時 鐘計數(shù)器在0和4時，在信號DATA的第n+1個比特處，CPU 113從信號DATA 中讀取數(shù)據(jù)。CPU 113利用其中預(yù)先建立了一個值例如如同步編碼等的數(shù)據(jù)， 來確定信號DATA中數(shù)據(jù)的極性，并且還基于附著于信號DATA的CRC (循環(huán) 冗余碼校驗)編碼等，從已被讀取了數(shù)據(jù)的兩條線中選擇正確的數(shù)據(jù)。
從而，可以從信號DATA中精確地提取初始比特行，而不管①n的值是否 改變。
注意，對于上面的描述，給出的示例示出了關(guān)于控制角度①的值 sin—para和cos — para的線斗生改變，^f旦是可以4吏用更4妄近sin①和cos①的Y直。
此外，對于上面的描述，示出一個示例，其中①n的值的范圍是0至31， 但是①n的^i的范圍可以進(jìn)一步》丈寬來i殳置對應(yīng)于①n的sin—para和 cos —para，即，通過更具體地布置來設(shè)置假想控制角度0>,可以進(jìn)一步改進(jìn) 數(shù)字PLL112的相位分辨率。
此外，上面描述所采用的信號DATA的比特率，和時鐘信號f-clk的時鐘 頻率是其示例，并且對于根據(jù)本發(fā)明的實施例，信號DATA的比特率和時鐘信 號f-clk的時鐘頻率可以被設(shè)置為與上面描述值不同的值。
同樣，利用上面的描述，示出了將本發(fā)明應(yīng)用到非接觸式IC芯片的示例， 但是除了非接觸式IC芯片之外，本發(fā)明也可以應(yīng)用到具有對經(jīng)受PSK調(diào)制的 數(shù)字信號進(jìn)行解調(diào)的功能的裝置。例如，通過將應(yīng)用了本發(fā)明的數(shù)字PLL提 供給IC芯片，該IC芯片包括讀卡器/寫卡器功能來讀取/寫入具有非接觸IC 卡功能的裝置的數(shù)據(jù)，或者包括讀取具有非接觸IC卡功能的裝置的數(shù)據(jù)的讀 取功能，可以得到與在上述非接觸IC芯片上提供的情況相同的優(yōu)點。也就是 說，可以改進(jìn)來自具有非接觸IC卡功能的裝置的數(shù)據(jù)接收精度，而不增加時 鐘頻率。
此外，本發(fā)明實施例并不限于上面描述的實施例，可以進(jìn)行不同的修改 但不偏離本發(fā)明的精神和范圍。
相關(guān)申請的交叉引用
本發(fā)明包括關(guān)于2006年11月2日在日本專利局申請的日本專利申請 JP2006-298815的主題，在此通過參考引入其全部內(nèi)容。
權(quán)利要求
1.一種PLL(鎖相環(huán))電路，包括時鐘信號生成裝置，被配置來產(chǎn)生第一時鐘信號和第二時鐘信號，第一時鐘信號具有近似等于作為經(jīng)受PSK(相移鍵控)調(diào)制的數(shù)字信號的PSK調(diào)制信號的頻率的頻率，第二時鐘信號的相位與所述第一時鐘信號相差∏/2；計算裝置，被配置來對于每個預(yù)定長度的時間周期，基于相應(yīng)于控制角度的余弦的第一參數(shù)、相應(yīng)于所述控制角度的正弦的第二參數(shù)、所述第一時鐘信號、所述第二時鐘信號、以及所述PSK調(diào)制信號，計算第一相位比較結(jié)果和第二相位比較結(jié)果，所述第一相位比較結(jié)果表示在所述時間周期期間對其中把所述第一時鐘信號相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，所述控制角度是假想地控制所述第一時鐘信號和所述第二時鐘信號的相位的角度，所述第二相位比較結(jié)果表示在所述時間周期期間對其中把所述第二時鐘信號相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置裝置，被配置來基于所述第一相位比較結(jié)果和所述第二相位比較結(jié)果，設(shè)置用于假想地控制所述控制角度的控制方向；參數(shù)控制裝置，被配置來基于在所述控制方向上假想地控制的所述控制角度，控制所述第一參數(shù)和所述第二參數(shù)；以及讀取控制裝置，被配置來基于在所述控制方向上假想地控制的所述控制角度，控制從所述PSK調(diào)制信號讀取數(shù)據(jù)的定時。
2. 如權(quán)利要求1所述的PLL電路，其中，所述計算裝置對于所述PSK 調(diào)制信號的每個周期，計算所述第一相位比較結(jié)果和所述第二相位比較結(jié)果。
3. 如權(quán)利要求1所述的PLL電路，其中，所述計算裝置對于所述PSK 調(diào)制信號的每1/2個周期，計算所述第一相位比較結(jié)果和所述第二相位比較 結(jié)果，以及其中，所述控制方向設(shè)置裝置對于所述PSK調(diào)制信號的每1/2個周 期找出所述控制方向，并且基于獲得的兩個控制方向，對于所述PSK調(diào)制信 號的每個周期來確定所述控制方向。
4. 如權(quán)利要求1所述的PLL電路，其中，所述計算裝置計算其中在所述 時間周期上把第 一相乘值與第二相乘值的和進(jìn)行累加的值作為所述第 一相位 比較結(jié)果、以及計算其中在所述時間周期上把第三相乘值與第四相乘值的和 進(jìn)行累加的值作為所述第二相位比較結(jié)果，第一相乘值把所述第一參數(shù)、所述PSK調(diào)制信號、以及所述第一時鐘信號相乘，第二相乘值把所述第二參數(shù)、 所述PSK調(diào)制信號、以及所述第二時鐘信號相乘，第三相乘值把其中所述第 二參數(shù)、所述PSK調(diào)制信號、以及所述第一時鐘信號相乘后的值的符號反轉(zhuǎn)， 第四相乘值把所述第一參數(shù)、所述PSK調(diào)制信號、以及所述第二時鐘信號相 乘。
5.如權(quán)利要求4的PLL電路，所述計算裝置進(jìn)一步包括 相乘裝置，被配置來計算所述第一到所述第四相乘值； 第一累加裝置，被配置來在所述時間周期上每隔一次地把所述第一相乘 值進(jìn)行累加；第二累加裝置，被配置來在所述時間周期上每隔一次從而與所述第一相 加裝置交替地把所述第 一相乘值進(jìn)行累加；第三累加裝置，被配置來在所述時間周期上每隔一次地把所述第二相乘 值進(jìn)行累加；第四累加裝置，被配置來在所述時間周期上每隔一次從而與所述第三相 加裝置交替地把所述第二相乘值進(jìn)行累加；第五累加裝置，被配置來在所述時間周期上每隔一次地把所述第三相乘 值進(jìn)行累加；第六累加裝置，被配置來在所述時間周期上每隔一次從而與所述第五相 加裝置交替地把所述第三相乘值進(jìn)行累加；第七累加裝置，被配置來在所述時間周期上每隔一次地把所述第四相乘 值進(jìn)行累加；第八累加裝置，被配置來在所述時間周期上每隔一次從而與所述第七相 加裝置交替地把所述第四相乘值進(jìn)行累加；第一相加裝置，-陂配置來計算利用所述第一累加裝置計算的所述第一累 加值與利用所述第三累加裝置計算的所述第二累加值的和，或者利用所述第 二累加裝置計算的所述第一累加值與利用第四累加裝置計算的所述第二累加 ^直的和；以及第二相加裝置，被配置來計算利用所述第五累加裝置計算的所述第三累 加值與利用所述第七累加裝置計算的所述第四累加值的和，或者利用所述第 六累加裝置計算的所述第三累加值與利用所述第八累加裝置計算的所述第四 累加值的和。
6. 如權(quán)利要求1所述的PLL電路，其中，所述讀取控制裝置控制從所述 PSK調(diào)制信號讀取數(shù)據(jù)的定時，以便對于所述PSK調(diào)制信號的一個周期，在 相位相差n的定時處兩次讀取數(shù)據(jù)。
7. —種相位控制方法，包括如下步驟產(chǎn)生第一時鐘信號和第二時鐘信號，第一時鐘信號具有近似等于作為經(jīng) 受PSK (相移鍵控)調(diào)制的數(shù)字信號的PSK (相移鍵控)調(diào)制信號的頻率的頻 率，第二時鐘信號的相位與所述第一時鐘信號相差n/2;對于每個預(yù)定長度的時間周期，基于相應(yīng)于控制角度的余弦的第 一參數(shù)、 相應(yīng)于所述控制角度的正弦的第二參數(shù)、所述第一時鐘信號、所述第二時鐘 信號、以及所述PSK調(diào)制信號，計算第一相位比較結(jié)果和第二相位比較結(jié)果， 所述第一相位比較結(jié)果表示在所述時間周期期間對其中把所述第一時鐘信號 相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較 的結(jié)果，所述控制角度是假想地控制所述第一時鐘信號和所述第二時鐘信號 的相位的角度，所述第二相位比較結(jié)果表示在所述時間周期期間對其中把所 述第二時鐘信號相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；基于所述第一相位比較結(jié)果和所述第二相位比較結(jié)果，設(shè)置用于假想地 控制所述控制角度的控制方向；基于在所述控制方向上假想地控制的所述控制角度，控制所述第 一參數(shù) 和所述第二參數(shù)；以及基于在所述控制方向上假想地控制的所述控制角度，控制從所述PSK調(diào) 制信號讀取數(shù)據(jù)的定時。
8. —種具有對作為經(jīng)受PSK (相移鍵控)調(diào)制的數(shù)字信號的PSK調(diào)制信 號進(jìn)行解調(diào)的功能的IC (集成電路)芯片，具有PLL (鎖相環(huán))電路，包括時鐘信號生成裝置，-波配置來產(chǎn)生第一時鐘信號和第二時鐘信號，第一 時鐘信號具有近似等于所述PSK調(diào)制信號的頻率的頻率，第二時鐘信號的相 位與所述第一時鐘信號相差n/2;計算裝置，被配置來對于每個預(yù)定長度的時間周期，基于相應(yīng)于控制角 度的余弦的第一參數(shù)、相應(yīng)于所述控制角度的正弦的第二參數(shù)、所述第一時 鐘信號、所述第二時鐘信號、以及所述PSK調(diào)制信號，計算第一相位比較結(jié)果和第二相位比較結(jié)果，所述第一相位比較結(jié)果表示在所述時間周期期間對其中把所述第一時鐘信號相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，所述控制角度是假想地控制所述第一時鐘 信號和所述第二時鐘信號的相位的角度，所述第二相位比較結(jié)果表示在所述時間周期期間對其中把所述第二時鐘信號相移了等效于所述控制角度的量的 信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置裝置，被配置來基于所述第一相位比較結(jié)果和所述第二相 位比較結(jié)果，設(shè)置用于假想地控制所述控制角度的控制方向；參數(shù)控制裝置，被配置來基于在所述控制方向上假想地控制的所述控制 角度，控制所述第一參數(shù)和所述第二參數(shù)；以及讀取控制裝置，被配置來基于在所述控制方向上假想地控制的所述控制 角度，控制從所述PSK調(diào)制信號讀取數(shù)據(jù)的定時。
9. 如權(quán)利要求8所述的IC芯片，具有非接觸式IC卡功能、讀取/寫入 功能、或者讀取功能。
10. —種PLL (相位鎖相環(huán))電路，包括時鐘信號生成單元，被配置來產(chǎn)生第一時鐘信號和第二時鐘信號，第一 時鐘信號具有近似等于作為經(jīng)受PSK (相移4定控)調(diào)制的數(shù)字信號的PSK調(diào) 制信號的頻率的頻率，第二時鐘信號的相位與所述第一時鐘信號相差n/2;計算單元，被配置來對于每個預(yù)定長度的時間周期，基于相應(yīng)于控制角 度的余弦的第一參數(shù)、相應(yīng)于所述控制角度的正弦的第二參數(shù)、所述第一時 鐘信號、所述第二時鐘信號、以及所述PSK調(diào)制信號，計算第一相位比較結(jié) 果和第二相位比較結(jié)果，所述第一相位比較結(jié)果表示在所述時間周期期間對 其中把所述第一時鐘信號相移了等效于所述控制角度的量的信號和所述PSK 調(diào)制信號的相位進(jìn)行比較的結(jié)果，所述控制角度是假想地控制所述第一時鐘 信號和所述第二時鐘信號的相位的角度，所述第二相位比較結(jié)果表示在所述 時間周期期間對其中把所述第二時鐘信號相移了等效于所述控制角度的量的 信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元，被配置來基于所述第一相位比較結(jié)果和所述第二相 位比較結(jié)果，設(shè)置用于假想地控制所述控制角度的控制方向；參數(shù)控制單元，被配置來基于在所述控制方向上々i想地控制的所述控制 角度，控制所述第一參數(shù)和所述第二參數(shù)；以及讀取控制單元，被配置來基于在所述控制方向上假想地控制的所述控制 角度，控制從所述PSK調(diào)制信號讀取數(shù)據(jù)的定時。
11. 一種具有對作為經(jīng)受PSK (相移鍵控)調(diào)制的數(shù)字信號的PSK調(diào)制 信號進(jìn)行解調(diào)的功能的IC (集成電路)芯片，具有PLL (鎖相環(huán))電路，包 括時鐘信號生成單元，被配置來產(chǎn)生第一時鐘信號和第二時鐘信號，第一 時鐘信號具有近似等于所述PSK調(diào)制信號的頻率的頻率，第二時鐘信號的相 位與所述第一時鐘信號相差n/2;計算單元，被配置來對于每個預(yù)定長度的時間周期，基于相應(yīng)于控制角 度的余弦的第一參數(shù)、相應(yīng)于所述控制角度的正弦的第二參數(shù)、所述第一時 鐘信號、所述第二時鐘信號、以及所述PSK調(diào)制信號，計算第一相位比較結(jié) 果和第二相位比較結(jié)果，所述第一相位比較結(jié)果表示在所述時間周期期間對 其中把所述第一時鐘信號相移了等效于所述控制角度的量的信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，所述控制角度是假想地控制所述第一時鐘 信號和所述第二時鐘信號的相位的角度，所述第二相位比較結(jié)果表示在所述時間周期期間對其中把所述第二時鐘信號相移了等效于所述控制角度的量的 信號和所述PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元，被配置來基于所述第一相位比較結(jié)果和所述第二相 位比較結(jié)果，設(shè)置用于假想地控制所述控制角度的控制方向；參數(shù)控制單元，被配置來基于在所述控制方向上假想地控制的所述控制 角度，控制所述第一參數(shù)和所述第二參數(shù)；以及讀取控制單元，被配置來基于在所述控制方向上假想地控制的所述控制 角度，控制從所述PSK調(diào)制信號讀取數(shù)據(jù)的定時。
全文摘要
一種PLL電路，包括時鐘信號生成單元，用于產(chǎn)生第一時鐘信號和相位與第一時鐘信號相差∏/2的第二時鐘信號；計算單元，用于基于第一和第二參數(shù)、第一時鐘信號、第二時鐘信號、以及PSK調(diào)制信號，計算第一相位比較結(jié)果和第二相位比較結(jié)果，第一相位比較結(jié)果表示對把其中第一時鐘信號經(jīng)受相移的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果，第二相位比較結(jié)果表示對把其中第二時鐘信號經(jīng)受相移的信號和PSK調(diào)制信號的相位進(jìn)行比較的結(jié)果；控制方向設(shè)置單元，用于假想地控制控制角度；參數(shù)控制單元；以及讀取控制裝置，用于控制從PSK調(diào)制信號中讀取數(shù)據(jù)的定時。
文檔編號H03L7/06GK101188419SQ20071030513
公開日2008年5月28日 申請日期2007年11月2日 優(yōu)先權(quán)日2006年11月2日
發(fā)明者北真登 申請人:索尼株式會社