專利名稱：Pll電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鎖相環(huán)(PLL)電路，并且更特別地涉及尤其適用于抑制長期抖動(dòng)的PLL電路。
背景技術(shù)：
圖23是示出典型的PLL電路的配置的示意圖。圖23所示的PLL電路500具有相位比較器501、電荷泵502、濾波器503、VC0 504和分頻器507。VCO 504具有電壓-電流轉(zhuǎn)換電路505和振蕩器506。濾波器503具有電阻元件Rpr、電容元件Cint和電容元件Cpr。相位比較器501檢測在分頻器507的基準(zhǔn)信號(hào)Ref和輸出信號(hào)(反饋信號(hào))FB之間的相位差。電荷泵502發(fā)送與相位比較器501的檢測結(jié)果相應(yīng)的電流Icp。濾波器503抑制電流Icp的交變電流分量，并且輸出信號(hào)(電壓)。VCO 504輸出頻率與來自濾波器503的信號(hào)(電壓)相應(yīng)的振蕩信號(hào)。特別地，在VCO 504中，電壓-電流轉(zhuǎn)換電路505輸出頻率與來自濾波器503的信號(hào)(電壓)相應(yīng)的電流Iro。振蕩器506輸出頻率與電流Iro相應(yīng)的振蕩信號(hào)。分頻器507將來自VCO 504的振蕩信號(hào)的頻率除以N (N:自然數(shù))，并且將它輸出為反饋信號(hào)FB。
在此，圖23所示的PLL電路500的開環(huán)的傳遞函數(shù)(transferfunction)Kop被表示為以下公式(I)。
權(quán)利要求
1.一種PLL電路，包括: 相位比較器，用于檢測在基準(zhǔn)信號(hào)和反饋信號(hào)之間的相位差； 第一電荷泵和第二電荷泵，各自用于輸出與所述相位比較器的檢測結(jié)果相應(yīng)的電流； 濾波器，用于輸出通過去除所述第一電荷泵的輸出電流的高頻分量而獲得的第一電流； 積分器，用于對(duì)所述第二電荷泵的輸出電流積分； 電壓-電流轉(zhuǎn)換電路，用于輸出與所述積分器的積分結(jié)果相應(yīng)的第二電流；以及振蕩器，用于生成頻率與通過將所述第一電流和所述第二電流相加而生成的第三電流相應(yīng)的振蕩信號(hào)并且將該振蕩信號(hào)反饋給所述相位比較器。
2.根據(jù)權(quán)利要求1所述的PLL電路，還包括: 加法器，用于將所述第一電流和所述第二電流相加并且輸出所述第三電流。
3.根據(jù)權(quán)利要求2所述的PLL電路，其中所述加法器包括: 第一晶體管，所述第一晶體管的源極與第一電源耦接，并且所述第一晶體管的漏極和柵極與被供應(yīng)所述第一電流和所述第二電流的第一節(jié)點(diǎn)耦接；以及 第二晶體管，所述第二晶體管的源極與所述第一電源耦接，所述第二晶體管的柵極與所述第一節(jié)點(diǎn)耦接，并且所述第二晶體管的漏極與所述振蕩器耦接。
4.根據(jù)權(quán)利要求3所述的PLL電路，其中所述加法器還包括: 第三晶體管，設(shè)置于所述第一晶體管的漏極與所述第一節(jié)點(diǎn)之間，并且所述第三晶體管的柵極被供以偏置電壓；以及 第四晶體管，設(shè)置于所述第二晶體管的漏極與所述振蕩器之間，并且所述第四晶體管的柵極被供以所述偏置電壓。
5.根據(jù)權(quán)利要求2所述的PLL電路，其中所述加法器包括: 恒流源，用于發(fā)送固定電流； 第一晶體管，所述第一晶體管的源極與第一電源耦接，所述第一晶體管的漏極與被供應(yīng)所述第一電流和所述第二電流的第一節(jié)點(diǎn)耦接，并且所述第一晶體管的柵極與所述恒流源率禹接； 第二晶體管，所述第二晶體管的源極與所述第一電源耦接，所述第二晶體管的漏極與所述振蕩器耦接，并且所述第二晶體管的柵極與所述恒流源耦接； 第三晶體管，設(shè)置于所述第一節(jié)點(diǎn)和所述恒流源之間，并且所述第三晶體管的柵極被供以偏置電壓；以及 第四晶體管，設(shè)置于所述第二晶體管的漏極與所述振蕩器之間，并且所述第四晶體管的柵極被供以所述偏置電壓。
6.根據(jù)權(quán)利要求2所述的PLL電路，其中所述加法器將被供應(yīng)所述第一電流和所述第二電流的第一節(jié)點(diǎn)的電流按原樣輸出為所述第三電流。
7.根據(jù)權(quán)利要求1所述的PLL電路，其中所述電壓-電流轉(zhuǎn)換電路包括:第五晶體管，所述第五晶體管的柵極被供以所述積分器的積分結(jié)果，并且所述第五晶體管將在其源極和漏極之間流過的電流輸出為所述第二電流。
8.根據(jù)權(quán)利要求7所述的PLL電路，其中所述電壓-電流轉(zhuǎn)換電路包括:與所述第五晶體管串聯(lián)耦接的第一電阻元件。
9.根據(jù)權(quán)利要求1所述的PLL電路，還包括: 分頻器，用于對(duì)所述振蕩器的所述振蕩信號(hào)分頻并且將其作為所述反饋信號(hào)輸出。
10.根據(jù)權(quán)利要求1所述的PLL電路，其中所述濾波器包括:串聯(lián)設(shè)置于其中有所述第一電荷泵的所述輸出電流流過的第一信號(hào)線上的第二電阻元件；以及設(shè)置于所述第一信號(hào)線和所述第一電源之間的第一電容元件。
11.根據(jù)權(quán)利要求1所述的PLL電路，其中所述積分器包括:設(shè)置于其中有所述第二電荷泵的所述輸出電流流 過的第二信號(hào)線與第二電源之間的第二電容元件。
全文摘要
本發(fā)明公開了一種PLL電路，包括用于檢測在基準(zhǔn)信號(hào)和反饋信號(hào)之間的相位差的相位比較器；用于輸出與相位比較器的檢測結(jié)果相應(yīng)的電流Ipr的第一電荷泵；用于輸出與相位比較器的檢測結(jié)果相應(yīng)的電流Iint的第二電荷泵；用于輸出從中去除了Ipr的高頻分量的電流Iprop的濾波器；用于對(duì)Iint積分的積分器；用于輸出與積分器的積分結(jié)果相應(yīng)的電流Ivi的電壓-電流轉(zhuǎn)換電路；以及用于生成頻率與作為Iprop和Ivi之和的電流Iro相應(yīng)的振蕩信號(hào)并將其反饋給相位比較器的振蕩器。
文檔編號(hào)H03L7/099GK103166631SQ20121054356
公開日2013年6月19日 申請日期2012年12月14日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者勝島明男 申請人:瑞薩電子株式會(huì)社