專利名稱：全數(shù)字式數(shù)控振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于無線通信領(lǐng)域，尤其是一種NCO (數(shù)控振蕩器)設(shè)計實現(xiàn)的方法，適合于在FPGA (現(xiàn)場可編程門陣列)中實現(xiàn)。
背景技術(shù)：
數(shù)控振蕩器的設(shè)計技術(shù)是無線通信中的關(guān)鍵技術(shù)和難點。是決定通信收發(fā)信機性能的最主要因素之一，也是比較復(fù)雜的。針對NCO的設(shè)計技術(shù)和方法，在作者楊小牛的《軟件無線電原理與應(yīng)用》中，P123-126有詳細的理論說明。但文獻中的設(shè)計方法，僅僅理論可行，或應(yīng)用到對性能要求不高的場合。如果對性能要求很高，比如對頻率精度、正交性和頻率純度都有很高的要求，則這種設(shè)計方法并不實用，主要在于占用的存儲資源太多，而一般NCO都用硬件的方式在FPGA (現(xiàn)場可編程門陣列)芯片內(nèi)實現(xiàn)，目前主流FPGA (現(xiàn)場可編程門陣列)的存儲資源都是很有限的，因此這種設(shè)計方法是相當不實用的，本發(fā)明針對高性能和占用存儲資源多這一矛盾，提出了一種解決辦法。

發(fā)明內(nèi)容
本發(fā)明的目的是針對在FPGA中設(shè)計高性能NCO需要耗費大量存儲資源的問題，提出了一種全數(shù)字式數(shù)控振蕩器。本發(fā)明的技術(shù)方案是一種全數(shù)字式數(shù)控振蕩器，它包括累加器、加法器、量化模塊和查找表模塊，所述的查找表模塊的建立方法如下

步驟一、設(shè)定粗、細兩級表結(jié)構(gòu)，采用下述公式確定粗精度表和細精度表的地址的位數(shù)；Na+Nb=N(I)F=2~Nb+2~(Na-2)求F的極小值，來確定Na和Nb，其中Na表示粗精度表地址的位數(shù)，Nb表示細精度表地址的位數(shù)，N表示量化模塊量化之后的位數(shù)，F(xiàn)是對所需硬件存儲資源的度量函數(shù)；如果有兩組Na、Nb值都滿足F的極小值的條件，則選取Na大于Nb的這組結(jié)果；步驟二、采用粗精度表和細精度表代替單張表結(jié)構(gòu)，建立查找表模塊； cos (A+B)=cosAcosB-sinAsinBcos (A+B)+jsin(A+B) = (cosAcosB-sinAsinB)+j(sinAcosB+sinBcosA) = (cosA+jsinA)X (cosB+jsinB)(2)其中A為粗精度表所存儲函數(shù)值對應(yīng)的角度，B為細精度表所存儲函數(shù)值對應(yīng)的角度。本發(fā)明的步驟二之后還包括根據(jù)公式3判定細精度表結(jié)構(gòu)是否可省略，sin A0-A0<=1/2K(3)
其中，04表示粗精度表的角度分辨率，K為波形幅度字長；當公式3成立時，細精度表可以省略，則增大細精度表的大小即增大Nb，代入公式3，進一步判定細精度表結(jié)構(gòu)是否可省略，直到確定細精度表結(jié)構(gòu)剛好可省略的Na和Nb的值，即直到公式3不成立，取上一步使公式3成立的Na和Nb作為細精度表結(jié)構(gòu)剛好可省略的Na和Nb的臨界值；當公式3不成立時，細精度表不可以省略，則增大Na的值，代入公式3，進一步判定細精度表結(jié)構(gòu)是否可省略，如仍不能省略，則細精度表確實不能省略，所述的Na的值最多增加2。本發(fā)明中，針對細精度表結(jié)構(gòu)，當粗精度表大小滿足公式3時，用下式進一步省略細精度表sinB ^ B(4)這里ΘB表示細精度表的角度分辨率。本發(fā)明中，對粗精度表，根據(jù)公式(5)_ (11)，進一步的縮減表大小，并采用一張余弦表代替兩張粗、細精度表，即利用第一象限的余弦函數(shù)來得到一二三四象限的正余弦函數(shù)；三角函數(shù)的周期為2 π，其一個周期內(nèi)波形完全可以由
而本發(fā)明需要的存儲資源僅為210*18 = 18kbit本發(fā)明未涉及部分均與現(xiàn)有技術(shù)相同或可采用現(xiàn)有技術(shù)加以實現(xiàn)。
權(quán)利要求
1.一種全數(shù)字式數(shù)控振蕩器，它包括累加器、加法器、量化模塊和查找表模塊，其特征是所述的查找表模塊的建立方法如下步驟一、設(shè)定粗、細兩級表結(jié)構(gòu)，采用下述公式確定粗精度表和細精度表的地址的位數(shù)；Na+Nb=N(I)F=2~Nb+2~(Na-2)求F的極小值，來確定Na和Nb，其中Na表示粗精度表地址的位數(shù)，Nb表示細精度表地址的位數(shù)，N表示量化模塊量化之后的位數(shù)，F(xiàn)是對所需硬件存儲資源的度量函數(shù)；如果有兩組Na、Nb值都滿足F的極小值的條件，則選取Na大于Nb的這組結(jié)果；步驟二、采用粗精度表和細精度表代替單張表結(jié)構(gòu)，建立查找表模塊；cos (A+B)=cosAcosB_sinAsinBcos(A+B) +jsin(A+B) = (cosAcosB-sinAsinB)+j(sinAcosB+sinBcosA) = (cosA+jsinA)X (cosB+jsinB)(2)其中A為粗精度表所存儲函數(shù)值對應(yīng)的角度，B為細精度表所存儲函數(shù)值對應(yīng)的角度。
2.根據(jù)權(quán)利要求1所述的全數(shù)字式數(shù)控振蕩器，其特征是步驟二之后還包括根據(jù)公式3判定細精度表結(jié)構(gòu)是否可省略，sin A0-A0〈=1/2K(3)其中，Θ A表示粗精度表的角度分辨率，K為波形幅度字長；當公式3成立時，細精度表可以省略，則增大細精度表的大小即增大Nb，代入公式3，進一步判定細精度表結(jié)構(gòu)是否可省略，直到確定細精度表結(jié)構(gòu)剛好可省略的Na和Nb的值，即直到公式3不成立，取上一步使公式3成立的Na和Nb作為細精度表結(jié)構(gòu)剛好可省略的Na和Nb的臨界值；當公式3不成立時，細精度表不可以省略，則增大Na的值，代入公式3，進一步判定細精度表結(jié)構(gòu)是否可省略，如仍不能省略，則細精度表確實不能省略，所述的Na的值最多增加2。
3.根據(jù)權(quán)利要求2所述的全數(shù)字式數(shù)控振蕩器，其特征是針對細精度表結(jié)構(gòu)，當粗精度表大小滿足公式3時，用下式進一步省略細精度表sin B^B(4)這里9,表示細精度表的角度分辨率。
4.根據(jù)權(quán)利要求1-3之一所述的全數(shù)字式數(shù)控振蕩器，其特征是對粗精度表，根據(jù)公式(5)- (11)，進一步的縮減表大小，并采用一張余弦表代替兩張粗、細精度表，即利用第一象限的余弦函數(shù)來得到一二三四象限的正余弦函數(shù)；三角函數(shù)的周期為2 π，其一個周期內(nèi)波形完全可以由[0，π/2)相位內(nèi)的波形加以表示，取Θ e [O, π/2)，則cos ( Θ + Ji /2) =-sin ( Θ ) =-cos ( ji /2- θ )(5)cos ( θ + Ji) =-cos ( θ )(6)cos ( θ +3 ji /2) =sin ( θ ) = cos ( π /2- θ )(7)sin ( θ ) =cos ( π /2- θ )(8)sin ( θ + ji /2) =Cos ( θ )(9)sin ( Θ + ji ) =-sin ( θ ) = -cos ( π /2- θ )(10)sin ( θ +3 ji /2 ) =-cos ( θ )(Il)0
全文摘要
一種全數(shù)字式數(shù)控振蕩器，它包括累加器、加法器、量化模塊和查找表模塊，所述的查找表模塊的建立方法如下設(shè)定粗、細兩級表結(jié)構(gòu)，采用下述公式確定粗精度表和細精度表的地址的位數(shù)；采用粗精度表和細精度表代替單張表結(jié)構(gòu)，建立查找表模塊。本發(fā)明解決了傳統(tǒng)的DDS(直接數(shù)字頻率合成)設(shè)計高性能NCO時所需要的大量存儲資源，將對大量存儲資源的需求簡化為少量的數(shù)值計算，適用于FPGA這類對存儲資源少而對數(shù)值不太敏感的芯片。
文檔編號H03K5/13GK103036536SQ20121051130
公開日2013年4月10日 申請日期2012年12月4日 優(yōu)先權(quán)日2012年12月4日
發(fā)明者宋奇菊 申請人:南京中興特種軟件有限責(zé)任公司