本發(fā)明屬于步進(jìn)電機控制
技術(shù)領(lǐng)域：
，涉及一種新型步進(jìn)電機驅(qū)動方法及系統(tǒng)。
背景技術(shù)：
：步進(jìn)驅(qū)動器是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機構(gòu)。當(dāng)步進(jìn)驅(qū)動器接收到一個脈沖信號時，它就驅(qū)動步進(jìn)電機按設(shè)定的方向轉(zhuǎn)動一個固定的角度，它的旋轉(zhuǎn)是以固定的角度一步一步運行的?？梢酝ㄟ^控制脈沖個數(shù)來控制角位移量，從而達(dá)到準(zhǔn)確定位的目的；同時可以通過控制脈沖頻率來控制電機轉(zhuǎn)動的速度和加速度，從而達(dá)到調(diào)速和定位的目的。步進(jìn)電機驅(qū)動器廣泛應(yīng)用于各自動化領(lǐng)域，對于步進(jìn)電機驅(qū)動器的驅(qū)動電路要求也比較高，但是如今的步進(jìn)電機驅(qū)動電路存在許多問題：1)如果控制不當(dāng)容易產(chǎn)生共振，運行噪聲較大；步進(jìn)電機低速時可以正常運轉(zhuǎn)，但若高于一定速度就無法啟動,并伴有嘯叫聲；2)步進(jìn)電機一般追求定位精度和力矩輸出，而步進(jìn)電機的力矩會隨轉(zhuǎn)速的升高而下降；3)效率比較低；電流一般比較大，且諧波成分高，電流交變的頻率也隨轉(zhuǎn)速而變化，因而步進(jìn)電機普遍存在發(fā)熱情況，且情況比一般交流電機嚴(yán)重；4)電機低速運行時出現(xiàn)抖動現(xiàn)象，很難達(dá)到平穩(wěn)、柔順地啟動和停止。技術(shù)實現(xiàn)要素：本發(fā)明中針對上述現(xiàn)有技術(shù)中的不足，結(jié)合fpga技術(shù)，提供了一種新型步進(jìn)電機驅(qū)動方法及系統(tǒng)。本發(fā)明技術(shù)方案提出一種新型步進(jìn)電機驅(qū)動方法，設(shè)置加減計數(shù)器u1、鎖相環(huán)u2、第一只讀存儲器u3、第二只讀存儲器u4、乘法器u5和u6、加法器u7和u8、鋸齒波數(shù)字發(fā)生器u9、比較器u10和u11，以及電機驅(qū)動電路u12和u13，所述加減計數(shù)器u1連接至第一只讀存儲器u3，加減計數(shù)器u1用于根據(jù)輸入的方向信號direction和速度信號speed，在輸出的反饋信號speed_out基礎(chǔ)上，自加或者自減一個speed值，然后所得新的speed_out值作為地址addr輸出到第一只讀存儲器u3；所述鎖相環(huán)u2輸出的頻率信號p1分別連接至加減計數(shù)器u1、第一只讀存儲器u3、第二只讀存儲器u4，輸出的頻率信號p2連接至鋸齒波數(shù)字發(fā)生器u9；所述第一只讀存儲器u3的輸出端連接至乘法器u5的第一輸入端和乘法器u6的第一輸入端，第一只讀存儲器u3用于以字為單位進(jìn)行量化值存儲，以speed_out為地址讀取對應(yīng)的量化值，高八位是b相脈沖的余弦量化值，記為量化值b_data，并輸出到乘法器u6的第一輸入端，低八位是a相脈沖的正弦量化值，記為量化值a_data，并輸出到乘法器u5的第一輸入端；所述第二只讀存儲器u4的輸出端連接至乘法器u5的第二輸入端和乘法器u6的第二輸入端，第二只讀存儲器u4用于根據(jù)speed輸入的值為地址，按頻率信號p1選取對應(yīng)存儲單元中存放的比例系數(shù)然后輸出，記為比例系數(shù)ratio_para；所述乘法器u5的輸出端連接至加法器u7，所述乘法器u6的輸出端連接至加法器u8；所述加法器u7的輸出端連接至比較器u10的第一輸入端，所述加法器u8的輸出端連接至比較器u11的第一輸入端；設(shè)第一只讀存儲器輸出的量化值a_data與比例系數(shù)ratio_para在乘法器u5相乘之后得到一個16位數(shù)據(jù)a_p，第二只讀存儲器輸出的量化值b_data與比例系數(shù)ratio_para在乘法器u6相乘之后得到一個16位數(shù)據(jù)b_p，在a_p與壓縮參數(shù)ratio_add通過加法器u7相加后，取結(jié)果的高8位作為比較器u10的輸入cmp_a，輸出到比較器u10的第一輸入端，用于實現(xiàn)壓縮后波形的平移；在b_p與壓縮參數(shù)ratio_add通過加法器u8相加后，取結(jié)果的高8位作為比較器u11的輸入cmp_b，輸出到比較器u11的第一輸入端，用于實現(xiàn)壓縮后波形的平移；所述鋸齒波數(shù)字發(fā)生器u9的輸出端分別連接至比較器u10和u11的第二輸入端，所述比較器u10和u11的輸出端分別連接至電機驅(qū)動電路u12和u13；鋸齒波數(shù)字發(fā)生器u9用于產(chǎn)生鋸齒波數(shù)據(jù)cmp_c，在比較器u10中cmp_c與cmp_a比較，當(dāng)小于等于cmp_a時比較器輸出高電平‘1’，大于cmp_a時比較器輸出低電平‘0’，所得信號dira輸入電機驅(qū)動電路u12；在比較器u11中cmp_c與cmp_b比較，當(dāng)小于等于cmp_b時比較器輸出高電平‘1’，大于cmp_b時比較器輸出低電平‘0’，所得信號dirb輸入電機驅(qū)動電路u13。而且，所述加減計數(shù)器u1、鎖相環(huán)u2、第一只讀存儲器u3、第二只讀存儲器u4、乘法器u5和u6、加法器u7和u8、鋸齒波數(shù)字發(fā)生器u9、比較器u10和u11采用fpga實現(xiàn)，所述電機驅(qū)動電路u12和u13采用lmd18200電機驅(qū)動芯片實現(xiàn)。而且，所述電機驅(qū)動電路u12包括反相器u14、u15，lmd18200電機驅(qū)動芯片u16，以及比較器u17，所述電機驅(qū)動電路u13包括反相器u18、u19，lmd18200電機驅(qū)動芯片u20，以及比較器u21；反相器u14、u15的輸出分別連接到lmd18200電機驅(qū)動芯片u16，lmd18200電機驅(qū)動芯片u16的輸出連接到比較器u17的輸入，比較器u17的反饋輸出分別連接到反相器u14的輸出和反相器u15的輸入；反相器u18、u19的輸出分別連接到lmd18200電機驅(qū)動芯片u20，lmd18200電機驅(qū)動芯片u20的輸出連接到比較器u21的輸入，比較器u21的反饋輸出分別連接到反相器u18的輸出和反相器u19的輸入。而且，第二只讀存儲器u4的存儲單元中存放的比例系數(shù)可為常數(shù)0,1,2,…,255。而且，每個周期鋸齒波數(shù)據(jù)由256個點組成。而且，頻率信號p1為2khz。而且，頻率信號p2為256×num×p1，num為預(yù)設(shè)的pwm波數(shù)目。而且，頻率信號p1為2khz，頻率信號p2為10.24mhz。本發(fā)明提供一種新型步進(jìn)電機驅(qū)動系統(tǒng)，設(shè)置加減計數(shù)器u1、鎖相環(huán)u2、第一只讀存儲器u3、第二只讀存儲器u4、乘法器u5和u6、加法器u7和u8、鋸齒波數(shù)字發(fā)生器u9、比較器u10和u11，以及電機驅(qū)動電路u12和u13，所述加減計數(shù)器u1連接至第一只讀存儲器u3；所述鎖相環(huán)u2輸出的頻率信號p1分別連接至加減計數(shù)器u1、第一只讀存儲器u3、第二只讀存儲器u4，輸出的頻率信號p2連接至鋸齒波數(shù)字發(fā)生器u9；所述第一只讀存儲器u3的輸出端連接至乘法器u5的第一輸入端和乘法器u6的第一輸入端；所述第二只讀存儲器u4的輸出端連接至乘法器u5的第二輸入端和乘法器u6的第二輸入端；所述乘法器u5的輸出端連接至加法器u7，所述乘法器u6的輸出端連接至加法器u8；所述加法器u7的輸出端連接至比較器u10的第一輸入端，所述加法器u8的輸出端連接至比較器u11的第一輸入端；所述鋸齒波數(shù)字發(fā)生器u9的輸出端分別連接至比較器u10和u11的第二輸入端，所述比較器u10和u11的輸出端分別連接至電機驅(qū)動電路u12和u13。而且，所述加減計數(shù)器u1、鎖相環(huán)u2、第一只讀存儲器u3、第二只讀存儲器u4、乘法器u5和u6、加法器u7和u8、鋸齒波數(shù)字發(fā)生器u9、比較器u10和u11采用fpga實現(xiàn)，所述電機驅(qū)動電路u12和u13采用lmd18200電機驅(qū)動芯片實現(xiàn)。與現(xiàn)有技術(shù)相比，本發(fā)明的有益之處在于：1)通過給電機繞組提供正反向高頻脈沖電流來控制電機發(fā)熱，減少噪聲。2)通過可變細(xì)分法來減少低速抖動現(xiàn)象和改善高低速時的電機運行狀況。3)通過可變力矩的設(shè)計來保證電機低速和高速時的力矩要求。本發(fā)明設(shè)計新穎合理，結(jié)構(gòu)清晰，實施方便，且成本低，具有重要的市場價值。附圖說明圖1為本發(fā)明實施例新型步進(jìn)電機驅(qū)動方法的邏輯框圖。圖2為本發(fā)明實施例的lmd18200驅(qū)動電路硬件圖。具體實施方式下面將結(jié)合附圖和實施例，對本發(fā)明技術(shù)方案進(jìn)行詳細(xì)地描述。本發(fā)明結(jié)合fpga技術(shù)，提供了一種新型步進(jìn)電機驅(qū)動方法及系統(tǒng)。如圖1所示，本發(fā)明實施例提出設(shè)置加減計數(shù)器u1、鎖相環(huán)u2、第一只讀存儲器u3(記為rom1)、第二只讀存儲器u4(記為rom2)、乘法器u5和u6、加法器u7和u8、鋸齒波數(shù)字發(fā)生器u9、比較器u10和u11、以及電機驅(qū)動電路u12和u13。如圖1所述加減計數(shù)器u1連接至第一只讀存儲器u3，所述鎖相環(huán)u2連接至加減計數(shù)器u1、第一只讀存儲器u3、第二只讀存儲器u4和鋸齒波數(shù)字發(fā)生器u9，所述第一只讀存儲器u3連接至乘法器u5和u6，所述第二只讀存儲器u4連接至乘法器u5和u6，所述乘法器u5和u6分別連接至加法器u7和u8，所述加法器u7和u8分別連接至比較器u10和u11，所述鋸齒波數(shù)字發(fā)生器u9連接至比較器u10和u11，所述比較器u10和u11分別連接至電機驅(qū)動電路u12和u13。實施例中，所述加減計數(shù)器u1、鎖相環(huán)u2、第一只讀存儲器u3、第二只讀存儲器u4、乘法器u5和u6、加法器u7和u8、鋸齒波數(shù)字發(fā)生器u9、比較器u10和u11采用fpga實現(xiàn)，電機驅(qū)動電路u12和u13基于lmd18200芯片實現(xiàn)。具體連接方式為，所述加減計數(shù)器u1連接至第一只讀存儲器u3，加減計數(shù)器u1用于根據(jù)輸入的方向信號direction和速度信號speed，在輸出的反饋信號speed_out基礎(chǔ)上，自加或者自減一個speed值，然后輸出新的speed_out到第一只讀存儲器u3；所述鎖相環(huán)u2連接至加減計數(shù)器u1、第一只讀存儲器u3、第二只讀存儲器u4和鋸齒波發(fā)生器數(shù)字u9，所述第一只讀存儲器u3的輸出端連接至乘法器u5的第一輸入端和乘法器u6的第一輸入端，所述第二只讀存儲器u4的輸出端連接至乘法器u5的第二輸入端和乘法器u6的第二輸入端；所述乘法器u5的輸出端連接至加法器u7，所述乘法器u6的輸出端連接至加法器u8；所述加法器u7的輸出端連接至比較器u10的第一輸入端，所述加法器u8的輸出端連接至比較器u11的第一輸入端，所述鋸齒波數(shù)字發(fā)生器u9的輸出端分別連接至比較器u10和u11的第二輸入端，所述比較器u10和u11的輸出端分別連接至電機驅(qū)動電路u12和u13。需要說明的是，方向信號direction和速度信號speed是本新型步進(jìn)電機驅(qū)動電路邏輯的輸入信號，具體實施時可由外接的微處理器提供，當(dāng)前步進(jìn)電機控制實現(xiàn)一般都提供了微處理器便于用戶操作。其中，direction作為加減計數(shù)器u1的控制端，正轉(zhuǎn)(為1時)為加，反轉(zhuǎn)(為0時)為減；speed作為加減計數(shù)器u1的數(shù)據(jù)端，使計數(shù)器以speed的值進(jìn)行加減；加減計數(shù)器u1的輸出為speed_out作為反饋信號也是輸入之一，這樣可以保證計數(shù)器實現(xiàn)連續(xù)的加減運算。設(shè)反饋的speed_out為a，speed為b，加減計數(shù)器u1計算c＝a+b或a-b，加減計數(shù)器u1的功能總結(jié)為：speed_out初始化為0，每個時鐘到來時此模塊就在speed_out原值的基礎(chǔ)上自加或者自減一個speed值，然后輸出新的speed_out到第一只讀存儲器u3。新型步進(jìn)電機驅(qū)動邏輯的輸入晶振頻率為50mhz，經(jīng)鎖相環(huán)u2(pll模塊)處理后輸出的頻率有兩種，鎖相環(huán)u2輸出的頻率信號p1分別連接至加減計數(shù)器u1、第一只讀存儲器u3、第二只讀存儲器u4，輸出的頻率信號p2連接至鋸齒波數(shù)字發(fā)生器u9。實施例采用優(yōu)選方式，取p1＝2khz和p2＝10.24mhz供后續(xù)模塊使用，其中2khz分入加減計數(shù)器u1、第一只讀存儲器u3和第二只讀存儲器u4中；而10.24mhz則分入鋸齒波數(shù)字發(fā)生器u9。加減計數(shù)器u1的輸出speed_out作為地址addr輸入第一只讀存儲器u3中，第一只讀存儲器中存放的是正弦和余弦的量化值，量化值是以字為單位進(jìn)行存儲的，高八位是b相脈沖的余弦量化值，記為量化值b_data，低八位是a相脈沖的正弦量化值，記為量化值a_data，分別用于處理后輸出至b、a兩相驅(qū)動電路，參見表1。具體實現(xiàn)方式為，以speed_out為地址讀取對應(yīng)的量化值，高八位是b相脈沖的余弦量化值，記為量化值b_data，并輸出到乘法器u6的第一輸入端，低八位是a相脈沖的正弦量化值，記為量化值a_data，并輸出到乘法器u5的第一輸入端。第一只讀存儲器u3以speed_out為地址來讀取對應(yīng)的量化值。當(dāng)speed的值較小時，第一只讀存儲器的地址輸入speed_out變化也較小，在一個正弦周期內(nèi)第一只讀存儲器輸出的點數(shù)就多；反之，第一只讀存儲器輸出的點數(shù)相對就少。例如，speed＝1時輸出的點數(shù)更多，speed＝10時輸出的點數(shù)較少。采用這種結(jié)構(gòu)，可以根據(jù)電機運行速度調(diào)整speed的取值，使得系統(tǒng)在低速階段盡可能采用多的步數(shù)運行，電機運行平穩(wěn)高速后就減少其步數(shù)，實現(xiàn)了根據(jù)速度的可變細(xì)分。表1第一只讀存儲器正弦波量化值數(shù)據(jù)表與第一只讀存儲器u3對應(yīng)的是第二只讀存儲器u4。第二只讀存儲器中存放的比例系數(shù)是用來實現(xiàn)控制電流輸出和改變扭矩而設(shè)定的，有256個常數(shù)，取值為0,1,2,…,255，代表0～1之間的一個小數(shù)0、1/256、2/256…，稱為比例系數(shù)，具體值可根據(jù)電機運行情況而定。第二只讀存儲器根據(jù)speed輸入的值為地址，每2khz選取對應(yīng)存儲單元中存放的比例系數(shù)，然后輸出，該輸出記為比例系數(shù)ratio_para。表2第二只讀存儲器數(shù)據(jù)表addr+0+1+2+3+4+5+6+700026282a2c2e303283436383a3c3e4042164446484a4c4e5052………………………248d2d2d2d2d2d2d2d2第一只讀存儲器輸出的量化值a_data與量化值b_data分別與比例系數(shù)ratio_para在乘法器u5、u6中相乘之后均得到一個16位數(shù)據(jù)，在與壓縮參數(shù)ratio_add通過加法器u7和u8相加后取其結(jié)果的高8位作為比較器u10和u11的輸入cmp_a、cmp_b，以實現(xiàn)壓縮后波形的平移。壓縮參數(shù)ratio_add＝128×(256-ratio_para)，具體實施時可由外接的微處理器提供，其主要目的就是改變正弦波幅值之后，使得正弦波零點永遠(yuǎn)都在128的位置，以便跟后續(xù)鋸齒波比較，實現(xiàn)根據(jù)速度的可變力矩以及速度為0時鋸齒波比較器輸出占空比為50％的正反向電流。設(shè)第一只讀存儲器輸出的量化值a_data與比例系數(shù)ratio_para在乘法器u5相乘之后得到一個16位數(shù)據(jù)a_p，第二只讀存儲器輸出的量化值b_data與比例系數(shù)ratio_para在乘法器u6相乘之后得到一個16位數(shù)據(jù)b_p，在a_p與壓縮參數(shù)ratio_add通過加法器u7相加后，取結(jié)果的高8位作為比較器u10的輸入cmp_a，輸出到比較器u10的第一輸入端，用于實現(xiàn)壓縮后波形的平移；在b_p與壓縮參數(shù)ratio_add通過加法器u8相加后，取結(jié)果的高8位作為比較器u11的輸入cmp_b，輸出到比較器u11的第一輸入端，用于實現(xiàn)壓縮后波形的平移。鋸齒波數(shù)字發(fā)生器u9產(chǎn)生鋸齒波數(shù)據(jù)cmp_c，每個周期鋸齒波數(shù)據(jù)也由256個點組成，取值為0-255。此數(shù)據(jù)與壓縮、平移后的輸出值cmp_a(cmp_b)比較，當(dāng)小于等于cmp_a(cmp_b)時，比較器輸出高電平‘1’；大于量化值時，輸出低電平‘0’。因此，根據(jù)cmp_a值的大小可以得到不同占空比的pwm波。在實施例設(shè)計中，針對每一個cmp_a(cmp_b)數(shù)據(jù)比較輸出20個相同的pwm波，每個pwm波的周期為1/2028秒，因此，鋸齒波發(fā)生器的輸入計數(shù)頻率須為256×20×2k＝10.24mhz。達(dá)到了給電機繞組提供正反向高頻脈沖電流來控制電機發(fā)熱、減少噪聲的目的。具體實施時，本領(lǐng)域技術(shù)人員可以自行設(shè)置頻率信號p1為256×num×p1，num為預(yù)設(shè)的pwm波數(shù)目。在比較器u10中cmp_c與cmp_a比較，當(dāng)小于等于cmp_a時比較器輸出高電平‘1’，大于cmp_a時比較器輸出低電平‘0’，所得信號dira輸入電機驅(qū)動電路u12；在比較器u11中cmp_c與cmp_b比較，當(dāng)小于等于cmp_b時比較器輸出高電平‘1’，大于cmp_b時比較器輸出低電平‘0’，所得信號dirb輸入電機驅(qū)動電路u13。如圖2為lmd18200驅(qū)動電路硬件圖，是圖1中的lmd18200電機驅(qū)動電路u12和u13部分的具體實現(xiàn)電路。如圖2所述，主要組件包括，反相器u14、u18、u15和u19，采用sn74ls14d實現(xiàn)；lmd18200電機驅(qū)動芯片u16和u20，比較器u17和u21。具體地，所述電機驅(qū)動電路u12包括反相器u14、u15，lmd18200電機驅(qū)動芯片u16，以及比較器u17，所述電機驅(qū)動電路u13包括反相器u18、u19，lmd18200電機驅(qū)動芯片u20，以及比較器u21。反相器u14、u15的輸出分別連接到lmd18200電機驅(qū)動芯片u16，lmd18200電機驅(qū)動芯片u16的輸出連接到比較器u17的輸入，比較器u17的反饋輸出分別連接到反相器u14的輸出和反相器u15的輸入；反相器u18、u19的輸出分別連接到lmd18200電機驅(qū)動芯片u20，lmd18200電機驅(qū)動芯片u20的輸出連接到比較器u21的輸入，比較器u21的反饋輸出分別連接到反相器u18的輸出和反相器u19的輸入。lmd18200一般用于驅(qū)動直流電機，內(nèi)部只有一個h橋。因此，兩相步進(jìn)電機需要兩片lmd18200驅(qū)動。本設(shè)計采用雙極性驅(qū)動方式。根據(jù)圖1中所產(chǎn)生的dira和dirb控制信號來控制步進(jìn)電機的轉(zhuǎn)速、方向以及電流大小。新型步進(jìn)電機驅(qū)動方法的邏輯框圖輸出信號dira和dirb連接lmd18200的方向控制端dir，即圖2所示lmd18200電機驅(qū)動芯片u16和u20的3號引腳；lmd18200的pwm端(5號引腳)通過外接的微處理器mcu控制en端使之保持常通、電流最大(正常工作時)。也可以控制en端使之電流為零，進(jìn)入失電狀態(tài)。調(diào)整方向控制端dir(3號引腳)輸入的占空比可以控制步進(jìn)電機的動態(tài)電流，從而達(dá)到對電機轉(zhuǎn)動方向、轉(zhuǎn)速以及輸出轉(zhuǎn)矩的控制。lmd18200通過24v電源供電，每片lmd18200芯片只能驅(qū)動步進(jìn)電機的一相繞組。為便于實施參考，提供lmd18200芯片各引腳使用說明如下：1號引腳bs1、11號引腳bs2引腳是芯片的引導(dǎo)端，與外接電容形成充電泵電路，實現(xiàn)連續(xù)充放電；2號引腳out1、10號引腳out2引腳是芯片的輸出端，連接步進(jìn)電機的電樞mb-、mb+、ma-、ma+；3號引腳是dir方向信號的輸入，主要連接新型步進(jìn)電機驅(qū)動方法的邏輯輸出dira(dirb)；芯片的4號引腳剎車輸入端beake和5號引腳pwm輸入端由同一個外接的使能信號en控制，用來控制電機的運行和停止；9號引腳therm是芯片熱輸出標(biāo)志mt，當(dāng)芯片過熱時該信號有效并反饋至外接的微處理器mcu，當(dāng)mcu檢測到芯片過熱信號mt有效后，可以通過使能信號en控制beake和pwm使其停止工作。另一方面，8號引腳sen是芯片電流輸出感應(yīng)端，sen電流檢測輸出端接1個對地電阻r1或r4，用于產(chǎn)生過流檢測信號，該檢測信號經(jīng)過lm339比較器與參考電壓vin(由r2和r3的分壓得到，具體實施時用戶可通過可調(diào)電阻自行設(shè)定參考電壓)比較；當(dāng)小于vin時，電路按照控制流程控制電機；當(dāng)大于vin時自動控制beake信號和pwm信號使電機停止工作，起到了電機過流自動保護(hù)的作用。在本實施方式中，主要是通過輸入的方向信號direction和速度信號speed來輸出lmd18200芯片驅(qū)動電機所需的方向控制信號。其特征在于：1)加減計數(shù)器u1具有反饋功能，從而根據(jù)speed_out變化的快慢控制第一只讀存儲器u3中讀取值數(shù)目的多少，實現(xiàn)可變細(xì)分法，可以達(dá)到低速平穩(wěn)。改善了高低速時的電機運行狀況；2)第一只讀存儲器的輸出的高八位與低八位分別與ratio_para在乘法器u5、u6中相乘以實現(xiàn)幅值的壓縮。實現(xiàn)了根據(jù)速度的可變力矩。3)經(jīng)鎖相環(huán)u2所產(chǎn)生的10.24mhz時鐘供鋸齒波數(shù)字發(fā)生器u9使用，給電機繞組提供正反向高頻脈沖電流，控制電機發(fā)熱、減少噪聲。本發(fā)明的保護(hù)范圍包括但不限于以上實施方式，本發(fā)明的保護(hù)范圍以權(quán)利要求書為準(zhǔn)，任何對本技術(shù)做出的本領(lǐng)域的技術(shù)人員容易想到的替換、變形、改進(jìn)均落入本發(fā)明的保護(hù)范圍。當(dāng)前第1頁12