本發(fā)明總體涉及電機(jī),并且更具體地講,涉及三相電機(jī)。
背景技術(shù):
多相電機(jī)用于多種應(yīng)用,包括磁盤驅(qū)動(dòng)器、數(shù)字視頻光盤播放器、掃描儀、打印機(jī)、繪圖儀、汽車和航空業(yè)中所用的致動(dòng)器,等等。通常,多相電機(jī)包括產(chǎn)生旋轉(zhuǎn)磁場的靜止部分或定子以及通過旋轉(zhuǎn)磁場于其中產(chǎn)生扭矩的非靜止部分或轉(zhuǎn)子。扭矩使轉(zhuǎn)子旋轉(zhuǎn),這繼而又使連接到轉(zhuǎn)子的軸旋轉(zhuǎn)。電機(jī)由電機(jī)驅(qū)動(dòng)電路驅(qū)動(dòng)。
電機(jī)驅(qū)動(dòng)電路被設(shè)計(jì)來滿足所需的電機(jī)性能參數(shù),這些參數(shù)可包括噪聲級別規(guī)格、啟動(dòng)規(guī)格、最大轉(zhuǎn)速規(guī)格等。噪聲規(guī)格可被設(shè)定為在電機(jī)啟動(dòng)期間,或在電機(jī)旋轉(zhuǎn)期間,或在電機(jī)停機(jī)期間,提供電流的持續(xù)性。啟動(dòng)或動(dòng)力規(guī)格可被設(shè)定為使得電機(jī)可靠啟動(dòng)。轉(zhuǎn)速規(guī)格可被設(shè)定為確保有足夠的扭矩驅(qū)動(dòng)來適應(yīng)大量不同的電機(jī)。例如,服務(wù)器的所需轉(zhuǎn)速高于個(gè)人計(jì)算機(jī)的所需轉(zhuǎn)速。通常認(rèn)為的是,較之于單相電機(jī),三相電機(jī)能夠更好地實(shí)現(xiàn)所需的規(guī)格;然而,三相電機(jī)的成本比單相電機(jī)更高。此外,三相電機(jī)從電機(jī)啟動(dòng)到電機(jī)停機(jī)或中斷都提供具有正弦特征的電流,并且這些電機(jī)允許準(zhǔn)確確定電機(jī)位置和轉(zhuǎn)速。三相電機(jī)通常包括三個(gè)霍爾傳感器,這是這些電機(jī)制造起來更昂貴的原因之一?;魻杺鞲衅骺杀环Q為霍爾元件。2002年3月19日授予Hsien-Lin Chiu等人的美國專利No.6,359,406公開了三相電機(jī),并且具體地講公開了一種具有兩個(gè)霍爾傳感器或兩個(gè)霍爾元件的三相電機(jī)。這項(xiàng)技術(shù)的缺點(diǎn)在于,它使用的是特殊偏置電路,這種特殊偏置電路使其設(shè)計(jì)復(fù)雜化并且增加了成本。降低三相電機(jī)成本的一項(xiàng)技術(shù)是將電機(jī)驅(qū)動(dòng)電路制造為無傳感器電機(jī)驅(qū)動(dòng)電路,即,不具有傳感器的電機(jī)。2002年11月19日授予Shinichi Miyazaki等人的美國專利No.6,483,279公開了一種不具有傳感器的三相電機(jī)。無傳感器電機(jī)驅(qū)動(dòng)配置的缺點(diǎn)在于,如果線圈的感應(yīng)電壓較小,它們可能無法啟動(dòng)。
因此,將有利的是,擁有一種用于驅(qū)動(dòng)電機(jī)的不過于復(fù)雜且能夠處理小感應(yīng)線圈電壓的多相電機(jī)驅(qū)動(dòng)電路和方法。期望的是,所述多相驅(qū)動(dòng)電路和方法以成本效益好和時(shí)間效益好的方式來實(shí)施。
技術(shù)實(shí)現(xiàn)要素:
根據(jù)本發(fā)明的一個(gè)方面,提供了一種偏置電路,所述偏置電路包括:第一信號生成器,所述第一信號生成器具有輸入和輸出;第二信號生成器,所述第二信號生成器被配置為生成控制信號,所述第二信號生成器具有第一輸入端子、第二輸入端子和輸出端子,所述第二信號生成器的所述第一輸入端子連接到所述第一信號生成器的所述輸出;以及偏置生成器,所述偏置生成器具有輸入端子和輸出端子,所述偏置生成器的所述輸入端子連接到所述第二信號生成器的所述輸出端子。
根據(jù)本發(fā)明的另一個(gè)方面,提供了一種電機(jī)驅(qū)動(dòng)器,所述電機(jī)驅(qū)動(dòng)器包括具有轉(zhuǎn)子、定子和至少一個(gè)霍爾傳感器的電機(jī),所述至少一個(gè)霍爾傳感器被配置為被間歇地偏置。
附圖說明
通過閱讀結(jié)合附圖進(jìn)行的以下詳細(xì)描述將更好地理解本發(fā)明,在所述附圖中,相同的參考標(biāo)號指示相同的元件,并且其中:
圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的由驅(qū)動(dòng)電路驅(qū)動(dòng)的電機(jī)的圖示;
圖2為進(jìn)一步示出了圖1的驅(qū)動(dòng)電路的框圖;
圖3為根據(jù)本發(fā)明另一個(gè)實(shí)施例的偏置電路的框圖;
圖4為根據(jù)本發(fā)明另一個(gè)實(shí)施例的圖3的偏置電路的框圖;
圖5為根據(jù)本發(fā)明的一個(gè)實(shí)施例的控制電路的電路示意圖;
圖6為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)程序的流程圖;
圖7為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的時(shí)間圖;
圖8為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的另一時(shí)間圖;并且
圖9為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的另一時(shí)間圖;
圖10為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的另一時(shí)間圖;
圖11為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的另一時(shí)間圖;
圖12為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的另一時(shí)間圖;以及
圖13為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間歇調(diào)節(jié)占空的另一時(shí)間圖。
為了圖示的簡單清楚,圖中的元件不一定按比例,并且不同圖中的相同參考標(biāo)號指示相同元件。此外,為了描述的簡便性,省略了公知步驟和元件的描述和細(xì)節(jié)。如本文所用,載流電極意指裝置的載送通過裝置的電流的元件,諸如MOS晶體管的源極或漏極或者雙極型晶體管的發(fā)射極或集電極或者二極管的陰極或陽極,而控制電極意指裝置的控制通過裝置的電流的元件,諸如MOS晶體管的柵極或者雙極型晶體管的基極。盡管裝置在本文中被描述為某些n溝道或p溝道裝置或者某些n型或p型摻雜區(qū),但本領(lǐng)域的技術(shù)人員將理解,根據(jù)本發(fā)明實(shí)施例的互補(bǔ)裝置也是可以的。本領(lǐng)域的技術(shù)人員將理解,如本文所用的詞“期間”、“在…同時(shí)”和“當(dāng)…時(shí)”不是意指在引發(fā)動(dòng)作后即刻發(fā)生動(dòng)作的確切詞語,而是意指在初始動(dòng)作所引發(fā)的反應(yīng)與初始動(dòng)作之間可能存在一些小但合理的延遲,諸如傳播延遲。詞“大概”、“約”或“基本上”的使用意指元件的值具有預(yù)期非常接近陳述的值或位置的參數(shù)。然而,如本領(lǐng)域所熟知,始終存在妨礙值或位置確切地為陳述值或位置的微小偏差。本領(lǐng)域公認(rèn)的是,最多至約百分之十(10%)(并且對于半導(dǎo)體摻雜濃度,最多至百分之二十(20%))的偏差被認(rèn)為是與準(zhǔn)確描述的理想目標(biāo)相差的合理偏差。
應(yīng)注意的是,邏輯0電壓電平(VL)也被稱為邏輯低電壓或邏輯低電壓電平,并且邏輯0電壓的電壓電平取決于電源電壓和邏輯系列的類型。例如,在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯系列中,邏輯0電壓可能是電源電壓電平的百分之三十。在五伏晶體管-晶體管邏輯(TTL)系統(tǒng)中,邏輯0電壓電平可為約0.8伏,而對五伏CMOS系統(tǒng)來說,邏輯0電壓電平可為約1.5伏。邏輯1電壓電平(VH)也被稱為邏輯高電壓電平、邏輯高電壓或邏輯1電壓,并且與邏輯0電壓電平一樣,邏輯高電壓電平也可取決于電源和邏輯系列的類型。例如,在CMOS系統(tǒng)中,邏輯1電壓可能是電源電壓電平的百分之七十。在五伏TTL系統(tǒng)中,邏輯1電壓可為約2.4伏,而對五伏CMOS系統(tǒng)來說,邏輯1電壓可為約3.5伏。
具體實(shí)施方式
圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的三相電機(jī)10的圖示,該三相電機(jī)由驅(qū)動(dòng)電路12響應(yīng)于來自霍爾傳感器14的一個(gè)或多個(gè)信號而驅(qū)動(dòng)。驅(qū)動(dòng)電路12可被稱為驅(qū)動(dòng)器,并且霍爾傳感器14可被稱為霍爾元件。三相電機(jī)10包括定子16和轉(zhuǎn)子18,該轉(zhuǎn)子具有用第一磁極磁化的部分20以及用第二磁極磁化的部分22。舉例來說,部分20為北極,部分22為南極。線圈24連接到定子16的一部分或安裝在該部分上,線圈26連接到定子16的另一部分或安裝在該另一部分上,并且線圈28連接到定子16的再一部分或安裝在該再一部分上。驅(qū)動(dòng)電路12經(jīng)由電氣互連件29連接到霍爾傳感器14,經(jīng)由電氣互連件30連接到線圈24,經(jīng)由電氣互連件32連接到線圈26,并且通過電氣互連件34連接到線圈28。線圈24可被稱為U相繞組,線圈26可被稱為W相繞組,并且線圈28可被稱為V相繞組。電氣互連件30、32和34可以是電線、導(dǎo)電跡線等。
圖2為進(jìn)一步示出了驅(qū)動(dòng)電路12的框圖50。應(yīng)注意的是,框圖50包括驅(qū)動(dòng)電路12、三相電機(jī)10和霍爾傳感器14的圖示。驅(qū)動(dòng)電路12包括FG信號掩蔽電路52、旋轉(zhuǎn)狀態(tài)生成電路54、脈沖寬度調(diào)制(“PWM”)檢測電路56、霍爾偏置電路57、定時(shí)器58、狀態(tài)控制器60、占空控制控制器62、輸出占空生成電路64、驅(qū)動(dòng)控制信號生成電路66和輸出驅(qū)動(dòng)級68。更具體地講,F(xiàn)G信號掩蔽電路52可由FG信號邊緣檢測器70、計(jì)數(shù)器72和FG信號判定電路74組成。FG信號邊緣檢測器70具有用作驅(qū)動(dòng)電路12的輸入76的輸入、連接到計(jì)數(shù)器72的輸入的輸出以及連接到FG信號判定電路74的輸入的輸出。FG信號判定電路74的輸出78用作FG信號掩蔽電路52的輸出。FG信號掩蔽電路52可被稱為顫振消減電路或顫振消減特征結(jié)構(gòu)。
旋轉(zhuǎn)狀態(tài)生成電路54具有輸入80和82、輸入/輸出84,并且可被稱為FG生成電路。FG信號掩蔽電路52的輸出78連接到FG生成電路54的輸入80。輸入/輸出84可被稱為輸入/輸出節(jié)點(diǎn)、I/O節(jié)點(diǎn)、輸入/輸出端子、I/O端子等。旋轉(zhuǎn)狀態(tài)生成電路54可由連接到倍頻器電路88的控制電路86組成。應(yīng)注意的是,輸入80和輸入84連接到倍頻器控制電路86,而輸入/輸出84連接到倍頻器電路88。PWM檢測電路56具有連接到狀態(tài)控制器60的輸入以及連接到占空控制控制器62的輸入的輸出,并且被配置為確定轉(zhuǎn)子18的速度。應(yīng)注意的是,如果占空范圍較小,則轉(zhuǎn)子的速度小于占空范圍較大時(shí)的轉(zhuǎn)子速度。
定時(shí)器58具有連接到旋轉(zhuǎn)狀態(tài)生成電路54的輸入82并且連接到狀態(tài)控制器60的輸入92的輸出,并且可包括定時(shí)器計(jì)數(shù)器90。此外,狀態(tài)控制器60具有連接到旋轉(zhuǎn)狀態(tài)生成電路54的輸入/輸出84的輸入/輸出94、連接到FG信號掩蔽電路52的輸出78的輸入98、以及連接到占空控制控制器62的輸入/輸出100的輸入/輸出96。舉例來說,占空控制控制器62由被配置為確定占空度改變量的計(jì)算裝置102、求和器104和PWM轉(zhuǎn)換器106組成。計(jì)算裝置102具有用作輸入/輸出100的輸入以及連接到求和器104的輸入的輸出。此外,求和器104具有連接到PWM輸出轉(zhuǎn)換器106的輸入以及連接到求和器104的另一輸入的輸出。PWM輸出轉(zhuǎn)換器106的輸出108用作占空控制控制器62的輸出。狀態(tài)控制器60被配置用于確定FG信號和PWM信號的狀態(tài)或狀況,并且占空控制控制器62被配置為控制輸出正弦波,這有助于使電機(jī)更安靜。
輸出占空生成電路64具有連接到狀態(tài)控制器60的輸出99的輸入110、連接到輸出占空生成電路62的輸出108的輸入112、以及連接到驅(qū)動(dòng)控制信號生成電路66的對應(yīng)輸入的多個(gè)輸出114、116和118,所述信號生成電路66具有連接到輸出驅(qū)動(dòng)級68的對應(yīng)輸入的多個(gè)輸出120、122和124。根據(jù)一個(gè)實(shí)施例,驅(qū)動(dòng)級68包括:驅(qū)動(dòng)器裝置126、128和130,所述驅(qū)動(dòng)器裝置具有用作輸出驅(qū)動(dòng)級68的輸入126A、128A和130A的輸入;一對晶體管66A,所述晶體管具有連接到U相繞組24的端子;一對晶體管66B,所述晶體管具有連接到W相繞組26的端子;以及一對晶體管66C,所述晶體管具有連接到V相繞組28的端子。晶體管對66A由晶體管66A1和66A2組成,其中每個(gè)晶體管具有控制電極和一對載流電極。晶體管66A1和66A2的控制電極被連接以用于接收來自驅(qū)動(dòng)器裝置126的控制信號,晶體管66A1的一個(gè)載流電極被連接以用于接收電位源VDD,并且晶體管66A1的另一個(gè)載流電極連接到晶體管66A2的一個(gè)載流電極。晶體管66A2的另一個(gè)載流端子被連接以用于接收電位源VSS,如接地電位。晶體管66A1和66A2的共同連接的載流電極連接到U相繞組24。
晶體管對66B由晶體管66B1和66B2組成,其中每個(gè)晶體管具有控制電極和一對載流電極。晶體管66B1和66B2的控制電極被連接以用于接收來自驅(qū)動(dòng)器裝置128的控制信號,晶體管66B1的一個(gè)載流電極被連接以用于接收電位源VDD,并且晶體管66B1的另一個(gè)載流電極連接到晶體管66B2的一個(gè)載流電極。晶體管66B2的另一個(gè)載流端子被連接以用于接收工作電位源VSS,如接地電位。晶體管66B1和66B2的共同連接的載流電極連接到U相繞組26。
晶體管對66C由晶體管66C1和66C2組成,其中每個(gè)晶體管具有控制電極和一對載流電極。晶體管66C1和66C2的控制電極被連接以用于接收來自驅(qū)動(dòng)器裝置130的控制信號,晶體管66C1的一個(gè)載流電極被連接以用于接收電位源VDD,而晶體管66C1的另一個(gè)載流電極連接到晶體管66C2的一個(gè)載流電極。晶體管66C2的另一個(gè)載流端子被連接以用于接收工作電位源VSS,如接地電位。晶體管66C1和66C2的共同連接的載流電極連接到U相繞組28。
比較器136具有分別連接到霍爾傳感器14的端子14A和14B的輸入136A和136B,以及連接到霍爾偏置電路57的輸入57A并且連接到旋轉(zhuǎn)狀態(tài)生成電路54的輸入76的輸出136C。比較器136可被稱為霍爾比較器并且在輸出136C處生成輸出信號VCOMP。
應(yīng)注意的是,根據(jù)可供選擇的實(shí)施例,F(xiàn)G信號掩蔽電路52在驅(qū)動(dòng)電路12中不存在,并且比較器136的輸出136C共同連接到旋轉(zhuǎn)狀態(tài)生成電路54的輸入76以及狀態(tài)控制器60的輸入98。
圖3為根據(jù)本發(fā)明的一個(gè)實(shí)施例的霍爾偏置電路57的框圖。圖3中示出了FG信號生成器150、霍爾掩蔽信號生成器152以及霍爾偏置生成器154。FG信號生成器150具有用作霍爾偏置電路57的輸入57A的輸入以及連接到霍爾掩蔽信號生成器152的輸入152A的輸出150B?;魻柶蒙善?54具有連接到霍爾掩蔽信號生成器152的輸出152C的輸入154A、連接到狀態(tài)控制器60的輸入154B、以及用作霍爾偏置電路57的輸出57B的輸出。任選地,霍爾掩蔽信號生成器152具有輸入152B。
圖4為連接到狀態(tài)控制器(如狀態(tài)控制器60)的霍爾偏置電路57的框圖。圖4中示出了FG信號生成器150、霍爾掩蔽信號生成器152以及霍爾偏置生成器154。更具體地講,F(xiàn)G信號生成器150包括FG生成器160,該FG生成器具有用作霍爾偏置電路57的輸入57B的輸入以及連接到FG計(jì)數(shù)器162的輸入162A的輸出160B。FG信號生成器150還包括乘法計(jì)數(shù)器(multiplied counter)164,該乘法計(jì)數(shù)器具有連接到FG計(jì)數(shù)器162的輸出162B的輸入164A。乘法計(jì)數(shù)器164的輸出用作FG信號生成器150的輸出150B。FG計(jì)數(shù)器162對從霍爾傳感器打開或激活的時(shí)間到霍爾傳感器關(guān)閉或閑置(inactive)的時(shí)間在比較器136的輸出136C處生成的脈沖的數(shù)量進(jìn)行計(jì)數(shù)。乘法計(jì)數(shù)器164除以來自FG計(jì)數(shù)器162的計(jì)數(shù)值。任選地,F(xiàn)G生成器160的輸入連接到霍爾掩蔽信號生成器152的輸入152B。
圖5為根據(jù)本發(fā)明的一個(gè)實(shí)施例的霍爾偏置生成器154的電路示意圖。圖4中示出了連接到晶體管174和開關(guān)176的放大器172。放大器172具有反相輸入(inverting input)、非反相輸入以及輸出,其中非反相輸入用作霍爾偏置生成器154的輸入154A。晶體管174具有連接到放大器172的輸出的柵極、被連接以用于接收工作電位源VCC的漏極、以及連接到放大器172的反相輸入并且連接到開關(guān)176的導(dǎo)電端子176A的漏極。開關(guān)176的導(dǎo)電端子連接到或者作為另外一種選擇用作霍爾偏置生成器154的輸出57B。開關(guān)176具有連接到或者作為另外一種選擇用作霍爾偏置生成器154的輸入154B的控制端子。
圖6為根據(jù)本發(fā)明的一個(gè)實(shí)施例的調(diào)節(jié)霍爾傳感器14的偏置電壓的流程圖180。在工作時(shí),發(fā)起間歇比調(diào)節(jié)程序,如橢圓182所示。在開始步驟中,監(jiān)測或確定轉(zhuǎn)子18的旋轉(zhuǎn)速率。響應(yīng)于轉(zhuǎn)子18具有基本上恒定的轉(zhuǎn)速,即轉(zhuǎn)子18的轉(zhuǎn)速不加速或減速,霍爾偏置生成器154生成具有低占空比的霍爾偏置信號。響應(yīng)于轉(zhuǎn)子18的轉(zhuǎn)速增大或減小,霍爾偏置生成器154生成具有高占空比的霍爾偏置信號。應(yīng)注意的是,可根據(jù)電機(jī)特性來確定高占空比和低占空比。例如,高占空比可為50%或更多。在電機(jī)工作穩(wěn)定或基本上恒定并且速度變化小的應(yīng)用中,高占空比可為40%或更多。
圖7為根據(jù)本發(fā)明實(shí)施例的示出了間歇占空調(diào)節(jié)程序的應(yīng)用的時(shí)間圖200。圖7示出了由折線206標(biāo)示的比較器輸出電壓VCOMP、由折線202標(biāo)示的霍爾偏置電壓VHB、以及由信號折線204標(biāo)示的霍爾偏置電壓VHB的占空比。響應(yīng)于軟啟動(dòng)程序,圖2所示的比較器136生成比較器輸出信號VCOMP。響應(yīng)于比較器輸出信號VCOMP,霍爾偏置生成器154在圖4所示的輸出57B處生成霍爾偏置電壓VHB。從時(shí)間t0到時(shí)間t1,霍爾偏置信號VHB的占空比增大到占空比D2。
從時(shí)間t1到時(shí)間t2,轉(zhuǎn)子18處于穩(wěn)態(tài)旋轉(zhuǎn)下,并且霍爾偏置生成器154生成間歇地打開和關(guān)閉的霍爾偏置電壓VHB,即,該霍爾偏置電壓在邏輯高電壓電平與邏輯低電壓電平之間切換。因此,霍爾偏置電壓VHB具有占空D2。將驅(qū)動(dòng)電路12配置為生成間歇地打開和關(guān)閉的霍爾偏置信號VHB減小了驅(qū)動(dòng)電路12的功率消耗。
在時(shí)間t2,霍爾偏置生成器154在端子57B處生成霍爾偏置電壓VHB,該霍爾偏置電壓處于邏輯高電壓狀態(tài)VH,從而導(dǎo)致霍爾傳感器14打開。在該期間,霍爾偏置電壓VHB的占空減小,在時(shí)間t3達(dá)到占空比D1。在時(shí)間t3,霍爾偏置生成器154生成間歇地打開和關(guān)閉的霍爾偏置電壓VHB,即,該霍爾偏置電壓在邏輯高電壓電平與邏輯低電壓電平之間切換。將驅(qū)動(dòng)電路12配置為生成間歇地打開和關(guān)閉的霍爾偏置信號VHB減小了驅(qū)動(dòng)電路12的功率消耗。
現(xiàn)在參見圖8,其示出了根據(jù)本發(fā)明實(shí)施例的示出了間歇占空調(diào)節(jié)程序的應(yīng)用的時(shí)間圖220。時(shí)間圖220示出了由折線230標(biāo)示的比較器輸出VCOMP、由折線228標(biāo)示的FG輸出VFG、由折線226標(biāo)示的FG計(jì)數(shù)值、由折線224標(biāo)示的已調(diào)節(jié)計(jì)數(shù)值、以及由折線232標(biāo)示的具有40%占空比的霍爾偏置電壓VHB40。更具體地講,時(shí)間圖220是在(例如)時(shí)間t1與t2之間的時(shí)間的一部分期間時(shí)間圖200的一部分的擴(kuò)展視圖。在時(shí)間圖220的時(shí)間s0,比較器電壓VCOMP和FG電壓VFG處于邏輯低電壓電平下。在時(shí)間s0與時(shí)間s2之間,折線226的計(jì)數(shù)值,以及因此折線228的已調(diào)節(jié)計(jì)數(shù)值,逐漸增大。FG生成器160被配置為使FG電壓電平VFG在時(shí)間s1從邏輯低電壓電平過渡到邏輯高電壓電平。應(yīng)注意的是,F(xiàn)G生成器160被配置為使FG電壓VFG在時(shí)間s0與s2之間的時(shí)間周期或時(shí)間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平,并且FG生成器160可被配置為使FG電壓VFG在時(shí)間s2增大到邏輯高電壓電平。
在時(shí)間s2,比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平,從而使霍爾偏置電壓VHB40過渡到邏輯高電壓電平。根據(jù)一個(gè)實(shí)施例,F(xiàn)G信號生成器150被配置為生成如折線232所示的具有40%占空的霍爾偏置電壓VHB。應(yīng)注意的是,已將參考標(biāo)號40附加到了霍爾偏置電壓VHB以指示霍爾偏置電壓VHB40具有40%的占空。
在時(shí)間s3,比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平,從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平,使計(jì)數(shù)器162重置并從零開始計(jì)數(shù),并且使已調(diào)節(jié)計(jì)數(shù)值重置并從零開始計(jì)數(shù)。由于FG信號生成器150被配置為生成具有40%占空的霍爾偏置電壓VBH40,因此粗略估計(jì)在霍爾偏置電壓VHB40處于實(shí)現(xiàn)40%占空的邏輯高電壓電平下的時(shí)間中一半的時(shí)間發(fā)生在從時(shí)間s2到時(shí)間s3,并且確定霍爾偏置電壓VHB40處于邏輯高電壓電平下的時(shí)間的其余部分時(shí)間發(fā)生在從時(shí)間s3到時(shí)間s4。因此,霍爾偏置電壓VHB40在時(shí)間s4從邏輯高電壓電平過渡到邏輯低電壓電平。
在時(shí)間圖220的時(shí)間s4,比較器電壓VCOMP和FG電壓VFG處于邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時(shí)間s5從邏輯低電壓電平過渡到邏輯高電壓電平。應(yīng)注意的是,在時(shí)間s3與s7之間,折線226的計(jì)數(shù)值以及折線228的已調(diào)節(jié)計(jì)數(shù)值逐漸增大,并且FG生成器160被配置為使FG電壓VFG在時(shí)間s3與s7之間的時(shí)間周期或時(shí)間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應(yīng)注意的是,F(xiàn)G生成器160可被配置為使FG電壓VFG在時(shí)間s6增大到邏輯高電壓電平。
在時(shí)間s6,比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平,從而使霍爾偏置電壓VHB40過渡到邏輯高電壓電平。根據(jù)一個(gè)實(shí)施例,F(xiàn)G信號生成器150被配置為生成如折線222所示的具有40%占空的霍爾偏置電壓VHB。
在時(shí)間s7,比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平,從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平,使計(jì)數(shù)器162重置并從零開始計(jì)數(shù),并且使已調(diào)節(jié)計(jì)數(shù)值重置并從零開始計(jì)數(shù)。由于FG信號生成器150被配置為生成具有40%占空的霍爾偏置電壓VBH40,因此粗略估計(jì)在霍爾偏置電壓VHB40處于實(shí)現(xiàn)40%占空的邏輯高電壓電平下的時(shí)間中一半的時(shí)間發(fā)生在從時(shí)間s6到時(shí)間s7,并且確定霍爾偏置電壓VHB40處于邏輯高電壓電平下的時(shí)間的其余部分時(shí)間發(fā)生在從時(shí)間s4到時(shí)間s8。因此,霍爾偏置電壓VHB40在時(shí)間s8從邏輯高電壓電平過渡到邏輯低電壓電平。
在時(shí)間圖220的時(shí)間s8,比較器電壓VCOMP和FG電壓VFG處于邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時(shí)間s9從邏輯低電壓電平過渡到邏輯高電壓電平。應(yīng)注意的是,在時(shí)間s7與s10之間,折線226的計(jì)數(shù)值以及折線228的已調(diào)節(jié)計(jì)數(shù)值逐漸增大,并且FG生成器160被配置為使FG電壓VFG在時(shí)間s7與s11之間的時(shí)間周期或時(shí)間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應(yīng)注意的是,F(xiàn)G生成器160可被配置為使FG電壓VFG在時(shí)間s11增大到邏輯高電壓電平。
在時(shí)間s14,比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平,從而使霍爾偏置電壓VHB40過渡到邏輯高電壓電平。根據(jù)一個(gè)實(shí)施例,F(xiàn)G信號生成器150被配置為生成如折線232所示的具有40%占空的霍爾偏置電壓VHB。
應(yīng)注意的是,在時(shí)間s0與s2之間、時(shí)間s4與s6之間以及時(shí)間s8與s10之間的標(biāo)有X的時(shí)間示出了時(shí)間間隔,在所述時(shí)間間隔內(nèi),霍爾比較器136的輸出不穩(wěn)定,其中端子136C處的輸出電壓在值上改變但不影響電路工作,因?yàn)榛魻栄诒涡盘柹善?52掩蔽比較器輸出信號VCOMP以防改變霍爾偏置電壓VHB40。
現(xiàn)在參見圖9,其示出了根據(jù)本發(fā)明實(shí)施例的示出了間歇占空調(diào)節(jié)程序的應(yīng)用的時(shí)間圖240。時(shí)間圖240示出了由折線230標(biāo)示的比較器輸出VCOMP、由折線228標(biāo)示的FG輸出VFG、由折線226標(biāo)示的FG計(jì)數(shù)值、由折線224標(biāo)示的已調(diào)節(jié)計(jì)數(shù)值、以及由折線242標(biāo)示的具有20%占空比的霍爾偏置電壓VHB20。更具體地講,時(shí)間圖240是在(例如)時(shí)間t1與t2之間的時(shí)間的一部分期間時(shí)間圖200的一部分的擴(kuò)展視圖。在時(shí)間圖240的時(shí)間s0,比較器電壓VCOMP和FG電壓VFG處于邏輯低電壓電平下。在時(shí)間s0與時(shí)間s3之間,折線226的計(jì)數(shù)值,以及因此折線228的已調(diào)節(jié)計(jì)數(shù)值,逐漸增大。FG生成器160被配置為使FG電壓電平VFG在時(shí)間s2從邏輯低電壓電平過渡到邏輯高電壓電平。應(yīng)注意的是,F(xiàn)G生成器160被配置為使FG電壓VFG在時(shí)間s0與s4之間的時(shí)間周期或時(shí)間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平,并且FG生成器160可被配置為使FG電壓VFG在時(shí)間s4增大到邏輯高電壓電平。
在時(shí)間s3,比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平,從而使霍爾偏置電壓VHB20在時(shí)間s4過渡到邏輯高電壓電平。根據(jù)一個(gè)實(shí)施例,F(xiàn)G信號生成器150被配置為生成如折線242所示的具有20%占空的霍爾偏置電壓VHB。應(yīng)注意的是,已將參考標(biāo)號20附加到了霍爾偏置電壓VHB以指示霍爾偏置電壓VHB20具有20%的占空。
在時(shí)間s5,比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平,從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平,使計(jì)數(shù)器162重置并從零開始計(jì)數(shù),并且使已調(diào)節(jié)計(jì)數(shù)值重置并從零開始計(jì)數(shù)。由于FG信號生成器150被配置為生成具有20%占空的霍爾偏置電壓VBH20,因此粗略估計(jì)在霍爾偏置電壓VHB20處于實(shí)現(xiàn)20%占空的邏輯高電壓電平下的時(shí)間中一半的時(shí)間發(fā)生在從時(shí)間s4到時(shí)間s5,并且確定霍爾偏置電壓VHB20處于邏輯高電壓電平下的時(shí)間的其余部分時(shí)間發(fā)生在從時(shí)間s5到時(shí)間s6。因此,霍爾偏置電壓VHB20在時(shí)間s6從邏輯高電壓電平過渡到邏輯低電壓電平。
在時(shí)間圖220的時(shí)間s7,比較器電壓VCOMP和FG電壓VFG處于邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時(shí)間s8從邏輯低電壓電平過渡到邏輯高電壓電平。應(yīng)注意的是,在時(shí)間s7與s10之間,折線226的計(jì)數(shù)值以及折線228的已調(diào)節(jié)計(jì)數(shù)值逐漸增大,并且FG生成器160被配置為使FG電壓VFG在時(shí)間s7與s10之間的時(shí)間周期或時(shí)間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應(yīng)注意的是,F(xiàn)G生成器160可被配置為使FG電壓VFG在時(shí)間s8增大到邏輯高電壓電平。
在時(shí)間s11,比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平,從而使霍爾偏置電壓VHB20過渡到邏輯高電壓電平。根據(jù)一個(gè)實(shí)施例,F(xiàn)G信號生成器150被配置為生成如折線242所示的具有20%占空的霍爾偏置電壓VHB。
在時(shí)間s11,比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平,從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平,使計(jì)數(shù)器162重置并從零開始計(jì)數(shù),并且使已調(diào)節(jié)計(jì)數(shù)值重置并從零開始計(jì)數(shù)。由于FG信號生成器150被配置為生成具有20%占空的霍爾偏置電壓VBH20,因此粗略估計(jì)在霍爾偏置電壓VHB20處于實(shí)現(xiàn)20%占空的邏輯高電壓電平下的時(shí)間中一半的時(shí)間發(fā)生在從時(shí)間s10到時(shí)間s11,并且確定霍爾偏置電壓VHB20處于邏輯高電壓電平下的時(shí)間的其余部分時(shí)間發(fā)生在從時(shí)間s11到時(shí)間s12。因此,霍爾偏置電壓VHB20在時(shí)間s12從邏輯高電壓電平過渡到邏輯低電壓電平。
在時(shí)間圖220的時(shí)間s13,比較器電壓VCOMP和FG電壓VFG處于邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時(shí)間s14從邏輯低電壓電平過渡到邏輯高電壓電平。應(yīng)注意的是,在時(shí)間s13與s15之間,折線226的計(jì)數(shù)值以及折線228的已調(diào)節(jié)計(jì)數(shù)值逐漸增大,并且FG生成器160被配置為使FG電壓VFG在時(shí)間s13與s15之間的時(shí)間周期或時(shí)間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應(yīng)注意的是,F(xiàn)G生成器160可被配置為使FG電壓VFG在時(shí)間s16增大到邏輯高電壓電平。
在時(shí)間s17,比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平。
應(yīng)注意的是,在時(shí)間s1與s3之間、時(shí)間s7與s9之間以及時(shí)間s13與s15之間的標(biāo)有X的時(shí)間示出了時(shí)間間隔,在所述時(shí)間間隔內(nèi),霍爾比較器136的輸出不穩(wěn)定,其中端子136C處的輸出電壓在值上改變但不影響電路工作,因?yàn)榛魻栄诒涡盘柹善?52掩蔽比較器輸出信號VCOMP以防改變霍爾偏置電壓VHB20。
根據(jù)參照圖8示出和描述的實(shí)施例,在霍爾偏置電壓電平HB40從邏輯高電壓電平減小到邏輯低電壓電平之前存在延遲。這個(gè)延遲被指示為時(shí)間s4與s3之間的差或時(shí)間s8與s7之間的差。然而,但這不是對本發(fā)明的限制。例如,霍爾偏置電壓電平VHB40可響應(yīng)于FG電壓信號的下降沿,例如在如參照圖10的信號折線222A所示的時(shí)間s3或s7,從邏輯高電壓電平改變成邏輯低電壓電平。類似地,參見圖9,在霍爾偏置電壓電平VHB20從邏輯高電壓電平減小到邏輯低電壓電平之前存在延遲。這個(gè)延遲被指示為時(shí)間s6與s5之間的差或時(shí)間s12與s11之間的差。然而,但這不是對本發(fā)明的限制。例如,霍爾偏置電壓電平VHB20可響應(yīng)于FG電壓信號的下降沿,例如在如參照圖11的信號折線242A所示的時(shí)間s5或s12,從邏輯高電壓電平改變成邏輯低電壓電平。
根據(jù)參照圖8示出和描述的實(shí)施例,每個(gè)比較信號VCOMP具有相同的脈沖寬度。然而,但這不是對本發(fā)明的限制。例如,圖12示出了一個(gè)實(shí)施例,在該實(shí)施例中,比較信號VCOMP的脈沖寬度始于時(shí)間s2并且延長到時(shí)間s3(如圖8所示),但始于時(shí)間s6的脈沖VCOMP的脈沖寬度可具有與始于時(shí)間s2的脈沖的寬度不同(例如,更長)的脈沖寬度。根據(jù)這個(gè)實(shí)施例,霍爾偏置電壓VHB40包括在時(shí)間s6過渡到邏輯高電壓電平的脈沖(類似于圖8中的對應(yīng)脈沖),但這個(gè)脈沖的脈沖寬度被延長使得該霍爾偏置電壓在時(shí)間s9從邏輯高電壓電平過渡到邏輯低電壓電平。應(yīng)注意的是,F(xiàn)G電壓VFG的脈沖寬度被延長使得該FG電壓在時(shí)間s9從邏輯高電壓電平過渡到邏輯低電壓電平并且計(jì)數(shù)器繼續(xù)計(jì)數(shù)直到s9之后再重置為零計(jì)數(shù)。應(yīng)當(dāng)理解,F(xiàn)G計(jì)數(shù)器檢測比較器136的輸出具有相同極性(即,邏輯高電壓電平或邏輯低電壓電平)的期間。在信號VCOMP的延長時(shí)間期間,F(xiàn)G計(jì)數(shù)器被鎖定而不檢測來自比較器136的輸出信號的極性。
根據(jù)參照圖9示出和描述的實(shí)施例,每個(gè)比較信號VCOMP具有相同的脈沖寬度。然而,但這不是對本發(fā)明的限制。例如,圖13示出了一個(gè)實(shí)施例,在該實(shí)施例中,比較信號VCOMP的脈沖寬度始于時(shí)間s4并且延長到時(shí)間s3(如圖9所示),但始于時(shí)間s10的脈沖VCOMP的脈沖寬度可具有與始于時(shí)間s4的脈沖的寬度不同(例如,更長)的脈沖寬度。根據(jù)這個(gè)實(shí)施例,霍爾偏置電壓VHB20包括在時(shí)間s10過渡到邏輯高電壓電平的脈沖(類似于圖9中的對應(yīng)脈沖),但這個(gè)脈沖的脈沖寬度被延長使得該霍爾偏置電壓在時(shí)間s11從邏輯高電壓電平過渡到邏輯低電壓電平。應(yīng)注意的是,F(xiàn)G電壓VFG的脈沖寬度被延長使得該FG電壓在時(shí)間s1從邏輯高電壓電平過渡到邏輯低電壓電平并且計(jì)數(shù)器繼續(xù)計(jì)數(shù)直到s11之后再重置為零計(jì)數(shù)。如上文所討論,F(xiàn)G計(jì)數(shù)器檢測比較器136的輸出具有相同極性(即,邏輯高電壓電平或邏輯低電壓電平)的期間。在信號VCOMP的延長時(shí)間期間,F(xiàn)G計(jì)數(shù)器被鎖定而不檢測來自比較器136的輸出信號的極性。
根據(jù)本發(fā)明的一個(gè)方面,提供了一種用于驅(qū)動(dòng)電機(jī)的方法,該方法包括提供具有轉(zhuǎn)子、定子和至少一個(gè)霍爾傳感器的電機(jī)以及間歇地偏置所述至少一個(gè)霍爾傳感器。
根據(jù)本發(fā)明的另一個(gè)方面,間歇地偏置所述至少一個(gè)霍爾傳感器包括:生成第一信號;響應(yīng)于第一信號生成計(jì)數(shù)值;響應(yīng)于第一信號和第二信號生成掩蔽信號;以及使用掩蔽信號生成用于所述至少一個(gè)霍爾傳感器的偏置信號。
根據(jù)本發(fā)明的另一個(gè)方面,生成第一信號包括生成FG信號,并且其中第二信號源自于狀態(tài)控制器。
根據(jù)本發(fā)明的另一個(gè)方面,生成計(jì)數(shù)值包括生成初始計(jì)數(shù)信號以及調(diào)節(jié)初始計(jì)數(shù)信號以生成計(jì)數(shù)值。
根據(jù)本發(fā)明的另一個(gè)方面,間歇地偏置所述至少一個(gè)霍爾傳感器包括在電機(jī)的穩(wěn)態(tài)旋轉(zhuǎn)期間間歇地偏置所述至少一個(gè)霍爾傳感器。
根據(jù)本發(fā)明的另一個(gè)方面,所述至少一個(gè)霍爾傳感器被偏置第一時(shí)間段,在所述至少一個(gè)霍爾傳感器被偏置時(shí)的比較信號的占空被改變,并且霍爾傳感器在改變占空之后被間歇地偏置。
根據(jù)本發(fā)明的另一個(gè)方面,改變比較信號的占空包括減小比較信號的占空。
根據(jù)本發(fā)明的另一個(gè)方面,一種用于驅(qū)動(dòng)電機(jī)的方法包括將霍爾傳感器的第一輸出處的第一信號與霍爾傳感器的第二輸出處的第二信號進(jìn)行比較以生成比較信號;響應(yīng)于比較信號生成指示信號,其中指示信號具有第一邊緣和第二邊緣;以及響應(yīng)于指示信號生成霍爾傳感器的偏置信號,所述霍爾傳感器的所述偏置信號具有第一邊緣和第二邊緣。
根據(jù)本發(fā)明的另一個(gè)方面,生成霍爾傳感器的偏置信號包括響應(yīng)于指示信號的第二邊緣生成用于該霍爾傳感器的偏置信號。
根據(jù)本發(fā)明的另一個(gè)方面,生成霍爾傳感器的偏置信號包括生成霍爾偏置信號以使該霍爾偏置信號的第一邊緣出現(xiàn)在指示信號的第二邊緣之前并且使該霍爾偏置信號的第二邊緣出現(xiàn)在指示信號的第二邊緣之后。
根據(jù)本發(fā)明的另一個(gè)方面,生成霍爾傳感器的偏置信號包括生成霍爾偏置信號以使該霍爾偏置信號的第一邊緣出現(xiàn)在與指示信號的第二邊緣基本上相同的時(shí)間。
根據(jù)本發(fā)明的另一個(gè)方面,生成用于霍爾傳感器的偏置信號包括生成霍爾偏置信號以使該霍爾偏置信號的第二邊緣出現(xiàn)在與指示信號的第二邊緣基本上相同的時(shí)間。
盡管本文已公開了具體實(shí)施例,但并不意在本發(fā)明受限于所公開的實(shí)施例。本領(lǐng)域的技術(shù)人員將認(rèn)識到,可在不脫離本發(fā)明的精神的情況下做出修改和變型。本發(fā)明意在涵蓋落在隨附權(quán)利要求書范圍內(nèi)的所有此類修改和變型。