本實用新型涉及電機技術(shù)領(lǐng)域，尤其涉及一種電機驅(qū)動器電路板以及電機驅(qū)動器。

背景技術(shù)：

目前，現(xiàn)有的電機驅(qū)動器可以實現(xiàn)一路直流無刷電機驅(qū)動功能，允許母線電壓范圍為18V～40V，支持采集三相霍爾傳感器信號，長×寬×高分別為80×28×10mm。核心采用一片單片機接收控制器輸入的DIR信號和PWM信號，驅(qū)動器部分采用前置驅(qū)動芯片和6片分立的MOSFET場效應(yīng)管組成，允許最大持續(xù)電流5A，峰值輸出電流8A。該驅(qū)動器產(chǎn)品雖然在國內(nèi)同尺寸規(guī)格下，屬于功率較大的型號，但是對于某些軍工特種領(lǐng)域，例如在航空、航天、兵器及工業(yè)自動化領(lǐng)域，以及對于小型化和高功率有特殊要求的領(lǐng)域仍不滿足需要。

技術(shù)實現(xiàn)要素：

本實用新型提供了一種電機驅(qū)動器電路板，能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同應(yīng)用場合。

本實用新型提供了一種電機驅(qū)動器電路板，包括：電源電路、處理器電路和驅(qū)動器電路；其中：

所述電源電路包括第一電源芯片和第二電源芯片，所述處理器電路包括FPGA處理器，所述驅(qū)動器電路包括兩個或兩個以上的驅(qū)動芯片；

所述第一電源芯片與所述FPGA處理器相連，為所述FPGA處理器提供工作電源；

所述第二電源芯片分別與所述兩個或兩個以上的驅(qū)動芯片相連，為所述驅(qū)動芯片提供工作電源；

所述FPGA處理器分別與所述兩個或兩個以上的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動所述驅(qū)動芯片。

優(yōu)選地，所述電路板還包括：與所述FPGA處理器相連，將輸入信號進行隔離后輸入至所述FPGA處理器的光電耦合器。

優(yōu)選地，所述驅(qū)動芯片為DRV8332。

優(yōu)選地，所述第一電源芯片和第二電源芯片均為LT8631。

優(yōu)選地，所述第一電源芯片的輸出電壓為3.3V，所述第二電源芯片的輸出電壓為12V。

一種電機驅(qū)動器，包括：電機驅(qū)動器電路板、蓋板和底板；其中：

所述電機驅(qū)動器電路板固定在所述底板上；

所述蓋板固定在所述底板上，所述電機驅(qū)動器電路板封裝在所述蓋板和底板形成的空間內(nèi)。

優(yōu)選地，所述電機驅(qū)動器電路板包括：電源電路、處理器電路和驅(qū)動器電路；其中：

所述電源電路包括第一電源芯片和第二電源芯片，所述處理器包括FPGA處理器，所述驅(qū)動器電路包括兩個或兩個以上的驅(qū)動芯片；

所述第一電源芯片與所述FPGA處理器相連，為所述FPGA處理器提供工作電源；

所述第二電源芯片分別與所述兩個或兩個以上的驅(qū)動芯片相連，為所述驅(qū)動芯片提供工作電源；

所述FPGA處理器分別與所述兩個或兩個以上的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動所述驅(qū)動芯片。

優(yōu)選地，所述電機驅(qū)動器電路板還包括：與所述FPGA處理器相連，將輸入信號進行隔離后輸入至所述FPGA處理器的光電耦合器。

優(yōu)選地，所述驅(qū)動芯片為DRV8332。

優(yōu)選地，所述第一電源芯片和第二電源芯片均為LT8631。

由上述方案可知，本實用新型提供的一種電機驅(qū)動器電路板，包括電源電路、處理器電路和驅(qū)動器電路；其中：電源電路包括第一電源芯片和第二電源芯片，處理器包括FPGA處理器，驅(qū)動器電路包括兩個或兩個以上的驅(qū)動芯片；第一電源芯片與所述FPGA處理器相連，為FPGA處理器提供工作電源；第二電源芯片分別與兩個或兩個以上的驅(qū)動芯片相連，為驅(qū)動芯片提供工作電源；FPGA處理器分別與兩個或兩個以上的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動所述驅(qū)動芯片。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個或兩個以上的驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

附圖說明

為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實用新型公開的一種電機驅(qū)動器電路板實施例1的結(jié)構(gòu)示意圖；

圖2為本實用新型公開的一種電機驅(qū)動器電路板實施例2的結(jié)構(gòu)示意圖；

圖3為本實用新型公開的一種電機驅(qū)動器電路板實施例3的結(jié)構(gòu)示意圖；

圖4為本實用新型公開的一種電機驅(qū)動器實施例1的結(jié)構(gòu)示意圖；

圖5為本實用新型公開的一種電機驅(qū)動器中其中一種電機驅(qū)動器電路板的結(jié)構(gòu)示意圖；

圖6為本實用新型公開的一種電機驅(qū)動器中另一種電機驅(qū)動器電路板的結(jié)構(gòu)示意圖；

圖7為本實用新型公開的一種電機驅(qū)動器中另一種電機驅(qū)動器電路板的結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

如圖1所示，為本實用新型公開的一種電機驅(qū)動器電路板實施例1的結(jié)構(gòu)示意圖，該電機驅(qū)動器電路板包括：電源電路11、處理器電路12和驅(qū)動器電路13；其中：

電源電路11包括第一電源芯片111和第二電源芯片112，處理器電路12包括FPGA處理器121，驅(qū)動器電路13包括兩個或兩個以上的驅(qū)動芯片，如圖1所示的第一驅(qū)動芯片131、第二驅(qū)動芯片132、第N驅(qū)動芯片133；

第一電源芯片111與FPGA處理器121相連，為FPGA處理器121提供工作電源；

第二電源芯片112分別與驅(qū)動電路13中的驅(qū)動芯片相連，為驅(qū)動芯片提供工作電源；

FPGA處理器121分別與驅(qū)動電路13中的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動驅(qū)動芯片。

在上述實施例中，電機驅(qū)動器電路板的工作原理為：通過電源電路11中的第一電源芯片111和第二電源芯片112分別給FPGA處理器121和驅(qū)動器電路13中的驅(qū)動芯片提供工作電源，F(xiàn)PGA處理器121接收來自上位機輸出的PWM脈寬信號和DIR方向信號，PWM脈寬信號控制電機的轉(zhuǎn)速，DIR方向信號控制電機的轉(zhuǎn)向，F(xiàn)PGA處理器121對接收的信號進行算法處理后，輸出控制信號驅(qū)動驅(qū)動器電路13中的驅(qū)動芯片工作。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個或兩個以上的驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

如圖2所示，為本實用新型公開的一種電機驅(qū)動器電路板實施例2的結(jié)構(gòu)示意圖，該電機驅(qū)動器電路板包括：電源電路21、處理器電路22、驅(qū)動器電路23和光電耦合器24；其中：

電源電路21包括第一電源芯片211和第二電源芯片212，處理器電路22包括FPGA處理器221，驅(qū)動器電路23包括兩個或兩個以上的驅(qū)動芯片，如圖2所示的第一驅(qū)動芯片231、第二驅(qū)動芯片232、第N驅(qū)動芯片233；

第一電源芯片211與FPGA處理器221相連，為FPGA處理器221提供工作電源；

第二電源芯片212分別與驅(qū)動器電路23中的驅(qū)動芯片相連，為驅(qū)動芯片提供工作電源；

光電耦合器24與FPGA處理器221相連，將輸入信號進行隔離后輸入至所述FPGA處理器221；

FPGA處理器221分別與驅(qū)動器電路23中的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動驅(qū)動芯片。

在上述實施例中，電機驅(qū)動器電路板的工作原理為：通過電源電路21中的第一電源芯片211和第二電源芯片212分別給FPGA處理器221和驅(qū)動器電路23中的驅(qū)動芯片提供工作電源，光電耦合器24將來自上位機輸出的PWM脈寬信號和DIR方向信號進行隔離后，輸入至FPGA處理器221，其中，PWM脈寬信號控制電機的轉(zhuǎn)速，DIR方向信號控制電機的轉(zhuǎn)向，F(xiàn)PGA處理器221對接收的信號進行算法處理后，輸出控制信號驅(qū)動驅(qū)動器電路23中的驅(qū)動芯片工作。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個或兩個以上的驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

如圖3所示，為本實用新型實施例3公開的能夠支持兩路電機驅(qū)動的電機驅(qū)動器電路板的結(jié)構(gòu)示意圖，該電機驅(qū)動器電路板包括：電源電路31、處理器電路32、驅(qū)動器電路33和光電耦合器34；其中：

電源電路31包括第一電源芯片311和第二電源芯片312，處理器電路32包括FPGA處理器321，驅(qū)動器電路33包括第一驅(qū)動芯片331和第二驅(qū)動芯片332；

第一電源芯片311與FPGA處理器321相連，為FPGA處理器321提供工作電源；

第二電源芯片312分別與第一驅(qū)動芯片331和第二驅(qū)動芯片332相連，為驅(qū)動芯片提供工作電源；

光電耦合器34與FPGA處理器321相連，將輸入信號進行隔離后輸入至所述FPGA處理器321；

FPGA處理器321分別與第一驅(qū)動芯片331和第二驅(qū)動芯片332相連，基于輸出的控制信號控制驅(qū)動第一驅(qū)動芯片331和第二驅(qū)動芯片332。

在上述實施例中，電機驅(qū)動器電路板的工作原理為：通過電源電路31中的第一電源芯片311和第二電源芯片312分別給FPGA處理器321和驅(qū)動器電路33中的第一驅(qū)動芯片331和第二驅(qū)動芯片332提供工作電源，光電耦合器34將來自上位機輸出的PWM脈寬信號和DIR方向信號進行隔離后，輸入至FPGA處理器321，其中，PWM脈寬信號控制電機的轉(zhuǎn)速，DIR方向信號控制電機的轉(zhuǎn)向，F(xiàn)PGA處理器321對接收的信號進行算法處理后，輸出控制信號驅(qū)動驅(qū)動器電路33中的第一驅(qū)動芯片331和第二驅(qū)動芯片332工作。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

具體的，在上述實施例中，采用一片F(xiàn)PGA處理器，由于該電路板要求同時支持兩路電機驅(qū)動，所以對處理器的計算速度要求很高。處理器需要在1ms內(nèi)完成一次速度環(huán)計算并在50us內(nèi)完成一次電流環(huán)計算，工作主頻100MHz以上，外形尺寸不超過11×11mm，高度低于2mm，無需額外散熱處理。普通的單片機或者DSP無法滿足要求；而高性能DSP處理器，雖然其計算性能滿足要求，但是外形尺寸、電源需求等指標往往無法滿足。所以最佳的解決方案是采用高性能、小尺寸、單一電源供電的FPGA處理器。

驅(qū)動芯片選用集成電機驅(qū)動芯片，支持直流無刷電機和永磁同步電機。要求該芯片可承受母線電壓不低于50V，允許可持續(xù)驅(qū)動電流大于7A，峰值驅(qū)動電流達10A，PWM頻率不低于100kHz。芯片內(nèi)置過流保護，欠壓保護和過溫保護。芯片外形尺寸長寬高不超過為16×16×3.6mm。本例可選用三相直流電機驅(qū)動芯片DRV8332，片內(nèi)可持續(xù)驅(qū)動電流8A，峰值驅(qū)動電流達13A，PWM頻率最高可達500kHz，芯片內(nèi)置過流保護，欠壓保護和過溫保護等各項指標均滿足要求。由于本實施例需要支持驅(qū)動兩路電機，因此電路板上布置兩片驅(qū)動芯片。

由于板上空間極其有限，故電源部分需選用高集成度芯片，電壓輸入范圍10V～60V，輸出電壓范圍3.3V～15V，輸出電流不小于1A，尺寸不超過7×7mm，外圍電路較少。本例選用LT8631電源芯片解決方案，性能滿足上述指標要求，外圍電路極簡單，適合用于空間緊湊的電路設(shè)計。本例中需要輸出2種電源，分別為3.3V和12V，故板上具備2套電源電路。其中3.3V給FPGA處理器供電，12V給驅(qū)動芯片供電。

如圖4所示，為本實用新型公開的一種電機驅(qū)動器實施例1的結(jié)構(gòu)示意圖，該電機驅(qū)動器包括：電機驅(qū)動器電路板41、蓋板42和底板43；其中：

電機驅(qū)動器電路板41固定在底板43上；

蓋板42固定在底板43上，電機驅(qū)動器電路板41封裝在蓋板42和底板43形成的空間內(nèi)。

本電機驅(qū)動器的結(jié)構(gòu)部分由蓋板42和底板43兩部分組成，底板43和蓋板42之間安裝電機驅(qū)動器電路板41，電機驅(qū)動器電路板41可通過壓緊螺釘固定，完成電路板安裝后，可通過緊固螺釘將電機驅(qū)動器電路板41固定在底板43上，蓋板42可通過緊固螺釘固定在底板43上。

具體的，上述實施例中的電機驅(qū)動器電路板其中一種結(jié)構(gòu)示意圖如圖5所示，該電機驅(qū)動器電路板包括：電源電路51、處理器電路52和驅(qū)動器電路53；其中：

電源電路51包括第一電源芯片511和第二電源芯片512，處理器電路52包括FPGA處理器521，驅(qū)動器電路53包括兩個或兩個以上的驅(qū)動芯片，如圖5所示的第一驅(qū)動芯片531、第二驅(qū)動芯片532、第N驅(qū)動芯片533；

第一電源芯片511與FPGA處理器521相連，為FPGA處理器521提供工作電源；

第二電源芯片512分別與驅(qū)動器電路53中的驅(qū)動芯片相連，為驅(qū)動芯片提供工作電源；

FPGA處理器521分別與驅(qū)動器電路53中的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動驅(qū)動芯片。

電機驅(qū)動器電路板的工作原理為：通過電源電路51中的第一電源芯片511和第二電源芯片512分別給FPGA處理器521和驅(qū)動器電路53中的驅(qū)動芯片提供工作電源，F(xiàn)PGA處理器521接收來自上位機輸出的PWM脈寬信號和DIR方向信號，PWM脈寬信號控制電機的轉(zhuǎn)速，DIR方向信號控制電機的轉(zhuǎn)向，F(xiàn)PGA處理器521對接收的信號進行算法處理后，輸出控制信號驅(qū)動驅(qū)動器電路53中的驅(qū)動芯片工作。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個或兩個以上的驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

具體的，上述實施例中的電機驅(qū)動器電路板另一種結(jié)構(gòu)示意圖如圖6所示，該電機驅(qū)動器電路板包括：電源電路61、處理器電路62、驅(qū)動器電路63和光電耦合器64；其中：

電源電路61包括第一電源芯片611和第二電源芯片612，處理器電路62包括FPGA處理器621，驅(qū)動器電路63包括兩個或兩個以上的驅(qū)動芯片，如圖6所示的第一驅(qū)動芯片631、第二驅(qū)動芯片632、第N驅(qū)動芯片633；

第一電源芯片611與FPGA處理器621相連，為FPGA處理器621提供工作電源；

第二電源芯片612分別與驅(qū)動器電路63中的驅(qū)動芯片相連，為驅(qū)動芯片提供工作電源；

光電耦合器64與FPGA處理器621相連，將輸入信號進行隔離后輸入至所述FPGA處理器621；

FPGA處理器621分別與驅(qū)動器電路63中的驅(qū)動芯片相連，基于輸出的控制信號控制驅(qū)動驅(qū)動芯片。

電機驅(qū)動器電路板的工作原理為：通過電源電路61中的第一電源芯片611和第二電源芯片612分別給FPGA處理器621和驅(qū)動器電路63中的驅(qū)動芯片提供工作電源，光電耦合器64將來自上位機輸出的PWM脈寬信號和DIR方向信號進行隔離后，輸入至FPGA處理器621，其中，PWM脈寬信號控制電機的轉(zhuǎn)速，DIR方向信號控制電機的轉(zhuǎn)向，F(xiàn)PGA處理器621對接收的信號進行算法處理后，輸出控制信號驅(qū)動驅(qū)動器電路63中的驅(qū)動芯片工作。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個或兩個以上的驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

如圖7所示，為本實用新型實施例公開的能夠支持兩路電機驅(qū)動的電機驅(qū)動器電路板的結(jié)構(gòu)示意圖，該電機驅(qū)動器電路板包括：電源電路71、處理器電路72、驅(qū)動器電路73和光電耦合器74；其中：

電源電路71包括第一電源芯片711和第二電源芯片712，處理器電路72包括FPGA處理器721，驅(qū)動電路73包括第一驅(qū)動芯片731和第二驅(qū)動芯片732；

第一電源芯片711與FPGA處理器721相連，為FPGA處理器721提供工作電源；

第二電源芯片712分別與第一驅(qū)動芯片731和第二驅(qū)動芯片732相連，為驅(qū)動芯片提供工作電源；

光電耦合器74與FPGA處理器721相連，將輸入信號進行隔離后輸入至所述FPGA處理器721；

FPGA處理器721分別與第一驅(qū)動芯片731和第二驅(qū)動芯片732相連，基于輸出的控制信號控制驅(qū)動第一驅(qū)動芯片731和第二驅(qū)動芯片732。

在上述實施例中，電機驅(qū)動器電路板的工作原理為：通過電源電路71中的第一電源芯片711和第二電源芯片712分別給FPGA處理器721和驅(qū)動器電路73中的第一驅(qū)動芯片731和第二驅(qū)動芯片732提供工作電源，光電耦合器74將來自上位機輸出的PWM脈寬信號和DIR方向信號進行隔離后，輸入至FPGA處理器721，其中，PWM脈寬信號控制電機的轉(zhuǎn)速，DIR方向信號控制電機的轉(zhuǎn)向，F(xiàn)PGA處理器721對接收的信號進行算法處理后，輸出控制信號驅(qū)動驅(qū)動器電路73中的第一驅(qū)動芯片731和第二驅(qū)動芯片732工作。電路板通過采用高性能、小尺寸、單一電源供電的FPGA處理器，利用并行處理能力解決了實時性問題，同時采用兩個驅(qū)動芯片，整體上實現(xiàn)了能夠同時驅(qū)動多路電機實現(xiàn)穩(wěn)速控制，具備寬供電電壓輸入，大電流輸出，能夠適應(yīng)不同的應(yīng)用場合。

具體的，在上述實施例中，采用一片F(xiàn)PGA處理器，由于該電路板要求同時支持兩路電機驅(qū)動，所以對處理器的計算速度要求很高。處理器需要在1ms內(nèi)完成一次速度環(huán)計算并在50us內(nèi)完成一次電流環(huán)計算，工作主頻100MHz以上，外形尺寸不超過11×11mm，高度低于2mm，無需額外散熱處理。普通的單片機或者DSP無法滿足要求；而高性能DSP處理器，雖然其計算性能滿足要求，但是外形尺寸、電源需求等指標往往無法滿足。所以最佳的解決方案是采用高性能、小尺寸、單一電源供電的FPGA處理器。

驅(qū)動芯片選用集成電機驅(qū)動芯片，支持直流無刷電機和永磁同步電機。要求該芯片可承受母線電壓不低于50V，允許可持續(xù)驅(qū)動電流大于7A，峰值驅(qū)動電流達10A，PWM頻率不低于100kHz。芯片內(nèi)置過流保護，欠壓保護和過溫保護。芯片外形尺寸長寬高不超過為16×16×3.6mm。本例可選用三相直流電機驅(qū)動芯片DRV8332，片內(nèi)可持續(xù)驅(qū)動電流8A，峰值驅(qū)動電流達13A，PWM頻率最高可達500kHz，芯片內(nèi)置過流保護，欠壓保護和過溫保護等各項指標均滿足要求。由于本實施例需要支持驅(qū)動兩路電機，因此電路板上布置兩片驅(qū)動芯片。

由于板上空間極其有限，故電源部分需選用高集成度芯片，電壓輸入范圍10V～60V，輸出電壓范圍3.3V～15V，輸出電流不小于1A，尺寸不超過為7×7mm，外圍電路較少。本例選用LT8631電源芯片解決方案，性能滿足上述指標要求，外圍電路極簡單，適合用于空間緊湊的電路設(shè)計。本例中需要輸出2種電源，分別為3.3V和12V，故板上具備2套電源電路。其中3.3V給FPGA處理器供電，12V給驅(qū)動芯片供電。

本實施例方法所述的功能如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算設(shè)備可讀取存儲介質(zhì)中?；谶@樣的理解，本實用新型實施例對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算設(shè)備(可以是個人計算機，服務(wù)器，移動計算設(shè)備或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本實用新型各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其它實施例的不同之處，各個實施例之間相同或相似部分互相參見即可。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實用新型。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。