自對(duì)準(zhǔn)的分裂柵極閃存的制作方法
【專利摘要】本發(fā)明涉及自對(duì)準(zhǔn)的分裂柵極存儲(chǔ)單元以及相關(guān)的方法。自對(duì)準(zhǔn)的分裂柵極存儲(chǔ)單元具有長方體形的存儲(chǔ)柵極以及選擇柵極，其中，存儲(chǔ)柵極以及選擇柵極的上表面被一些間隔件覆蓋。因此，存儲(chǔ)柵極和選擇柵極被保護(hù)以免受到硅化物的影響。通過所述間隔件限定自對(duì)準(zhǔn)的存儲(chǔ)柵極和選擇柵極。通過回蝕刻未被間隔件覆蓋的相應(yīng)的導(dǎo)電材料而非凹進(jìn)工藝形成存儲(chǔ)柵極和選擇柵極。因此，存儲(chǔ)柵極和選擇柵極具有平坦的上表面并且被良好地限定。由于減少了光刻工藝，所公開的器件和方法也能夠進(jìn)一步縮放。本發(fā)明涉及自對(duì)準(zhǔn)的分裂柵極閃存。
【專利說明】
自對(duì)準(zhǔn)的分裂柵極閃存
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及自對(duì)準(zhǔn)的分裂柵極閃存。
【背景技術(shù)】
[0002]閃存是可以被電擦除和重新編程的電子非易失性計(jì)算機(jī)存儲(chǔ)介質(zhì)。它廣泛用于各種商業(yè)和軍事電子器件和設(shè)備。為了存儲(chǔ)信息，閃存包括具有電荷存儲(chǔ)部件的存儲(chǔ)單元的可尋址陣列。閃存單元的常見類型包括堆疊柵極存儲(chǔ)單元、雙晶體管存儲(chǔ)單元和分裂柵極存儲(chǔ)單元。相比于雙晶體管單元，分裂柵極存儲(chǔ)單元具有較小的面積。相比于堆疊柵極存儲(chǔ)單元，分裂柵極存儲(chǔ)單元具有更高的注入效率、對(duì)短溝道效應(yīng)的較低敏感性，以及更好的過擦除免疫性。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種設(shè)置在半導(dǎo)體襯底上方的成對(duì)的分裂柵極存儲(chǔ)單元，包括:共用源極/漏極區(qū)，由設(shè)置在所述半導(dǎo)體襯底中的成對(duì)的存儲(chǔ)單元共享；成對(duì)的選擇柵極，與成對(duì)的所述存儲(chǔ)單元相對(duì)應(yīng)，分別布置在所述共用源極/漏極區(qū)的相對(duì)兩側(cè)上，每個(gè)所述選擇柵極具有平坦的上表面；以及成對(duì)的存儲(chǔ)柵極，與成對(duì)的所述存儲(chǔ)單元相對(duì)應(yīng)，分別布置在成對(duì)的所述選擇柵極的最外側(cè)周圍，每個(gè)所述存儲(chǔ)柵極通過電荷捕獲層與相應(yīng)的選擇柵極分隔開，其中，所述電荷捕獲層延伸在每個(gè)所述存儲(chǔ)柵極下方，每個(gè)所述存儲(chǔ)柵極具有長方體形狀并且具有平坦的上表面和側(cè)壁。
[0004]在上述分裂柵極存儲(chǔ)單元中，還包括:成對(duì)的存儲(chǔ)柵極間隔件，直接設(shè)置在每個(gè)所述存儲(chǔ)柵極之上，其中，所述存儲(chǔ)柵極間隔件的外側(cè)壁和內(nèi)側(cè)壁與相應(yīng)的所述存儲(chǔ)柵極的外側(cè)壁和內(nèi)側(cè)壁垂直對(duì)準(zhǔn)。
[0005]在上述分裂柵極存儲(chǔ)單元中，成對(duì)的所述選擇柵極的高度大于成對(duì)的所述存儲(chǔ)柵極的高度。
[0006]在上述分裂柵極存儲(chǔ)單元中，還包括:成對(duì)的選擇柵極間隔件，直接設(shè)置在每個(gè)所述選擇柵極之上，其中，所述選擇柵極間隔件的側(cè)壁與相應(yīng)的所述選擇柵極的側(cè)壁垂直對(duì)準(zhǔn)。
[0007]在上述分裂柵極存儲(chǔ)單元中，還包括:第一對(duì)側(cè)壁間隔件，分別鄰接成對(duì)的所述存儲(chǔ)柵極的外側(cè)壁；以及第二對(duì)側(cè)壁間隔件，分別鄰接成對(duì)的所述選擇柵極的內(nèi)側(cè)壁。
[0008]在上述分裂柵極存儲(chǔ)單元中，還包括:硅化物層，設(shè)置在所述共用源極/漏極區(qū)上方；以及接觸蝕刻停止層(CESL)，設(shè)置在所述硅化物層上方和所述分裂柵極存儲(chǔ)單元的暴露表面上方。
[0009]根據(jù)本發(fā)明的另一方面，還提供了一種分裂柵極存儲(chǔ)單元，包括:長方體形的選擇柵極，具有平坦的上表面并且設(shè)置在半導(dǎo)體襯底上方，所述選擇柵極通過柵極介電層與所述半導(dǎo)體襯底分隔開；長方體形的存儲(chǔ)柵極，具有平坦的上表面和側(cè)壁并且布置在所述選擇柵極的一側(cè)，所述存儲(chǔ)柵極通過電荷捕獲層與所述選擇柵極分隔開；存儲(chǔ)柵極間隔件，直接設(shè)置在所述存儲(chǔ)柵極之上，其中，所述存儲(chǔ)柵極間隔件的外側(cè)壁和內(nèi)側(cè)壁與所述存儲(chǔ)柵極的外側(cè)壁和內(nèi)側(cè)壁對(duì)準(zhǔn)；以及源極/漏極區(qū)，設(shè)置在所述半導(dǎo)體襯底中并且位于所述選擇柵極和所述存儲(chǔ)柵極的相對(duì)兩側(cè)處。
[0010]在上述分裂柵極存儲(chǔ)單元中，所述存儲(chǔ)柵極間隔件包括氮化硅。
[0011]在上述分裂柵極存儲(chǔ)單元中，還包括:第一側(cè)壁間隔件，設(shè)置為鄰接所述存儲(chǔ)柵極的外側(cè)壁；以及第二側(cè)壁間隔件，設(shè)置為鄰接所述選擇柵極的內(nèi)側(cè)壁。
[0012]在上述分裂柵極存儲(chǔ)單元中，所述電荷捕獲層包括氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。
[0013]在上述分裂柵極存儲(chǔ)單元中，所述電荷捕獲層包括:第一介電層；球狀硅點(diǎn)層，布置在所述第一介電層的表面上方；以及第二介電層，布置在所述球狀硅點(diǎn)層上方。
[0014]在上述分裂柵極存儲(chǔ)單元中，所述存儲(chǔ)柵極間隔件通過介電襯墊與所述存儲(chǔ)柵極分隔開，其中，所述介電襯墊沿著所述電荷捕獲層的上側(cè)壁向上延伸。
[0015]根據(jù)本發(fā)明的又一方面，還提供了一種形成具有自對(duì)準(zhǔn)間隔件的分裂柵極存儲(chǔ)單元的方法，包括:提供包括成對(duì)的選擇柵極和設(shè)置在成對(duì)的所述選擇柵極上方的相應(yīng)的硬掩模層的半導(dǎo)體襯底；在所述硬掩模層的上表面上、沿著硬掩模的側(cè)壁、沿著選擇柵極的側(cè)壁以及在所述半導(dǎo)體襯底的上表面上方形成共形的電荷捕獲層；在所述共形的電荷捕獲層的部分上方形成存儲(chǔ)柵極材料，所述存儲(chǔ)柵極材料位于所述半導(dǎo)體襯底的上表面上方，從而所述存儲(chǔ)柵極材料留下所述電荷捕獲層的上側(cè)壁和所述硬掩模層的上表面暴露；在所述存儲(chǔ)柵極材料上方沿著所述電荷捕獲層的上側(cè)壁形成成對(duì)的存儲(chǔ)柵極間隔件；以及去除未被成對(duì)的所述存儲(chǔ)柵極間隔件覆蓋的所述存儲(chǔ)柵極材料的一部分，從而在成對(duì)的所述選擇柵極的最外側(cè)周圍形成成對(duì)的存儲(chǔ)柵極。
[0016]在上述方法中，還包括:去除位于成對(duì)的所述選擇柵極的內(nèi)側(cè)處的所述電荷捕獲層的一部分；以及形成覆蓋每個(gè)所述存儲(chǔ)柵極的外側(cè)壁的第一對(duì)側(cè)壁間隔件和覆蓋每個(gè)所述選擇柵極的內(nèi)側(cè)壁的第二對(duì)側(cè)壁間隔件。
[0017]在上述方法中，還包括:在所述襯底中形成源極/漏極區(qū)，其中，所述源極/漏極區(qū)布置在成對(duì)的所述選擇柵極的內(nèi)側(cè)壁之間以及成對(duì)的所述存儲(chǔ)柵極的外側(cè)壁周圍。
[0018]在上述方法中，還包括:在所述源極/漏極區(qū)的上部區(qū)域上直接形成硅化物層，同時(shí)由所述硬掩模層或所述存儲(chǔ)柵極間隔件覆蓋成對(duì)的所述選擇柵極和成對(duì)的所述存儲(chǔ)柵極以防止在成對(duì)的所述選擇柵極和成對(duì)的所述存儲(chǔ)柵極上形成硅化物；在所述硅化物層上方以及在所述分裂柵極存儲(chǔ)單元的暴露表面上方形成接觸蝕刻停止層(CESL);以及形成延伸至所述源極/漏極區(qū)的接觸件。
[0019]在上述方法中，通過首先在所述共形的電荷捕獲層上方形成導(dǎo)電材料，隨后通過實(shí)施平坦化工藝以暴露所述硬掩模層和隨后通過選擇性等離子體蝕刻工藝來形成所述存儲(chǔ)柵極材料。
[0020]在上述方法中，通過形成共形的介電材料以及隨后通過蝕刻工藝形成成對(duì)的所述存儲(chǔ)柵極間隔件。
[0021]在上述方法中，在形成成對(duì)的所述存儲(chǔ)柵極間隔件之前，沿著表面拓?fù)浣Y(jié)構(gòu)形成共形的介電襯墊。
[0022]在上述方法中，成對(duì)的所述存儲(chǔ)柵極間隔件包括氮化硅(Si3N4)。
【附圖說明】
[0023]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。
[0024]圖1示出了分裂柵極閃存單元的一些實(shí)施例的功能圖。
[0025]圖2示出了成對(duì)的分裂柵極閃存單元的一些實(shí)施例的截面圖。
[0026]圖3A示出了成對(duì)的分裂柵極閃存單元的一些實(shí)施例的截面圖。
[0027]圖3B至圖3C示出了電荷捕獲層的一些實(shí)施例的截面圖。
[0028]圖4示出了形成分裂柵極閃存單元的方法的一些實(shí)施例的流程圖。
[0029]圖5A至圖5M示出了形成分裂柵極閃存單元的方法的截面圖的一些實(shí)施例。
【具體實(shí)施方式】
[0030]以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0031]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語，以便于描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。
[0032]分裂柵極閃存通常包括成對(duì)的存儲(chǔ)單元，S卩，彼此互為鏡像的第一和第二存儲(chǔ)單元，并且第一和第二存儲(chǔ)單元中的每個(gè)存儲(chǔ)一個(gè)或多個(gè)數(shù)據(jù)位。在一些傳統(tǒng)的分裂柵極閃存技術(shù)中，第一和第二存儲(chǔ)單元彼此鄰近布置并且共享共用的源極/漏極區(qū)，共用的源極/漏極區(qū)分別通過第一和第二溝道區(qū)與分別位于第一和第二存儲(chǔ)單元的端部的單獨(dú)的第一和第二源極/漏極區(qū)分隔開。第一存儲(chǔ)單元包括位于第一溝道區(qū)上方的第一選擇柵極(SG)和第一存儲(chǔ)柵極(MG)，并且第二存儲(chǔ)單元包括位于第二溝道區(qū)上方的第二 SG和第二 MG。電荷捕獲層延伸在第一和第二 MG下方并且捕獲對(duì)應(yīng)于分別存儲(chǔ)在第一和第二存儲(chǔ)單元中的第一和第二數(shù)據(jù)狀態(tài)的預(yù)定量的電荷。
[0033]為了使得將嵌入式閃存與邏輯電路集成，而不會(huì)造成如在傳統(tǒng)的方法中的對(duì)芯片的外圍的污染變得實(shí)用，通過介電間隔件覆蓋SG和MG的頂面以防止當(dāng)在源極/漏極區(qū)的頂部上形成硅化物層時(shí)硅化物形成在這些表面上。通常，為了制造這類閃存單元的MG，形成沿著SG側(cè)壁從半導(dǎo)體襯底的上表面向上延伸并且超過SG上表面的共形導(dǎo)電層，共形導(dǎo)電層配置為MG前體。然后沿著共形導(dǎo)電層的拓?fù)浣Y(jié)構(gòu)形成共形介電層，共形介電層配置為MG側(cè)壁間隔件前體。然后執(zhí)行蝕刻以去除介電層和導(dǎo)電層的水平部分以形成成對(duì)的側(cè)壁間隔件和成對(duì)的MG。然后在MG的上表面中形成凹槽并且用介電材料填充凹槽以形成間隔件。這些方法形成的MG具有在上表面上帶有凹痕的“D”或“L”形，或者換言之，具有非平坦的上表面和側(cè)壁。這種MG結(jié)構(gòu)具有缺點(diǎn)，諸如它們的高度難以控制，并且當(dāng)形成凹槽時(shí)殘留物可以沿著側(cè)壁保留，這變成泄漏的潛在來源。
[0034]因此，本發(fā)明涉及一種設(shè)置在半導(dǎo)體襯底上方的新分裂柵極存儲(chǔ)單元結(jié)構(gòu)以及相關(guān)的處理方法。新分裂柵極存儲(chǔ)單元結(jié)構(gòu)包括對(duì)稱地設(shè)置在成對(duì)的SG的兩側(cè)的成對(duì)的MG。MG和SG均具有帶有平坦頂面和側(cè)壁的長方體形狀。存儲(chǔ)柵極間隔件直接設(shè)置在MG之上并且具有與MG的外側(cè)壁和內(nèi)側(cè)壁對(duì)準(zhǔn)的外側(cè)壁和內(nèi)側(cè)壁。為了形成新分裂柵極存儲(chǔ)單元的MG，可以在半導(dǎo)體襯底和SG上方形成導(dǎo)電材料并且平坦化導(dǎo)電材料?？梢酝ㄟ^均勻地回蝕刻導(dǎo)電材料至低于SG的高度的水平層級(jí)(將形成的MG的高度)來形成存儲(chǔ)柵極前體。沿著SG的上側(cè)壁在存儲(chǔ)柵極前體上方以及在SG的頂面上方形成共形介電層。然后蝕刻介電層以形成間隔件。然后通過間隔件圖案化存儲(chǔ)柵極前體以通過自對(duì)準(zhǔn)形成MG。所形成的MG因此具有長方體形狀并且由間隔件覆蓋和其上缺乏自對(duì)準(zhǔn)硅化物/硅化物。當(dāng)執(zhí)行平坦化時(shí)，因?yàn)镾G和MG的頂面不再包括自對(duì)準(zhǔn)硅化物/硅化物，CMP操作將不會(huì)如在傳統(tǒng)的方法中的對(duì)芯片的外圍造成污染。此外，所公開的方法可以更緊密地封裝閃存單元并且因?yàn)樽詫?duì)準(zhǔn)而更精確地限定結(jié)構(gòu)。因此，與前述方法相比，所產(chǎn)生的嵌入式閃存和周圍的CMOS外圍電路可以制造為具有高良率和更好的可靠性。在一些實(shí)施例中，這些自對(duì)準(zhǔn)結(jié)構(gòu)形成共享共用源極/漏極區(qū)的成對(duì)的閃存單元。該工藝使得能夠形成具有更小臨界尺寸和因此更密集的數(shù)據(jù)存儲(chǔ)的對(duì)稱結(jié)構(gòu)。
[0035]圖1示出了分裂柵極存儲(chǔ)單元100的一些實(shí)施例的功能圖。分裂柵極存儲(chǔ)單元100包括橫向地設(shè)置在源極區(qū)和漏極區(qū)之間的選擇柵極106和存儲(chǔ)柵極112。選擇柵極(SG) 106連接至字線(WL)以控制分裂柵極存儲(chǔ)單元100的存取。存儲(chǔ)柵極(MG) 112具有電荷捕獲層110以用作電荷存儲(chǔ)部件?？梢酝ㄟ^源極區(qū)和漏極區(qū)之間的溝道將電荷(電子)注入至電荷捕獲層110。對(duì)SG 106施加的低壓壓緊(pinches off) SG下方的溝道并且增強(qiáng)用于加熱電子的橫向電場?？梢詮腗G施加高垂直電場，從而產(chǎn)生高注入或去除效率。低SG電壓有助于最小化編程期間的漏極電流，從而導(dǎo)致與標(biāo)準(zhǔn)的單晶體管NOR存儲(chǔ)器相比的編程功率的降低。
[0036]圖2根據(jù)一些實(shí)施例示出了成對(duì)的分裂柵極存儲(chǔ)單元201a和201b的截面圖。如在下文中更詳細(xì)地理解的，成對(duì)的分裂柵極閃存單元包括位于半導(dǎo)體襯底102上方的第一存儲(chǔ)單元201a和第二存儲(chǔ)單元201b。第一存儲(chǔ)單元201a和第二存儲(chǔ)單元201b均包括布置在溝道區(qū)上方的柵極結(jié)構(gòu)203a、203b，其中溝道區(qū)將存儲(chǔ)單元201的源極/漏極區(qū)124、126分隔開。因此，第一存儲(chǔ)單元201a包括布置在第一源極/漏極區(qū)126a和第二源極/漏極區(qū)124之間的第一存儲(chǔ)柵極結(jié)構(gòu)203a ;并且第二存儲(chǔ)單元201b包括布置在第二源極/漏極區(qū)124和第三源極/漏極區(qū)126b之間的第二存儲(chǔ)單元柵極結(jié)構(gòu)203b。第二源極/漏極區(qū)124因此用作第一存儲(chǔ)單元201a和第二存儲(chǔ)單元201b的共享或共用源極/漏極(S/D)區(qū)。
[0037]存儲(chǔ)柵極結(jié)構(gòu)203由多個(gè)子結(jié)構(gòu)制成，包括選擇柵極106、存儲(chǔ)柵極112和電荷捕獲層110，并且具有通過柵極介電層204與半導(dǎo)體襯底的上表面分隔開的存儲(chǔ)柵極下表面。更具體地，第一存儲(chǔ)單元柵極結(jié)構(gòu)203a包括第一選擇柵極(SG) 106a和第一存儲(chǔ)柵極(MG) 112a;并且第二存儲(chǔ)單元柵極結(jié)構(gòu)203b包括第二 SG 106b和第二 MG 112b。值得注意的是，第一和第二MG 112a、112b以及第一和第二 SG 106a、106b具有平坦頂面，并且具有長方體形狀。電荷捕獲層110a、I1b布置在每個(gè)第一和第二 SG106a、106b和每個(gè)第一和第二MG 112a、112b的鄰近側(cè)壁之間；并且延伸在每個(gè)第一和第二 MG 112a、112b下方。第一和第二存儲(chǔ)單元201a和201b具有遠(yuǎn)離第二源極/漏極區(qū)124的對(duì)稱結(jié)構(gòu)。為了簡化的目的，僅在下文中描述了該對(duì)存儲(chǔ)單元中的一個(gè)的結(jié)構(gòu)(例如，第一存儲(chǔ)單元201a)，但是應(yīng)當(dāng)理解，第二存儲(chǔ)單元201b可以具有與第一存儲(chǔ)單元201a對(duì)稱的基本相同的結(jié)構(gòu)。
[0038]在一些實(shí)施例中，SG 106和MG 112包括摻雜的多晶硅；然而，在其他實(shí)施例中，例如，SG 106和MG 112可以由諸如金屬的其他導(dǎo)電材料制成。在一些實(shí)施例中，電荷捕獲層110包括第一氧化物層、氮化物層和第二氧化物層，其可以稱為氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。在一些其他實(shí)施例中，電荷捕獲層110包括第一氧化物層、硅點(diǎn)層和第二氧化物層。在存儲(chǔ)單元的操作期間，第一和/或第二氧化物層結(jié)構(gòu)化，以促進(jìn)電子隧穿至氮化物層或硅點(diǎn)層和從氮化物層或硅點(diǎn)層隧穿出，從而使得氮化物層或硅點(diǎn)層可以保留捕獲的電子，該捕獲的電子可以以對(duì)應(yīng)于存儲(chǔ)在單元中的數(shù)據(jù)狀態(tài)的方式來改變單元的閾值電壓。
[0039]電荷捕獲層110布置在SG 106和MG 112的鄰近側(cè)壁之間并且延伸在MG 112下方。存儲(chǔ)柵極間隔件304直接設(shè)置在MG 112之上。在一些實(shí)施例中，存儲(chǔ)柵極間隔件可以由氮化硅(Si3N4)制成。存儲(chǔ)柵極間隔件304的側(cè)壁沿著線B-B’與MG 112的側(cè)壁垂直對(duì)準(zhǔn)。在一些實(shí)施例中，SG 106或MG 112具有帶有平坦頂面和側(cè)壁的長方體形狀。例如，在圖2中，MGl 12的頂面是沿著水平線A-A’的平坦表面。在一些實(shí)施例中，MG 112具有小于鄰近的SG 106的高度。在一些實(shí)施例中，第一側(cè)壁間隔件306可以設(shè)置為鄰接MG 112的外側(cè)壁。第二側(cè)壁間隔件308可以設(shè)置為鄰接SG 106的內(nèi)側(cè)壁。在一些實(shí)施例中，硅化物層128設(shè)置在源極/漏極區(qū)124和126上方。接觸蝕刻停止層(CESL) 310可以設(shè)置在硅化物層128以及分裂柵極存儲(chǔ)單元201的暴露表面上方以提供應(yīng)變應(yīng)力。
[0040]在一些實(shí)施例中，介電襯墊(未不出)可以設(shè)置在電荷捕獲層110和存儲(chǔ)柵極間隔件304的側(cè)壁之間，以及設(shè)置在存儲(chǔ)柵極間隔件304的下表面和存儲(chǔ)柵極112的上表面之間。
[0041]圖3A根據(jù)一些其他實(shí)施例示出了成對(duì)的分裂柵極存儲(chǔ)單元300的結(jié)構(gòu)。值得注意的是，在圖3A中示出的分裂柵極存儲(chǔ)單元300可以連同各種額外的結(jié)構(gòu)通過一些后續(xù)制造步驟被處理以形成最終的封裝半導(dǎo)體器件。在圖3A中，存儲(chǔ)柵極間隔件304直接布置在長方體形狀的存儲(chǔ)柵極(MG) 112之上。選擇柵極間隔件302直接布置在長方體形狀的選擇柵極(SG) 106之上。存儲(chǔ)柵極間隔件304的外側(cè)壁沿著線B-B’與MG 112的外側(cè)壁對(duì)準(zhǔn)。選擇柵極間隔件302的內(nèi)側(cè)壁沿著線C-C’與SG 106的內(nèi)側(cè)壁對(duì)準(zhǔn)。MG 112的外側(cè)壁和SG106的內(nèi)側(cè)壁分別由第一側(cè)壁間隔件306和第二側(cè)壁間隔件308覆蓋。在一些實(shí)施例中，介電襯墊312可以設(shè)置在電荷捕獲層210的上側(cè)壁和存儲(chǔ)柵極間隔件304的內(nèi)側(cè)壁之間并且延伸在與MG 112的頂面的一部分鄰接的存儲(chǔ)柵極間隔件304的下方。在一些實(shí)施例中，存儲(chǔ)柵極間隔件304是整體的介電體，同時(shí)其在一些可選實(shí)施例中也可以是由相同或不同材料制成的多個(gè)介電體。在一些實(shí)施例中，存儲(chǔ)柵極間隔件304和選擇柵極間隔件302包括氮化硅(Si3N4),并且介電襯墊可以是包括二氧化硅(S12)的共形襯墊。
[0042]圖3B示出了電荷捕獲層210的實(shí)施例的截面圖。在這個(gè)實(shí)例中，電荷捕獲層210包括第一氧化物層211a、氮化物層211b和第二氧化物層211c。在存儲(chǔ)單元的操作期間，第一和/或第二氧化層211a、211c結(jié)構(gòu)化以促進(jìn)電子隧穿至氮化物層211b以及從氮化物層211b隧穿出，從而使得氮化物層211b可以保留捕獲的電子，該捕獲的電子可以以對(duì)應(yīng)于存儲(chǔ)在單元中的數(shù)據(jù)狀態(tài)的方式來改變單元的閾值電壓。
[0043]圖3C示出了電荷捕獲層210的可選實(shí)施例的截面圖。在這個(gè)實(shí)例中，電荷捕獲層210包括第一氧化物層211d、硅點(diǎn)層211e和第二氧化物層211f。在存儲(chǔ)單元的操作期間，第一和/或第二氧化物層211d、211f結(jié)構(gòu)化以促進(jìn)電子隧穿至硅點(diǎn)層211e以及從硅點(diǎn)層211e隧穿出，從而使得電荷可以變成捕獲在硅點(diǎn)上，并且以對(duì)應(yīng)于存儲(chǔ)在單元中的數(shù)據(jù)狀態(tài)的方式改變單元的閾值電壓。在一些實(shí)施例中，娃點(diǎn)的直徑在從約5nm到約20nm的范圍內(nèi)。
[0044]在圖2和圖3A中，間隔件覆蓋MG和SG的頂面，從而防止硅化物形成在MG或SG的頂面上以限制或防止CMP工藝期間的金屬離子污染。覆蓋的MG和SG的頂面可以基本上平坦無凹痕。值得注意的是，雖然圖3A示出了該對(duì)分裂柵極存儲(chǔ)單元的彎曲表面，但是這些表面可以通過隨后的工藝被平坦化。例如，可以通過CMP工藝平坦化圖3A的彎曲頂面，達(dá)到沿著線A-A’的平坦的橫向表面。剩余的柵極結(jié)構(gòu)類似于圖2中所示的結(jié)構(gòu)。
[0045]圖4根據(jù)一些實(shí)施例示出了形成分裂柵極存儲(chǔ)單元的方法400的流程圖。雖然所公開的方法(例如，方法400)在下文中被示出和描述為一系列的行為或事件，但是應(yīng)當(dāng)理解，所示出的這些行為或事件的順序不應(yīng)被解釋為限制意義。例如，除了本文中示出和/或描述的那些行為順序，一些行為可以以不同的順序發(fā)生和/或與其他行為或事件同時(shí)發(fā)生。此外，不一定需要所有示出的行為以實(shí)現(xiàn)本文描述的一個(gè)或多個(gè)方面或?qū)嵤├?。此外，可以以一個(gè)或多個(gè)不同的行為和/或階段來執(zhí)行所描述的一個(gè)或多個(gè)行為。
[0046]在步驟402中，提供包括成對(duì)的選擇柵極和設(shè)置在其上方的對(duì)應(yīng)的硬掩模層的半導(dǎo)體襯底。
[0047]在步驟404中，在硬掩模層、選擇柵極和半導(dǎo)體襯底的暴露表面上形成共形的電荷捕獲層。在硬掩模層的上表面上、沿著硬掩模的側(cè)壁、沿著選擇柵極的側(cè)壁以及在襯底的上表面上方形成共形的電荷捕獲層。
[0048]在步驟406中，在共形的電荷捕獲層上方形成導(dǎo)電層。
[0049]在步驟408中，去除導(dǎo)電材料的一部分，從而使得共形的電荷捕獲層的上側(cè)壁和硬掩模層的上表面暴露，從而導(dǎo)電材料的剩余部分位于半導(dǎo)體襯底的上表面上方。
[0050]在步驟410中，沿著共形的電荷捕獲層的上側(cè)壁在導(dǎo)電層上方形成成對(duì)的存儲(chǔ)柵極間隔件。
[0051]在步驟412中，去除未被成對(duì)的存儲(chǔ)柵極間隔件覆蓋的導(dǎo)電層的一部分，以形成對(duì)應(yīng)于第二導(dǎo)電層的剩余部分的成對(duì)的存儲(chǔ)柵極。
[0052]在步驟414中，形成覆蓋每個(gè)存儲(chǔ)柵極的外側(cè)壁的第一對(duì)側(cè)壁間隔件和形成覆蓋每個(gè)選擇柵極的內(nèi)側(cè)壁的第二對(duì)側(cè)壁間隔件。
[0053]在步驟416中，去除位于成對(duì)的選擇柵極的內(nèi)側(cè)的電荷捕獲層的一部分。
[0054]在步驟418中，在源極/漏極區(qū)的上部區(qū)域上直接形成硅化物層，同時(shí)覆蓋成對(duì)的選擇柵極和成對(duì)的存儲(chǔ)柵極以防止形成硅化物。
[0055]圖5A至圖5M根據(jù)一些實(shí)施例示出了形成成對(duì)的分裂柵極存儲(chǔ)單元的方法的一些截面圖。雖然結(jié)合方法400描述圖5A至圖5M，但是應(yīng)當(dāng)理解，在圖5A至圖5M中所公開的結(jié)構(gòu)不限制于該方法。
[0056]如圖5A所示，提供包括成對(duì)的選擇柵極106和設(shè)置在其上方的相應(yīng)的硬掩模層 302的半導(dǎo)體襯底102。介電層204可以設(shè)置在半導(dǎo)體襯底102和選擇柵極106之間。半導(dǎo)體襯底102通常具有均勻厚度并且是平坦的。此外，半導(dǎo)體襯底102是n型或p型，并且可以例如是硅晶圓，諸如Si塊狀晶圓或絕緣體上硅(SOI)晶圓。如果存在，SOI襯底通常是由高質(zhì)量硅的有源層制成，其布置在處理晶圓上方并且通過埋氧層與處理晶圓分離。第一介電材料204可以是氧化物，諸如二氧化硅或其他高k介電材料。
[0057]如圖5B中所示，在硬掩模層302的上表面上、沿著硬掩模的側(cè)壁、沿著選擇柵極 106的側(cè)壁以及在襯底102的上表面上方形成共形的電荷捕獲層210。如圖5B至圖5M所示， 在一些實(shí)施例中，共形的電荷捕獲層210可以通過等離子體增強(qiáng)的化學(xué)汽相沉積(PECVD) 形成，并且可以由多層制成，諸如夾在兩個(gè)介電層之間的電荷捕獲部件。在一些實(shí)施例中， 電荷捕獲層210包括第一氧化物層、氮化物層和第二氧化物層，這可以稱為氧化物-氮化物-氧化物(0N0)結(jié)構(gòu)。在一些其他實(shí)施例中，電荷捕獲層210包括第一氧化物層、硅點(diǎn)層和第二氧化物層。
[0058]如圖5C所示，在共形的電荷捕獲層210上方形成導(dǎo)電材料112’。在一些實(shí)施例中，例如，導(dǎo)電材料112’可以是摻雜的硅或金屬。
[0059]如圖f5D所示，平坦化導(dǎo)電材料112’以去除設(shè)置超過硬掩模層302的電荷捕獲層 210的上部。剩余的導(dǎo)電材料112’對(duì)稱地形成在選擇柵極106的兩側(cè)。
[0060]如圖5E所示，可以實(shí)施回蝕刻以去除設(shè)置在選擇柵極106的最外側(cè)的導(dǎo)電材料 112’的上部。在一些實(shí)施例中，在回蝕刻之前形成硬掩模層502以覆蓋設(shè)置在成對(duì)的選擇柵極106之間的導(dǎo)電材料112’的一部分。在選擇柵極106的兩側(cè)留下成對(duì)的存儲(chǔ)柵極前體112”(112” a、112” b)，成對(duì)的存儲(chǔ)柵極前體112”(112” a、112” b)位于半導(dǎo)體襯底102 的上表面上面，并且通過電荷捕獲層210與半導(dǎo)體襯底102的上表面分隔開。暴露出共形的電荷捕獲層210的上側(cè)壁。在一些實(shí)施例中，在回蝕刻工藝期間也可以去除電荷捕獲部件的上部。
[0061]如圖5F所示，沿著共形的電荷捕獲層210的上側(cè)壁，在導(dǎo)電材料112’的剩余部分上方形成成對(duì)的存儲(chǔ)柵極間隔件304 (304a、304b)。在一些實(shí)施例中，首先沿著拓?fù)浣Y(jié)構(gòu)形成通過虛線示出的共形的介電層304’，和然后蝕刻至導(dǎo)電材料112’的頂面，從而形成第一對(duì)存儲(chǔ)柵極間隔件304。介電層304’可以填充去除的電荷捕獲部件的空間的至少一部分。 在一些實(shí)施例中，可以形成從導(dǎo)電材料112’的頂面延伸至電荷捕獲層210的上側(cè)壁并且在形成成對(duì)的存儲(chǔ)柵極間隔件304之前覆蓋硬掩模層302的上表面的介電襯墊(未示出)。 介電襯墊可以用作具有相對(duì)較高的選擇性并且增強(qiáng)第一對(duì)存儲(chǔ)柵極間隔件304的粘合性的蝕刻停止層。作為實(shí)例，介電層304’可以由氮化硅制成，并且介電襯墊可以由氧化硅制成。
[0062]如圖5G所示，去除未被成對(duì)的存儲(chǔ)柵極間隔件304覆蓋的存儲(chǔ)柵極前體112”的一部分以形成對(duì)應(yīng)于存儲(chǔ)柵極前體112”的剩余部分的成對(duì)的存儲(chǔ)柵極112 (112a和112b)。 在一些實(shí)施例中，使用干蝕刻去除存儲(chǔ)柵極前體112”的部分。電荷捕獲層210的外側(cè)壁、存儲(chǔ)柵極112和成對(duì)的存儲(chǔ)柵極間隔件304對(duì)準(zhǔn)。
[0063]如圖5H所示，形成覆蓋每個(gè)存儲(chǔ)柵極112的外側(cè)壁的第一對(duì)側(cè)壁間隔件306。作為實(shí)例，側(cè)壁間隔件306可以由氮化硅制成。
[0064]如圖51所示，去除位于成對(duì)的選擇柵極106的內(nèi)側(cè)處的導(dǎo)電材料112’的部分以及電荷捕獲層210的部分。在一些實(shí)施例中，使用濕蝕刻蝕刻掉去除部分以保護(hù)襯底102免受損壞。在一些實(shí)施例中，可以在這一步驟中去除硬掩模層302和存儲(chǔ)柵極間隔件304之間的電荷捕獲層210的上側(cè)壁周圍的介電部件的一部分。在一些實(shí)施例中，隨后在襯底102中形成源極/漏極區(qū)124和126，其中，源極/漏極區(qū)124和126布置在成對(duì)的選擇柵極106的內(nèi)側(cè)壁之間以及成對(duì)的存儲(chǔ)柵極112的外側(cè)壁周圍。
[0065]如圖5J所示，形成覆蓋每個(gè)選擇柵極106的內(nèi)側(cè)壁的第二對(duì)側(cè)壁間隔件308。硅化物層128直接形成在源極/漏極區(qū)124和126的上部區(qū)域上，同時(shí)覆蓋成對(duì)的選擇柵極106和成對(duì)的存儲(chǔ)柵極112以防止硅化物的形成。
[0066]如圖5K所示，沿著拓?fù)浣Y(jié)構(gòu)并且在硅化物層128上方形成接觸蝕刻停止層(CESL)310。在CESL 310上方形成諸如氧化硅層的介電層314。
[0067]如圖5L所示，可以實(shí)施化學(xué)機(jī)械拋光(CMP)以平坦化結(jié)構(gòu)的頂面。
[0068]如圖5M所示，形成穿過介電層314并且到達(dá)源極/漏極區(qū)124和126的接觸件。
[0069]因此，從上文可以認(rèn)識(shí)到，本發(fā)明提供了具有存儲(chǔ)柵極和選擇柵極的自對(duì)準(zhǔn)的分裂柵極存儲(chǔ)單元，其中，通過一些間隔件覆蓋存儲(chǔ)柵極和選擇柵極的上表面。因此，保護(hù)存儲(chǔ)柵極和選擇柵極以免受硅化物的影響。存儲(chǔ)柵極和選擇柵極可以具有包括平坦頂面和側(cè)壁的長方體形狀?？梢酝ㄟ^所述間隔件限定自對(duì)準(zhǔn)的存儲(chǔ)柵極?？梢酝ㄟ^回蝕刻未被間隔件覆蓋的相應(yīng)的導(dǎo)電材料而非凹進(jìn)工藝來形成存儲(chǔ)柵極。因此，存儲(chǔ)柵極和選擇柵極具有容易控制的高度并且被良好地限定。由于減少了光刻工藝，所以公開的器件和方法還能夠進(jìn)一步縮放。
[0070]在一些實(shí)施例中，本發(fā)明涉及一種設(shè)置在半導(dǎo)體襯底上方的成對(duì)的分裂柵極存儲(chǔ)單元。成對(duì)的分裂柵極存儲(chǔ)單元包括:共用源極/漏極區(qū)、成對(duì)的選擇柵極和成對(duì)的存儲(chǔ)柵極。共用源極/漏極區(qū)由設(shè)置在半導(dǎo)體襯底中的第一和第二存儲(chǔ)單元共享。成對(duì)的選擇柵極與第一和第二存儲(chǔ)單元相對(duì)應(yīng)并且分別布置在共用源極/漏極區(qū)的相對(duì)兩側(cè)上，每個(gè)選擇柵極具有平坦的上表面。成對(duì)的存儲(chǔ)柵極與第一和第二存儲(chǔ)單元相對(duì)應(yīng)并且分別布置在第一和第二選擇柵極的最外側(cè)周圍，每個(gè)存儲(chǔ)柵極通過電荷捕獲層與相應(yīng)的選擇柵極分隔開。電荷捕獲層延伸在每個(gè)存儲(chǔ)柵極下方，每個(gè)存儲(chǔ)柵極具有長方體形狀并且具有平坦的上表面。
[0071]在其他實(shí)施例中，本發(fā)明涉及一種分裂柵極存儲(chǔ)單元。分裂柵極存儲(chǔ)單元包括:長方體形的選擇柵極、長方體形的存儲(chǔ)柵極、存儲(chǔ)柵極間隔件和源極/漏極區(qū)。選擇柵極具有平坦的上表面并且設(shè)置在半導(dǎo)體襯底上方，選擇柵極通過柵極介電層與半導(dǎo)體襯底分隔開。存儲(chǔ)柵極具有平坦的上表面和側(cè)壁并且布置在選擇柵極的一側(cè)處，存儲(chǔ)柵極通過電荷捕獲層與選擇柵極分隔開。電荷捕獲層延伸在存儲(chǔ)柵極下方。存儲(chǔ)柵極間隔件直接設(shè)置在存儲(chǔ)柵極之上。存儲(chǔ)柵極間隔件的側(cè)壁與存儲(chǔ)柵極的側(cè)壁對(duì)準(zhǔn)。源極/漏極區(qū)設(shè)置在半導(dǎo)體襯底中并且位于選擇柵極和存儲(chǔ)柵極相對(duì)兩側(cè)處。
[0072]在另一其他實(shí)施例中，本發(fā)明涉及一種形成具有自對(duì)準(zhǔn)間隔件的分裂柵極存儲(chǔ)單元的方法。在該方法中，提供包括成對(duì)的選擇柵極和設(shè)置在成對(duì)的選擇柵極上方的對(duì)應(yīng)的硬掩模層的半導(dǎo)體襯底。然后，在硬掩模層的上表面上、沿著硬掩模的側(cè)壁、沿著選擇柵極的側(cè)壁以及在半導(dǎo)體襯底的上表面上方形成共形的電荷捕獲層。然后，在共形的電荷捕獲層的部分上方形成存儲(chǔ)柵極材料，存儲(chǔ)柵極材料位于半導(dǎo)體襯底的上表面上方，從而存儲(chǔ)柵極材料留下電荷捕獲層的上側(cè)壁和硬掩模層的上表面暴露。然后，在導(dǎo)電層上方沿著共形的電荷捕獲層的上側(cè)壁形成成對(duì)的存儲(chǔ)柵極間隔件。然后，去除未被成對(duì)的存儲(chǔ)柵極間隔件覆蓋的導(dǎo)電層的一部分，從而形成對(duì)應(yīng)于第二導(dǎo)電層的剩余部分的成對(duì)的存儲(chǔ)柵極。
[0073] 上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。
【主權(quán)項(xiàng)】
1.設(shè)置在半導(dǎo)體襯底上方的成對(duì)的分裂柵極存儲(chǔ)單元，包括: 共用源極/漏極區(qū)，由設(shè)置在所述半導(dǎo)體襯底中的成對(duì)的存儲(chǔ)單元共享； 成對(duì)的選擇柵極，與成對(duì)的所述存儲(chǔ)單元相對(duì)應(yīng)，分別布置在所述共用源極/漏極區(qū)的相對(duì)兩側(cè)上，每個(gè)所述選擇柵極具有平坦的上表面；以及 成對(duì)的存儲(chǔ)柵極，與成對(duì)的所述存儲(chǔ)單元相對(duì)應(yīng)，分別布置在成對(duì)的所述選擇柵極的最外側(cè)周圍，每個(gè)所述存儲(chǔ)柵極通過電荷捕獲層與相應(yīng)的選擇柵極分隔開，其中，所述電荷捕獲層延伸在每個(gè)所述存儲(chǔ)柵極下方，每個(gè)所述存儲(chǔ)柵極具有長方體形狀并且具有平坦的上表面和側(cè)壁。2.根據(jù)權(quán)利要求1所述的分裂柵極存儲(chǔ)單元，還包括: 成對(duì)的存儲(chǔ)柵極間隔件，直接設(shè)置在每個(gè)所述存儲(chǔ)柵極之上，其中，所述存儲(chǔ)柵極間隔件的外側(cè)壁和內(nèi)側(cè)壁與相應(yīng)的所述存儲(chǔ)柵極的外側(cè)壁和內(nèi)側(cè)壁垂直對(duì)準(zhǔn)。3.根據(jù)權(quán)利要求1所述的分裂柵極存儲(chǔ)單元，其中，成對(duì)的所述選擇柵極的高度大于成對(duì)的所述存儲(chǔ)柵極的高度。4.根據(jù)權(quán)利要求1所述的分裂柵極存儲(chǔ)單元，還包括: 成對(duì)的選擇柵極間隔件，直接設(shè)置在每個(gè)所述選擇柵極之上，其中，所述選擇柵極間隔件的側(cè)壁與相應(yīng)的所述選擇柵極的側(cè)壁垂直對(duì)準(zhǔn)。5.根據(jù)權(quán)利要求1所述的分裂柵極存儲(chǔ)單元，還包括: 第一對(duì)側(cè)壁間隔件，分別鄰接成對(duì)的所述存儲(chǔ)柵極的外側(cè)壁；以及 第二對(duì)側(cè)壁間隔件，分別鄰接成對(duì)的所述選擇柵極的內(nèi)側(cè)壁。6.根據(jù)權(quán)利要求1所述的分裂柵極存儲(chǔ)單元，還包括: 硅化物層，設(shè)置在所述共用源極/漏極區(qū)上方；以及 接觸蝕刻停止層(CESL)，設(shè)置在所述硅化物層上方和所述分裂柵極存儲(chǔ)單元的暴露表面上方。7.一種分裂柵極存儲(chǔ)單元，包括: 長方體形的選擇柵極，具有平坦的上表面并且設(shè)置在半導(dǎo)體襯底上方，所述選擇柵極通過柵極介電層與所述半導(dǎo)體襯底分隔開； 長方體形的存儲(chǔ)柵極，具有平坦的上表面和側(cè)壁并且布置在所述選擇柵極的一側(cè)，所述存儲(chǔ)柵極通過電荷捕獲層與所述選擇柵極分隔開； 存儲(chǔ)柵極間隔件，直接設(shè)置在所述存儲(chǔ)柵極之上，其中，所述存儲(chǔ)柵極間隔件的外側(cè)壁和內(nèi)側(cè)壁與所述存儲(chǔ)柵極的外側(cè)壁和內(nèi)側(cè)壁對(duì)準(zhǔn)；以及 源極/漏極區(qū)，設(shè)置在所述半導(dǎo)體襯底中并且位于所述選擇柵極和所述存儲(chǔ)柵極的相對(duì)兩側(cè)處。8.根據(jù)權(quán)利要求7所述的分裂柵極存儲(chǔ)單元，其中，所述存儲(chǔ)柵極間隔件包括氮化硅。9.根據(jù)權(quán)利要求7所述的分裂柵極存儲(chǔ)單元，還包括: 第一側(cè)壁間隔件，設(shè)置為鄰接所述存儲(chǔ)柵極的外側(cè)壁；以及 第二側(cè)壁間隔件，設(shè)置為鄰接所述選擇柵極的內(nèi)側(cè)壁。10.一種形成具有自對(duì)準(zhǔn)間隔件的分裂柵極存儲(chǔ)單元的方法，包括: 提供包括成對(duì)的選擇柵極和設(shè)置在成對(duì)的所述選擇柵極上方的相應(yīng)的硬掩模層的半導(dǎo)體襯底； 在所述硬掩模層的上表面上、沿著硬掩模的側(cè)壁、沿著選擇柵極的側(cè)壁以及在所述半導(dǎo)體襯底的上表面上方形成共形的電荷捕獲層； 在所述共形的電荷捕獲層的部分上方形成存儲(chǔ)柵極材料，所述存儲(chǔ)柵極材料位于所述半導(dǎo)體襯底的上表面上方，從而所述存儲(chǔ)柵極材料留下所述電荷捕獲層的上側(cè)壁和所述硬掩模層的上表面暴露； 在所述存儲(chǔ)柵極材料上方沿著所述電荷捕獲層的上側(cè)壁形成成對(duì)的存儲(chǔ)柵極間隔件；以及 去除未被成對(duì)的所述存儲(chǔ)柵極間隔件覆蓋的所述存儲(chǔ)柵極材料的一部分，從而在成對(duì)的所述選擇柵極的最外側(cè)周圍形成成對(duì)的存儲(chǔ)柵極。
【文檔編號(hào)】H01L21/28GK106033759SQ201510114776
【公開日】2016年10月19日
【申請日】2015年3月16日
【發(fā)明人】楊宗學(xué), 閔仲強(qiáng), 吳常明, 劉世昌
【申請人】臺(tái)灣積體電路制造股份有限公司