一種3d周圍柵極mos管的制備方法
【專利摘要】本發(fā)明提供一種3D周圍柵極MOS管的制備方法，包括步驟：在硅襯底上形成被淺溝槽隔離結(jié)構(gòu)隔離的N型阱與P型阱；分別在N阱區(qū)之上以及P阱區(qū)之上進(jìn)行硅納米線生長，以分別形成NPN納米線和PNP納米線；繼續(xù)沉積氧化隔離層并進(jìn)行平坦化處理后，去掉位于中間部分的氧化隔離層；依次進(jìn)行柵氧化層和多晶硅的沉積，并刻蝕掉位于NPN納米線與PNP納米線之間的多晶硅后，沉積氧化隔離層；去除部分氧化隔離層，以將覆蓋在NPN納米線與PNP納米線之上的部分多晶硅予以暴露，并將暴露的多晶硅予以去除；再次沉積氧化隔離層后，進(jìn)行源極、漏極以及柵極的制備，以形成MOS管。該方法操作簡便，提高了柵極對溝道的控制能力并改善了器件性能。
【專利說明】
一種3D周圍柵極MOS管的制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及晶體管領(lǐng)域，尤其涉及一種3D(三維)周圍柵極MOS管的制備方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝制程技術(shù)的發(fā)展，集成電路集成度越來越高，MOS晶體管結(jié)構(gòu)尺寸越來越小，柵極(gate)對溝道控制能力也逐漸下降。為了提高柵極對溝道的控制能力，近年來逐漸出現(xiàn)了周圍柵極MOS晶體管。通過采用周圍柵極(gate all around)的結(jié)構(gòu)，實現(xiàn)對溝道控制能力增強(qiáng)。
[0003]在現(xiàn)有技術(shù)中，一般是在S0I(Silicon-0n-1nsulator，絕緣襯底上的娃)襯底上生長SiGe犧牲層，然后采用Ge濃縮技術(shù)，形成SiGe模板層，然后再外延SiGe/Si/SiGe結(jié)構(gòu)，利用光刻工藝實現(xiàn)Si有源區(qū)的空氣橋結(jié)構(gòu)，從而制備出平面周圍柵極MOS晶體管。但是該技術(shù)需要制備出晶格匹配的SiGe作為犧牲層，外延工藝比較復(fù)雜。所以，提供一種操作便捷的MOS管的制備方法，成為目前亟待解決的問題。

【發(fā)明內(nèi)容】

[0004]鑒于上述問題，本申請記載了一種3D周圍柵極MOS管的制備方法，所述方法包括步驟:
[0005]SI，在硅襯底上形成一 N型阱、一 P型阱以及一淺溝隔離，所述淺溝隔離將所述N型阱與所述P型阱隔離；
[0006]S2，分別在NMOS硅納米線生長位置處以及PMOS硅納米線生長位置處進(jìn)行硅納米線生長；
[0007]S3，沉積氧化隔離層并進(jìn)行處理后，對所述MOS管的頂部進(jìn)行平坦化處理；
[0008]S4，去掉NMOS和PMOS中間的所述氧化隔離層；
[0009]S5，依次進(jìn)行柵氧化層和多晶硅的沉積后，刻蝕掉位于匪OS和PMOS之間的所述多晶娃；
[0010]S6，繼續(xù)沉積氧化隔離層后，并將該氧化隔離層刻蝕到柵極的邊緣后，去除露出的多晶娃；
[0011]S7，再次沉積一氧化隔離層后，繼續(xù)源極、漏極以及柵極的制備。
[0012]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，在NMOS硅納米線生長位置處進(jìn)行硅納米線生長的過程包括:
[0013]SOl，在所述硅襯底上沉積所述氧化隔離層，并刻蝕露出所述N型阱的位置；
[0014]S02，沉積金屬催化物，對所述金屬催化物進(jìn)行刻蝕，保留匪OS硅納米線生長位置的所述金屬催化物；
[0015]S03，依次進(jìn)行N型、P型和N型硅納米線生長。
[0016]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，在步驟S03中，第一個N型硅納米線的厚度在0.05?0.2μπι之間，P型硅納米線的厚度在0.03?0.3μπι之間，第二個N型硅納米線厚度在0.1?0.25μπι之間。
[0017]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，在PMOS硅納米線生長位置處進(jìn)行硅納米線生長的過程主要包括步驟:
[0018]Sll，在所述硅襯底上沉積所述氧化隔離層，并刻蝕露出所述P型阱的位置；
[0019]SI 2，沉積金屬催化物，對所述金屬催化物進(jìn)行刻蝕，保留PMOS硅納米線生長位置的所述金屬催化物；
[0020]S13，依次進(jìn)行P型、N型和P型硅納米線生長。
[0021]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，在步驟S13中，第一個P型硅納米線的厚度在0.05?0.2μπι之間，N型硅納米線的厚度在0.03?0.3μπι之間。
[0022]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，利用LPCVD原位摻雜技術(shù)進(jìn)行N型和或P型硅納米線的生長。
[0023]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，所述金屬催化物為Au和/或Ni和/或Ga和/SFe。
[0024]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，所述金屬催化物的厚度在10?20nm之間。
[0025]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，對所述金屬催化物進(jìn)行刻蝕后形成一圓柱形結(jié)構(gòu)，所述圓柱形結(jié)構(gòu)的直徑在0.02?0.2μπι之間。
[0026]作為一個優(yōu)選的實施例，上述的3D周圍柵極MOS管的制備方法，采用化學(xué)機(jī)械研磨工藝進(jìn)行所述平坦化處理。
[0027]上述技術(shù)方案具有如下優(yōu)點或有益效果:本發(fā)明提供的3D周圍柵極MOS管的制備方法制備出了高性能的3D周圍柵極MOS晶體管。該方法操作簡便，提高了柵極對溝道的控制能力并改善了器件性能，除此之外還節(jié)省了晶圓的表面空間，提高了集成度。
【附圖說明】
[0028]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0029]圖1為本發(fā)明一種3D周圍柵極MOS管的制備方法流程示意圖一；
[0030]圖2為本發(fā)明一種3D周圍柵極MOS管的制備方法流程示意圖二；
[0031]圖3Α為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖一；
[0032]圖3Β為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖二
[0033]圖3C為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖三；
[0034]圖3D為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖四；
[0035]圖3Ε為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖五；
[0036]圖3F為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖六；
[0037]圖3G為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖七；
[0038]圖3H為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖八；
[0039]圖31為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖九；
[0040]圖3J為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖十；
[0041 ]圖3K為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖1 ；
[0042]圖3L為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖十二；
[0043]圖3M為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖十三；
[0044]圖3N為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖十四；
[0045]圖30為本發(fā)明一種3D周圍柵極MOS管的制備方法的制備過程中的MOS管的結(jié)構(gòu)示意圖十五。
【具體實施方式】
[0046]下面結(jié)合附圖和具體實施例對本發(fā)明一種3D周圍柵極MOS管的制備方法進(jìn)行詳細(xì)說明。
[0047]如圖1?30所示，一種3D周圍柵極MOS管的制備方法，包括步驟:
[0048]S1:在硅襯底01上形成一 N型阱02、P型阱04以及一淺溝隔離03，所述淺溝隔離03位于N型阱02和P型阱04的之間，以將N型阱02與P型阱04隔離；
[0049]S2:分別在匪OS硅納米線生長位置處(S卩N型阱02之上)以及PMOS硅納米線生長位置處(即P型阱04之上)進(jìn)行硅納米線生長；
[0050]S3:沉積氧化隔離層I并進(jìn)行CMP工藝，并將硅納米線頂部上的氧化隔離層磨平；[0051 ] S4:去掉位于匪OS和PMOS之間(S卩N型阱02之上的硅納米線與P型阱04之上的硅納米線之間)的氧化隔離層I;
[0052]S5:進(jìn)行柵氧化層3(gate oxide)和多晶硅4(poly)沉積，并刻蝕掉匪OS和PMOS之間的多晶娃4;
[0053]S6:沉積氧化隔離層I，并采用CMP工藝將頂部磨平，然后采用刻蝕工藝，將氧化隔離層I刻蝕到柵極的邊緣，去掉露出的多晶硅4;
[0054]S7:再次沉積氧化隔離層I，進(jìn)行源極(source)、漏極(drain)和柵極(gate)的制備，進(jìn)而形成晶體管。
[0055]進(jìn)一步來講，在匪OS硅納米線生長位置處進(jìn)行硅納米線生長的過程主要包括步驟:
[0056]SO1:在硅襯底01上沉積氧化隔離層I，并刻蝕露出N型阱02的位置；
[0057]S02:沉積金屬催化物2，對金屬催化物2進(jìn)行刻蝕，保留匪OS硅納米線生長位置的金屬催化物2;
[0058]S03:依次進(jìn)行N型、P型和N型硅納米線生長。
[0059]進(jìn)一步來講，在PMOS硅納米線生長位置處進(jìn)行硅納米線生長的過程包括步驟:
[0060]Sll:在硅襯底01上沉積氧化隔離層I，并刻蝕露出P型阱04的位置；
[0061 ] S12:沉積金屬催化物2，對金屬催化物2進(jìn)行刻蝕，保留PMOS硅納米線生長位置的金屬催化物2;
[0062]S13:依次進(jìn)行P型、N型和P型硅納米線生長。
[0063]所以，如圖2所示，本實施例提供的3D周圍柵極MOS管的制備方法可以包括步驟:
[0064]S1:如圖3A所示，在硅襯底01上形成一 N型阱02、P型阱04以及一淺溝隔離03，該淺溝隔離03用于將N型阱02和P型阱04隔離；
[0065]S01:如圖3B所示，在硅襯底01上沉積氧化隔離層I，并刻蝕露出N型阱02表面的位置；
[0066]S02:如圖3C所示，沉積金屬催化物2，并對該金屬催化物2進(jìn)行刻蝕，以保留匪OS硅納米線生長位置的金屬催化物2，進(jìn)而形成NMOS硅納米線生長的位置；
[0067]S03:如圖3D所示，利用低壓化學(xué)氣相沉積(LPCVD—Low Pressure ChemicalVapor Deposit1n，簡稱LPCVD)工藝依次進(jìn)行N型納米線、P型納米線和N型娃納米線(即圖中按照從下至上順序依次疊置于N型阱02之上的結(jié)構(gòu))生長；
[0068]Sll:如圖3E所示，沉積氧化隔離層I，刻蝕并露出P型阱04上表面的區(qū)域；
[0069]S12:如圖3F所示，沉積金屬催化物2，并對金屬催化物2進(jìn)行刻蝕，以保留PMOS硅納米線生長位置的金屬催化物2，進(jìn)而形成硅納米線生長的位置；
[0070]S13:如圖3G所示，利用LPCVD工藝依次進(jìn)行P型硅納米線、N型硅納米線和P型硅納米線(即圖中按照從下至上順序依次疊置于P型阱04之上的結(jié)構(gòu))生長；
[0071]S3:如圖3H所示，繼續(xù)沉積氧化隔離層I并進(jìn)行CMP工藝，以將該氧化隔離層I的頂部予以磨平，并同時去除位于硅納米線頂部的金屬催化物，進(jìn)而將上述生長的硅納米線的上表面予以暴露；
[0072]S4:如圖31所示，去掉NMOS和PMOS位于中間區(qū)域的部分氧化隔離層I;
[0073]55:如圖3】至圖31(所示，依次進(jìn)行柵氧化層3(83七6 <^1(16)和多晶娃4(口017)沉積后，刻蝕掉位于NMOS和PMOS之間的部分多晶硅4及柵氧化層3至氧化隔離層I的上表面；
[0074]S6:如圖3L和圖3沖斤示，沉積氧化隔離層I，并采用CMP工藝將頂部磨平后，然后采用刻蝕工藝，將氧化隔離層I刻蝕到柵極的邊緣處，并去掉露出的多晶硅4，以將剩余的柵氧化層3的部分表面予以暴露；
[0075]S7:如圖30所示，再次沉積氧化隔離層I及平坦化工藝后，繼續(xù)源極、漏極和柵極的制備，進(jìn)而形成MOS晶體管。
[0076]具體來說，在本實施例提出的3D周圍柵極MOS管的制備方法中，先要將氧化物、SiN利用STKShallow Trench Isolat1n，淺溝道隔離)以及IMP(離子植入)等工藝在娃層上形成N型阱02和P型阱04以及一淺溝道隔離，該淺溝道隔離位于N型阱02和P型阱04之間。之后，在該硅襯底01上沉積氧化隔離層I，并刻蝕露出N型阱02的位置。
[0077]之后，采用電子束蒸鍍的方式沉積金屬催化物2，對金屬催化物2進(jìn)行刻蝕，但是要保留匪OS硅納米線生長位置的金屬催化物2，以形成硅納米線生長的位置，之后，利用LPV⑶工藝依次在該位置進(jìn)行N型、P型和N型的硅納米線生長。納米線生長完成后，在該納米線生長的位置處進(jìn)行沉積氧化隔離層I，并刻蝕露出P型阱04的位置。
[0078]進(jìn)一步的，在露出了P型阱04的位置后，沉積金屬催化物2，對金屬催化物2進(jìn)行刻蝕，以保留PMOS處的硅納米線生長位置的金屬催化物2，形成硅納米線生長的位置。然后，利用LPV⑶工藝依次在該位置進(jìn)行P型、N型和P型的硅納米線生長。納米線生長完成后，沉積氧化隔離層1，然后利用CMP工藝將頂部磨平，去掉氧化隔離層I，然后進(jìn)行柵氧化層3和多晶硅4的沉積，刻蝕掉NMOS管和PMOS管之間的多晶硅4。再進(jìn)行氧化隔離層I的沉積，采用CMP工藝將底部磨平，然后采用刻蝕工藝，將氧化隔離層I刻蝕到柵極的上邊緣，去掉露出的多晶硅4。
[0079]最后，沉積氧化隔離層I，進(jìn)行源極、漏極以及柵極的制備，從而形成一晶體管。
[0080]進(jìn)一步說，在本實施例提出的3D周圍柵極MOS管的制備方法中，在執(zhí)行完SI后可以先執(zhí)行Sll?S13，之后執(zhí)行SOl?S03，然后再進(jìn)行S3?S7的過程。
[0081]進(jìn)一步來講，在步驟S02中，在N型阱02上的硅納米線生長的位置上形成的金屬催化物2具有一定的厚度和尺寸，該催化物可以為Au、N1、Ga、Fe等金屬材料，其厚度在10?20nm之間。對金屬催化物2進(jìn)行刻蝕后，留下了金屬催化物圓柱形結(jié)構(gòu)，該圓柱形結(jié)構(gòu)的直徑在0.02?0.2口111之間。
[0082]進(jìn)一步來講，在步驟S03中，利用LPCVD原位摻雜技術(shù)依次沉積一定厚度的N型、P型以及N型納米線以作為匪OS管的源區(qū)。在該納米線中，第一個N型層的厚度在0.05?0.2μπι之間，P型層的厚度在0.03?0.3μπι之間，第二個N型層厚度在0.1?0.25μπι之間。
[0083]進(jìn)一步來講，在步驟S12中，沉積了一定厚度的金屬催化物2之后，利用光刻工藝確定出PMOS硅納米線的生長點。值得指出的是，此處的金屬催化物2可以為Au、N1、Ga、Fe等金屬材料，其厚度在10?20nm之間。對金屬催化物2進(jìn)行刻蝕后，留下了一圓柱形結(jié)構(gòu)，該圓柱形結(jié)構(gòu)的直徑在0.02?0.2μπι之間。
[0084]進(jìn)一步來講，在步驟S13中，利用LPCVD原位摻雜技術(shù)依次沉積一定厚度的P型、N型以及P型納米線以作為匪OS管的源區(qū)。在該納米線中，第一個P型層的厚度在0.05?0.2μπι之間，?^型層的厚度在0.03?0.341]1之間，第二個N型層厚度可以在0.1?0.25μηι之間。
[0085]總體來講，本實施例提出的3D周圍柵極MOS管的制備方法，通過在N型阱02和P型阱04上制備出一定厚度和形狀尺寸的金屬催化物2，利用金屬催化物2在與Si襯底界面的共晶液滴的飽和析出作用，實現(xiàn)硅納米線陣列的生長。此外，在生長的過程中采用原位摻雜技術(shù)進(jìn)行N型/P型/N型硅納米線或P型/N型/P型硅納米線生長。最后，通過柵極和CT制備工藝，形成3D周圍柵極MOS晶體管。
[0086]本實施例提供的3D周圍柵極MOS管的制備方法制備出了高性能的3D周圍柵極MOS晶體管。該方法操作簡便，提高了柵極對溝道的控制能力并改善了器件性能，除此之外還節(jié)省了晶圓的表面空間，提高了集成度。
[0087]綜上所述，本發(fā)明提供一種3D周圍柵極MOS管的制備方法，通過在硅襯底上形成被淺溝槽隔離結(jié)構(gòu)隔離的N型阱與P型阱；分別在N阱區(qū)之上以及P阱區(qū)之上進(jìn)行硅納米線生長，以分別形成NPN納米線和PNP納米線;繼續(xù)沉積氧化隔離層并進(jìn)行平坦化處理后，去掉位于中間部分的氧化隔離層;依次進(jìn)行柵氧化層和多晶硅的沉積，并刻蝕掉位于NPN納米線與PNP納米線之間的多晶硅后，沉積氧化隔離層;去除部分氧化隔離層，以將覆蓋在NPN納米線與PNP納米線之上的部分多晶硅予以暴露，并將暴露的多晶硅予以去除;再次沉積氧化隔離層后，進(jìn)行源極、漏極以及柵極的制備，以形成MOS管。該方法操作簡便，提高了柵極對溝道的控制能力并改善了器件性能。
[0088] 對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【主權(quán)項】
1.一種3D周圍柵極MOS管的制備方法，其特征在于，所述方法包括步驟: SI，在硅襯底上形成一 N型阱、一 P型阱以及一淺溝隔離，所述淺溝隔離將所述N型阱與所述P型阱隔離； S2，分別在NMOS硅納米線生長位置處以及PMOS硅納米線生長位置處進(jìn)行硅納米線生長； S3，沉積氧化隔離層并進(jìn)行處理后，對所述MOS管的頂部進(jìn)行平坦化處理； S4，去掉NMOS和PMOS中間的所述氧化隔離層； S5，依次進(jìn)行柵氧化層和多晶硅的沉積后，刻蝕掉位于NMOS和PMOS之間的所述多晶硅； S6，繼續(xù)沉積氧化隔離層后，并將該氧化隔離層刻蝕到柵極的邊緣后，去除露出的多晶娃； S7，再次沉積一氧化隔離層后，繼續(xù)源極、漏極以及柵極的制備。2.根據(jù)權(quán)利要求1所述的3D周圍柵極MOS管的制備方法，其特征在于，在匪OS硅納米線生長位置處進(jìn)行硅納米線生長的過程包括: SOl，在所述硅襯底上沉積所述氧化隔離層，并刻蝕露出所述N型阱的位置； S02，沉積金屬催化物，對所述金屬催化物進(jìn)行刻蝕，保留匪OS硅納米線生長位置的所述金屬催化物； S03，依次進(jìn)行N型、P型和N型硅納米線生長。3.根據(jù)權(quán)利要求2所述的3D周圍柵極MOS管的制備方法，其特征在于，在步驟S03中，第一個N型硅納米線的厚度在0.05?0.2μπι之間，P型硅納米線的厚度在0.03?0.3μπι之間，第二個N型硅納米線厚度在0.1?0.25μπι之間。4.根據(jù)權(quán)利要求1所述的3D周圍柵極MOS管的制備方法，其特征在于，在PMOS硅納米線生長位置處進(jìn)行硅納米線生長的過程主要包括步驟: SI I，在所述硅襯底上沉積所述氧化隔離層，并刻蝕露出所述P型阱的位置； S12，沉積金屬催化物，對所述金屬催化物進(jìn)行刻蝕，保留PMOS硅納米線生長位置的所述金屬催化物； S13，依次進(jìn)行P型、N型和P型硅納米線生長。5.根據(jù)權(quán)利要求4所述的3D周圍柵極MOS管的制備方法，其特征在于，在步驟S13中，第一個P型硅納米線的厚度在0.05?0.2μπι之間，N型硅納米線的厚度在0.03?0.3μπι之間。6.根據(jù)權(quán)利要求2或4所述的3D周圍柵極MOS管的制備方法，其特征在于，利用LPCVD原位摻雜技術(shù)進(jìn)行N型和或P型硅納米線的生長。7.根據(jù)權(quán)利要求2或4所述的3D周圍柵極MOS管的制備方法，其特征在于，所述金屬催化物為Au和/或Ni和/或Ga和/或Fe。8.根據(jù)權(quán)利要求7所述的3D周圍柵極MOS管的制備方法，其特征在于，所述金屬催化物的厚度在10?20nm之間。9.根據(jù)權(quán)利要求2或4所述的3D周圍柵極MOS管的制備方法，其特征在于，對所述金屬催化物進(jìn)行刻蝕后形成一圓柱形結(jié)構(gòu)，所述圓柱形結(jié)構(gòu)的直徑在0.02?0.2μπι之間。10.根據(jù)權(quán)利要求1所述的3D周圍柵極MOS管的制備方法，其特征在于，采用化學(xué)機(jī)械研磨工藝進(jìn)行所述平坦化處理。
【文檔編號】H01L29/10GK105870192SQ201610310451
【公開日】2016年8月17日
【申請日】2016年5月11日
【發(fā)明人】田武, 江寧
【申請人】武漢新芯集成電路制造有限公司