具有無損壞選擇柵極的分離柵閃存結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具有無損壞選擇柵極的分離柵閃存結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]閃存是一種可電擦除和重新編程的電非易失性計算機存儲介質(zhì)。它廣泛用在各種商業(yè)和軍用電子器件和裝備中。為了存儲信息，閃存包括可尋址的存儲單元陣列，通常由浮置柵極晶體管制成。閃存單元的常見類型包括疊柵存儲單元和分柵存儲單元。相比于疊柵存儲單元，分柵存儲單元具有若干優(yōu)勢，諸如較低的功耗、較高的注入效率、對短溝道效應(yīng)較低的敏感性和較高的擦除免疫力。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種集成電路(1C)，包括:分離柵閃存單元，所述IC包括:半導(dǎo)體襯底，包括第一源極/漏極區(qū)和第二源極/漏極區(qū)；選擇柵極，布置在所述半導(dǎo)體襯底上方，并且具有鄰近所述第二源極/漏極區(qū)的外側(cè)壁和鄰近所述第一源極/漏極區(qū)的內(nèi)側(cè)壁；存儲柵極，布置在所述第一源極/漏極區(qū)和所述選擇柵極的內(nèi)側(cè)壁之間的半導(dǎo)體襯底上方，并且所述存儲柵極的外側(cè)壁鄰近所述第一源極/漏極區(qū)且所述存儲柵極的內(nèi)側(cè)壁鄰近所述選擇柵極的內(nèi)側(cè)壁；電荷捕獲電介質(zhì)，布置在所述存儲柵極和所述選擇柵極的內(nèi)側(cè)壁之間，并且布置在所述存儲柵極下方；外圍側(cè)壁結(jié)構(gòu)，布置在所述存儲柵極的外側(cè)壁和所述第一源極/漏極區(qū)之間的半導(dǎo)體襯底上方；以及中心側(cè)壁結(jié)構(gòu)，布置在所述選擇柵極的外側(cè)壁和所述第二源極/漏極區(qū)之間的半導(dǎo)體襯底上方，其中，布置在所述半導(dǎo)體襯底之上的所述中心側(cè)壁結(jié)構(gòu)的底面遠(yuǎn)高于所述外圍側(cè)壁結(jié)構(gòu)的底面。
[0004]在上述IC中，還包括:中心側(cè)壁電介質(zhì),布置在所述中心側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間；以及外圍側(cè)壁電介質(zhì)，布置在所述外圍側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間，其中，所述位于所述中心側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間的所述中心側(cè)壁電介質(zhì)的電介質(zhì)厚度大于位于所述外圍側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間的所述外圍側(cè)壁電介質(zhì)的電介質(zhì)厚度。
[0005]在上述IC中，還包括:中心側(cè)壁電介質(zhì),布置在所述中心側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間；以及外圍側(cè)壁電介質(zhì)，布置在所述外圍側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間，其中，所述位于所述中心側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間的所述中心側(cè)壁電介質(zhì)的電介質(zhì)厚度大于位于所述外圍側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間的所述外圍側(cè)壁電介質(zhì)的電介質(zhì)厚度；其中，所述中心側(cè)壁電介質(zhì)進(jìn)一步布置在所述選擇柵極和所述中心側(cè)壁結(jié)構(gòu)的相鄰側(cè)壁之間。
[0006]在上述IC中，還包括:中心側(cè)壁電介質(zhì),布置在所述中心側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間；以及外圍側(cè)壁電介質(zhì)，布置在所述外圍側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間，其中，所述位于所述中心側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間的所述中心側(cè)壁電介質(zhì)的電介質(zhì)厚度大于位于所述外圍側(cè)壁結(jié)構(gòu)和所述半導(dǎo)體襯底之間的所述外圍側(cè)壁電介質(zhì)的電介質(zhì)厚度；其中，所述外圍側(cè)壁電介質(zhì)是本征氧化物。
[0007]在上述IC中，其中，所述外圍側(cè)壁結(jié)構(gòu)與所述電荷捕獲電介質(zhì)的側(cè)壁鄰接。
[0008]在上述IC中，其中，所述外圍側(cè)壁結(jié)構(gòu)與所述半導(dǎo)體襯底的頂面鄰接。
[0009]在上述IC中，進(jìn)一步包括:側(cè)部密封件，形成在所述電荷捕獲電介質(zhì)上方并且與所述存儲柵極和所述外圍側(cè)壁結(jié)構(gòu)橫向鄰接。
[0010]在上述IC中，其中，所述半導(dǎo)體襯底進(jìn)一步包括第三源極/漏極區(qū)，所述第三源極/漏極區(qū)布置在所述第二源極/漏極區(qū)相對于所述第一源極/漏極區(qū)的相對側(cè)上，并且其中，所述IC進(jìn)一步包括:第二選擇柵極，布置在所述半導(dǎo)體襯底上方，并且具有鄰近所述第二源極/漏極區(qū)的外側(cè)壁和鄰近所述第三源極/漏極區(qū)的內(nèi)側(cè)壁；第二存儲柵極，布置在所述第三源極/漏極區(qū)和所述第二選擇柵極的內(nèi)側(cè)壁之間的半導(dǎo)體襯底上方，并且所述第二存儲柵極的外側(cè)壁鄰近所述第三源極/漏極區(qū)且所述第二存儲柵極的內(nèi)側(cè)壁鄰近所述第二選擇柵極的內(nèi)側(cè)壁；第二電荷捕獲電介質(zhì)，布置在所述第二存儲柵極和所述第二選擇柵極的內(nèi)側(cè)壁之間，并且布置在所述第二存儲柵極下方；第二外圍側(cè)壁結(jié)構(gòu)，布置在所述第二存儲柵極的外側(cè)壁和所述第三源極/漏極區(qū)之間的半導(dǎo)體襯底上方；以及第二中心側(cè)壁結(jié)構(gòu)，布置在所述第二選擇柵極的外側(cè)壁和所述第二源極/漏極區(qū)之間的半導(dǎo)體襯底上方，其中，布置在所述半導(dǎo)體襯底之上的所述第二中心側(cè)壁結(jié)構(gòu)的底面遠(yuǎn)高于所述第二外圍側(cè)壁結(jié)構(gòu)的底面。
[0011]根據(jù)本發(fā)明的另一個方面，提供了一種制造一對分離柵閃存單元的半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括:在半導(dǎo)體襯底上形成間隔開的一對選擇柵極；形成填充所述選擇柵極之間的中心區(qū)的犧牲間隔件；沿著所述選擇柵極的側(cè)壁并且在所述犧牲間隔件和所述選擇柵極的頂面上方共形地形成電荷捕獲介電層；以及在所述電荷捕獲介電層上方和橫向鄰接所述電荷捕獲介電層的位置處形成對應(yīng)于所述一對選擇柵極的一對存儲柵極。
[0012]在上述方法中，進(jìn)一步包括:形成所述電荷捕獲介電層以在所述選擇柵極之間的所述中心區(qū)上方線性延伸。
[0013]在上述方法中，進(jìn)一步包括:去除所述電荷捕獲介電層在所述選擇柵極和所述犧牲間隔件的頂面上方形成的部分，而保留所述電荷捕獲介電層的布置在所述選擇柵極和所述存儲柵極的相鄰側(cè)壁之間的部分以及布置在所述半導(dǎo)體襯底和所述存儲柵極之間的部分；以及在去除所述電荷捕獲介電層的部分的操作之后，去除所述犧牲間隔件。
[0014]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)。
[0015]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)；進(jìn)一步包括:由介電材料形成所述襯墊；以及由導(dǎo)電材料形成所述犧牲間隔件。
[0016]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)；進(jìn)一步包括:形成具有與所述選擇柵極的頂面大約共平面的頂面的所述襯墊和所述犧牲間隔件。
[0017]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)；進(jìn)一步包括:在形成所述電荷捕獲介電層之后，從所述中心區(qū)去除所述犧牲間隔件；在所述中心區(qū)中的所述襯墊上方和橫向鄰接所述襯墊的位置處形成對應(yīng)于所述一對選擇柵極的一對間隔開的中心側(cè)壁結(jié)構(gòu)；以及在所述中心區(qū)外側(cè)的所述半導(dǎo)體襯底上方和橫向鄰接所述半導(dǎo)體襯底的位置處形成對應(yīng)于所述一對存儲柵極的一對外圍側(cè)壁結(jié)構(gòu)。
[0018]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)；進(jìn)一步包括:在形成所述電荷捕獲介電層之后，從所述中心區(qū)去除所述犧牲間隔件；在所述中心區(qū)中的所述襯墊上方和橫向鄰接所述襯墊的位置處形成對應(yīng)于所述一對選擇柵極的一對間隔開的中心側(cè)壁結(jié)構(gòu)；以及在所述中心區(qū)外側(cè)的所述半導(dǎo)體襯底上方和橫向鄰接所述半導(dǎo)體襯底的位置處形成對應(yīng)于所述一對存儲柵極的一對外圍側(cè)壁結(jié)構(gòu)；進(jìn)一步包括:在具有比第二介電區(qū)域更大厚度的第一介電區(qū)域上方形成所述中心側(cè)壁結(jié)構(gòu)，其中，在所述第二介電區(qū)域上方形成有所述外圍側(cè)壁結(jié)構(gòu)，所述第一介電區(qū)域和所述第二介電區(qū)域分別從大約與所述半導(dǎo)體襯底的頂面平齊處延伸至大約與所述中心側(cè)壁結(jié)構(gòu)和所述外圍側(cè)壁結(jié)構(gòu)的底面平齊處。
[0019]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)；進(jìn)一步包括:在形成所述電荷捕獲介電層之后，從所述中心區(qū)去除所述犧牲間隔件；在所述中心區(qū)中的所述襯墊上方和橫向鄰接所述襯墊的位置處形成對應(yīng)于所述一對選擇柵極的一對間隔開的中心側(cè)壁結(jié)構(gòu)；以及在所述中心區(qū)外側(cè)的所述半導(dǎo)體襯底上方和橫向鄰接所述半導(dǎo)體襯底的位置處形成對應(yīng)于所述一對存儲柵極的一對外圍側(cè)壁結(jié)構(gòu)；進(jìn)一步包括:形成與所述半導(dǎo)體襯底的頂面鄰接的所述外圍側(cè)壁結(jié)構(gòu)。
[0020]在上述方法中，進(jìn)一步包括:形成共形地作為所述中心區(qū)的內(nèi)襯的襯墊；以及在所述襯墊上方形成所述犧牲間隔件，并且所述犧牲間隔件填充所述中心區(qū)；進(jìn)一步包括:在形成所述電荷捕獲介電層之后，從所述中心區(qū)去除所述犧牲間隔件；在所述中心區(qū)中的所述襯墊上方和橫向鄰接所述襯墊的位置處形成對應(yīng)于所述一對選擇柵極的一對間隔開的中心側(cè)壁結(jié)構(gòu)；以及在所述中心區(qū)外側(cè)的所述半導(dǎo)體襯底上方和橫向鄰接所述半導(dǎo)體襯底的位置處形成對應(yīng)于所述一對存儲柵極的一對外圍側(cè)壁結(jié)構(gòu)；進(jìn)一步包括:在所述電荷捕獲介電層上方和橫向鄰接相對應(yīng)的存儲柵極和相對應(yīng)的外圍側(cè)壁結(jié)構(gòu)的位置處形成對應(yīng)于存儲柵極的一對側(cè)壁密封件。
[0021]根據(jù)本發(fā)明的又一個方面，提供了一種集成電路(IC)，包括一對分離柵閃存單元，所述IC包括:半導(dǎo)體襯底，包括布置在共同的源極/漏極區(qū)的相對兩側(cè)上的第一獨立源極/漏極區(qū)和第二獨立源極/漏極區(qū)；第一選擇柵極和第二選擇柵極，布置在所述第一獨立源極/漏極區(qū)和所述第二獨立源極/漏極區(qū)之間的半導(dǎo)體襯底上方并且布置在所述共同的源極/漏極區(qū)的相對兩側(cè)上；第一存儲柵極和第二存儲柵極，布置在所述半導(dǎo)體襯底上方并且分別布置在所述第一獨立源極/漏極區(qū)和所述第二獨立源極/漏極區(qū)與所述第一選擇柵極和所述第二選擇柵極之間；第一外圍側(cè)壁結(jié)構(gòu)和第二外圍側(cè)壁結(jié)構(gòu)，分別布