專利名稱：制造動態(tài)隨機存取存儲器結構的方法
技術領域：
本發(fā)明涉及一種在半導體襯底上制造動態(tài)隨機存取存儲器(dynamicrandom access memory，DRAM)的方法。由于電容的增加，使用一個堆疊電容來持續(xù)增加動態(tài)隨機存取存儲器的信號將受限于潛在轉移晶體管的大小。潛在轉移電晶體管尺寸的縮減將減少用于一個覆蓋堆疊電容結構的面積，因此促使半導體器件設計師、以及工藝工程師轉向動態(tài)隨機存取存儲器單元，以結合形成溝道電容。在一個半導體襯底溝道內形成動態(tài)隨機存取存儲器電容將使動態(tài)隨機存取存儲器件密度達到64百萬位元(Mbit)或更高。
本發(fā)明將提供一個利用二維溝道電容結構(two dimensional trenchcapacitor structure)來形成高密度動態(tài)隨機存取存儲器設計的生產程序。結合絕緣體基外延硅(silicon on insulator,SOI)的使用，本發(fā)明能在絕緣體基外延硅下的絕緣層溝道產生溝道下部切除，并在一特定深度使表面積增加。另外，存在溝道邊緣的存儲節(jié)點介電層縮短了絕緣體基外延硅到半導體襯底的距離，而使制造在絕緣體基外延硅上的動態(tài)隨機存取存儲器結構除去浮置基體效應。公知技術如Tang，在美國專利5,585,285中顯示出通過絕緣體基外延硅層的一溝道，但該發(fā)明并無顯示提供額外電容表面積下部切除的意圖。Ohtsuki等人，在美國專利5,629,226中提到利用溝道電容形成動態(tài)隨機存取存儲器件和以擴散技術來加寬槽底。然而這些公知技術在形成動態(tài)隨機存取存儲器件上都沒有提到溝道的側向下部切除，也沒使用存儲節(jié)點介電層來縮短絕緣體基外延硅到半導體襯底的距離來除去浮置基體效應(floating bodyeffect)。
本發(fā)明的一個目的是要在包括一溝道電容結構的絕緣體基外延硅層制造一動態(tài)隨機存取存儲器單元。
本發(fā)明的另一個目的是要使用一個二維溝道電容結構，其中包括了通過絕緣體基外延硅，經由下方的絕緣層而進入半導體襯底的一垂直溝道部分，以及經由在絕緣體基外延硅和半導體襯底之間該絕緣層的下部切除所得到的橫向溝道部分。
本發(fā)明還有一個目的，就是要消除在該溝道邊緣因使用多晶硅層來縮短絕緣體基外延硅到半導體的距離所產生在絕緣體基外延硅器件的浮置基體效應。
本發(fā)明為要在一絕緣體基外延硅上產生一動態(tài)隨機存取存儲器單元器件，提出一種利用二維溝道電容結構以及多晶硅層來縮短絕緣體基外延硅到半導體襯底距離的方法；提供了在一半導體襯底上覆蓋于絕緣層的硅層。首先，在絕緣體基外延硅上產生一墊氧化硅層；隨后在該氧化硅層、絕緣體基外延硅、絕緣體基外延硅下的絕緣層以及在半導體襯底的一部分，以各向異性(anisotropic)反應式離子蝕刻工藝(reactive ion etching,RIE)形成一垂直溝道。用各向同性濕性蝕刻工藝加寬在該絕緣層中的溝道，以使在該絕緣體基外延硅和該半導體襯底間的絕緣層中形成一橫向溝道。接著淀積一厚度能連接該溝道邊緣但并不完全填滿該溝道的多晶硅層以連接該絕緣體基外延硅和半導體襯底，在第一多晶硅層上淀積一介電層后再覆蓋第二多晶硅層，使該溝道完全填滿；并使用各向異性離子蝕刻工藝來去除該溝道外的第二多晶硅層、介電層以及第一多晶硅層，形成溝道電容結構。這包括由該第一多晶硅層所形成的一存儲節(jié)點；一電容介電層；以及由該第二多晶硅層所形成的一單元平板。該墊氧化層是隨著轉移晶體管的產生所去除的；而該轉移晶體管包含了在該絕緣體基外延硅層上的一薄柵絕緣層；在該薄柵絕緣層上的一多晶硅柵結構；輕摻雜源極與其漏極區(qū)；多晶硅柵結構邊緣的絕緣間隙；以及重摻雜源極與其漏極區(qū)。
為使本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作如下的詳細說明。


圖1至圖7表示在絕緣體基外延硅上結合二維溝道電容結構而產生一動態(tài)隨機存取存儲器單元的工藝過程的剖面圖。
以下將詳細描述在一絕緣體基外延硅層上結合二維溝道電容結構而產生一動態(tài)隨機存取存儲器單元的方法，以及一個用來連接該絕緣體基外延硅層到該半導體襯底的多晶硅存儲節(jié)點結構。
圖1顯示出一P型單晶硅晶向指數<100>的半導體襯底1，以及利用注氧隔離(Separation by IMplanted OXygen,SIMOX)來產生在上述襯底1與覆蓋絕緣體基外延硅層3之間的氧化硅層2的方法。該過程運用高能量將氧離子注入半導體襯底1，接著以高溫回火(high temperature annealing)產生在絕緣體基外延硅層3之下的，厚度約1500-3000埃(Angstroms,A)含氧化硅的絕緣體2。此覆蓋的絕緣體基外延硅層3包括了具有晶向指數<100>，厚度1000-3000埃和一電阻率為10-50歐姆-公分(ohm-cm)與P型襯底1相同的P型硅；絕緣體基外延硅層3的缺陷密度具有相當于一商業(yè)上可利用的絕緣體基外延硅晶片的缺陷密度，并與大于襯底硅晶片的缺陷密度有所比較。厚度約100-300埃的墊氧化硅層4是在該絕緣體基外延硅層上加熱生長的。這些過程均以圖l表示。然而，通過利用硅的局部氧化技術(localoxidation of silicon,LOCOS)所產生的絕緣區(qū)域則未示于圖中。
圖2概括繪示一垂直溝道的產生方式。具有約0.30-0.60微米(μm)直徑開口5b的一光刻膠層5a在墊氧化硅層4上形成。使用各向異性反應性離子蝕刻工藝，對墊氧化硅層4和氧化硅層使用含氟蝕刻劑，以及對絕緣體基外延硅體3和半導體襯底1使用含氯蝕刻劑，就能形成一直徑約0.30-0.60微米的垂直溝道6a。具有深度約1.0-5.0微米的垂直溝道一直延伸至半導體襯底l，接著，氧化硅層2的暴露邊緣用一緩沖的氫氟酸溶液侵蝕，造成該氧化硅層2的下部切除以及一側向溝道部分6b的產生。
如圖3所示，該側向溝道在絕緣體基外延硅層3和半導體襯底1之間向內延伸約0.2-1.0埃。該二維溝道的產生就將比一維相當物的電容表面積更為增加。
光刻膠5a的去除是經過氧等離子體灰化并謹慎的濕性清洗，這包括了為去除暴露在二維溝道中絕緣體基外延硅層3和半導體襯底1邊緣的原始氧化物的一緩沖的氫氟酸過程。接著，利用一低壓化學汽相淀積法淀積一厚度約為750-1000埃的第一多晶硅層7。
如圖4所示，第一多晶硅層的生長是在淀積溫度約570-630℃之間。在乙硼烷加入硅烷氣氛下，并利用一P型摻雜過程完成；因此，這將成為該二維溝道電容結構中該存儲節(jié)點結構的第一多晶硅層7，在二維溝道內持續(xù)延伸并電連接絕緣體基外延硅層到襯底1。圖4概括繪示在第一多晶硅層7的頂端表面形成用于該電容介電層的介電層8，此介電層8相當于一厚度約40-150埃的氧化硅是五氧化二鉭(Ta2O5)或氧化物-氮化物-氧化物(OXidized silicon Nitride on Silicon Oxide,ONO)。
接著，在570-630℃再以低壓化學汽相淀積法(low pressure chemicalvapor deposition,LPCVD)淀積一厚度約為1000-2500埃的第二多晶硅層9，以便完全填滿該二維溝道；同時第二多晶硅層能在磷化氫或乙硼烷加到硅烷氣氛下的摻雜方式被生成一N型或P型層。如圖5所示，第二多晶硅也能被淀積于內部，并利用離子注入工藝，以磷或砷為N型雜質，硼為P型雜質摻雜。如圖6所示，在第二多晶硅層9和第一多晶硅層7上使用含氯蝕刻劑，而在介電層8上使用含氟蝕刻劑，能使第二多晶硅層9、介電層8以及第一多晶硅層7藉由各向異性反應性離子蝕刻工藝被蝕刻。因此存在該二維溝道中一電容結構包含由第一多晶硅層7形成的存儲節(jié)點結構、由介電層8所形成的電容介電層以及由第二多晶硅層9所形成的單元平板；而該電容的電容增加乃是經由該側向溝道部分6b所完成的。而出現在絕緣體基外延硅種類的器件中有浮置基體效應，則因該存儲節(jié)點結構或第一多晶硅層7縮短了絕緣體基外延硅3到半導體襯底的距離而被消除。最后在圖7中涉及了該動態(tài)隨機存取存儲器的轉移柵晶體管。在墊氧化硅層4經由一緩沖的氫氟酸溶液、或以三氟甲烷(CHF3)為蝕刻劑的各向異性反應性離子蝕刻工藝被去除后，厚度約為60-120埃的氧化硅柵絕緣層10將被熱生長。一厚度約為1500-4000埃的第三多晶硅層是利用各向異性反應性離子蝕刻工藝被淀積并同時在添加磷化氫或砷到硅烷氣氛中受摻雜，該第三多晶硅層也能先在內部被長入，再以砷或磷離子利用離子注入法摻雜。在圖7中，使用含氯蝕刻劑的傳統光刻及各向異性反應性蝕刻工藝是用來形成多晶硅柵結構11。而半導體襯底1中不被多晶硅柵結構11所遮蓋的區(qū)域則形成輕摻雜源極及其漏極區(qū)域12。輕摻雜漏極區(qū)及源極區(qū)域是以一劑量約1013-1014原子/平方公分(atoms/cm2)和能量約為5至30千電子伏(KeV)將砷或磷離子注入形成的。在多晶硅柵結構11邊緣的絕緣柵間隙13是經由低壓化學汽相淀積或等離子體增強化學汽相淀積法(plasma enhanced chemical vapor deposition,PECVD)形成的，隨后再以含氟蝕刻劑應用各向異性反應性蝕刻工藝，淀積形成厚度約為1000-3000埃的氧化硅層，最后重濃度源極區(qū)及其漏極區(qū)14則是以一劑量約為1015-1016原子/平方公分和能量約為10-100千電子伏將砷或磷離子注入形成的。
綜上所述，雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種更動與潤飾，因此本發(fā)明的保護范圍當以權利要求書所界定的范圍為準。
權利要求
1．一種在半導體襯底上制造動態(tài)隨機存取存儲器的方法，包括下列步驟在該半導體襯底中形成一絕緣層，并在該絕緣層上覆蓋一絕緣體基外延硅層；在該絕緣體基外延硅層上形成一墊氧化硅層；在該墊氧化硅層、絕緣體基外延硅層、絕緣層以及該半導體襯底的上部分形成一垂直溝道；在暴露于該垂直溝道的絕緣層中形成一橫向溝道；在該垂直溝道及橫向溝道暴露的邊緣淀積一第一多晶硅層；在該多晶硅層上形成一介電層；在該介電層上淀積第二多晶硅層并將該垂直溝道及橫向溝道完全填滿；在該垂直溝道及橫向溝道中形成一電容結構，其中包括由該第一多晶硅層所形成的一存儲節(jié)點結構；由該介電層所形成的一電容介電層；以及由該第二多晶硅層所形成的一單元平板結構，該存儲節(jié)點結構也使該絕緣體基外延硅層連接于該半導體襯底；以及在該絕緣體基外延硅層中形成一轉移柵晶體管。
2．如權利要求1所述的方法，其中在該半導體中該絕緣層是由一厚度約1500-3000埃的氧化硅利用注入氧和高溫回火過程以注氧隔離形成。
3．如權利要求1所述的方法，其中該絕緣體基外延硅層具有晶向指數為<100>的P型單晶硅，該絕緣體基外延硅層的厚度約為1500-3000埃而其電阻率約為10-50歐姆-公分。
4．如權利要求1所述的方法，其中直徑約0.30-0.60微米的該垂直溝道是以各向異性離子蝕刻工藝所形成；對該墊氧化硅層和該絕緣層使用含氟蝕刻劑，以及對該絕緣體基外延硅層與該半導體襯底使用含氯蝕刻劑。
5．如權利要求1所述的方法，其中在該半導體襯底的垂直溝道深度大約為1.0-5.0微米。
6．如權利要求1所述的方法，其中該側向溝道的形成是利用一緩沖的氫氟酸溶液除去暴露在垂直溝道中的該絕緣層；而該側向溝道在該絕緣體基外延硅層和該半導體襯底之間的絕緣層中延伸了約0.20-1.0微米。
7．如權利要求1所述的方法，其中該第一多晶硅層是一P型層，以低壓化學汽相沉積法并同時摻雜，將其淀積至約750-1000埃的厚度。
8．如權利要求1所述的方法，其中該介電層是一五氧化二鉭層，相當于40-150埃的氧化硅的厚度。
9．如權利要求1所述的方法，其中該介電層是由氧化物-氮化物-氧化物所形成，這相當于40-150埃的氧化硅的厚度。
10．如權利要求1所述的方法，其中該第二多晶硅層是以低壓化學汽相淀積法淀積至約1000-2500埃的厚度。
11．如權利要求1所述的方法，其中該電容結構是在該垂直溝道及側向溝道間以一各向異性離子蝕刻工藝所形成；從該第二多晶硅層利用含氯蝕刻劑形成該單元平板結構；從該介電層利用含氟蝕劑形成該電容介電層；以及從第一多晶硅層利用含氯蝕刻劑形成該存儲節(jié)點結構。
12．如權利要求1所述的方法，該轉移柵晶體管包含一厚度約60-120埃的氧化硅柵型絕緣層、一厚度約1500-4000埃的多晶硅柵結構、離子注入的輕摻雜源極及漏極區(qū)、在該多晶硅柵型結構邊緣上厚度約1000-3000埃的氧化硅柵間隙以及一離子注入的重摻雜源極及漏極區(qū)。
13．一種動態(tài)隨機存取存儲器單元的制造方法，該動態(tài)隨機存取存儲器單元具有一二維溝道電容結構，形成于一半導體襯底的一絕緣體基外延硅層上方，并利用該溝道電容結構的存儲節(jié)點結構來連接該絕緣體基外延硅層至該半導體襯底，該方法包括下列步驟在該絕緣體基外延硅層下的該半導體襯底中產生一絕緣層；在該絕緣體基外延硅層上形成一墊氧化層；在該墊氧化層、絕緣體基外延硅層、絕緣層、以及半導體襯底的上部分以各向異性反應性蝕刻來產生一垂直溝道；在暴露于該垂直溝道的該絕緣層以各向同性反應性蝕刻來產生一側向溝道；以同時摻雜工藝淀積一第一多晶硅層用以覆蓋該垂直溝道邊緣和側向溝道邊緣，以及連接該絕緣體基外延硅層至該半導體襯底；在該第一多晶硅層上形成一介電層；在該介電層上淀積一第二多晶硅層，以完全填滿該垂直溝道及側向溝道；以及在該第二多晶硅層、該介電層和該第一多晶硅層中，以各向異性反應性蝕刻產生該二維溝道電容結構；該二維溝道電容結構包括了從該第二多晶硅層形成的一單元平板；從該介電層形成的一電容介電層；以及從該第一多晶硅層形成的該存儲節(jié)點結構，使該存儲節(jié)點結構將該絕緣體基外延硅層連接至該半導體襯底。
14．如權利要求13所述的方法，其中在該半導體中的絕緣層是由厚度約1500-3000埃的氧化硅以注氧隔離所形成的。
15．如權利要求13所述的方法，其中該絕緣體基外延硅層具有晶向指數為<100>的P型單晶硅，該絕緣體基外延硅層的厚度約為1500-3000埃而其電阻率約為10-50歐姆-公分。
16．如權利要求13所述的方法，其中該垂直溝道是以各向異性離子蝕刻工藝所形成；對該墊氧化硅層和該絕緣層使用含氟蝕刻劑，而對該絕緣體基外延硅層與該半導體襯底使用含氯蝕刻劑。
17．如權利要求13所述的方法，其中該垂直溝道的直徑約0.30-0.60微米。
18．如權利要求13所述的方法，其中該半導體襯底中的該垂直溝道的深度大約為1.0-5.0微米。
19．如權利要求13所述的方法，其中該側向溝道是利用一緩沖的氫氟酸溶液，在暴露于該垂直溝道中絕緣層的邊緣面積所形成；而在該絕緣體基外延硅層和該半導體襯底之間，該側向溝道延伸了約0.20-1.0微米。
20．如權利要求13所述的方法，其中該第一多晶硅層是一P型層，以低壓化學汽相淀積法并同時摻雜，將其淀積至約750-1000埃的厚度。
21．如權利要求13所述的方法，其中該介電層是一五氧化二鉭層，相當于40-150埃的氧化硅的厚度。
22．如權利要求13所述的方法，其中該介電層是由氧化物-氮化物-氧化物所形成，相當于40-150埃的氧化硅的厚度。
23．如權利要求13所述的方法，其中該第二多晶硅層是以低壓化學汽相淀積法淀積至約1000-2500埃的厚度。
24．如權利要求13所述的方法，其中該二維溝道電容結構的形成是利用各向異性離子蝕刻；在該第二多晶硅層利用含氯蝕刻劑形成該單元平板結構，在該介電層利用含氟蝕劑形成該電容介電層，以及在第一多晶硅層利用含氯蝕刻劑形成該存儲節(jié)點結構。
全文摘要
在絕緣上硅上產生動態(tài)隨機存取存儲器的方法,以增加動態(tài)隨機存取存儲器單元信號的二維溝道電容結構及連接絕緣體基外延硅至半導體襯底的多晶硅存儲節(jié)點結構消除浮置基體效應。二維溝道通過絕緣體基外延硅,下方的絕緣層至半導體襯底形成垂直溝道;用各向同性反應性蝕刻側向去除暴露在垂直溝道中的絕緣層,以形成二維溝道側向部分。覆蓋在二維溝道邊緣的多晶硅層在二維溝道電容結構中用作存儲節(jié)點結構且連接絕緣體基外延硅至半導體襯底。
文檔編號H01L21/70GK1236983SQ9810931
公開日1999年12月1日 申請日期1998年5月27日 優(yōu)先權日1998年5月27日
發(fā)明者季明華, 盧志遠 申請人:世界先進積體電路股份有限公司