專利名稱：非易失性半導(dǎo)體存儲(chǔ)器及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲(chǔ)器，特別是涉及一種無(wú)觸點(diǎn)的、非易失性的、金屬氧化物半導(dǎo)體(MOS)存儲(chǔ)器，以及一種制造該器件的方法。
一種常規(guī)的非易失性MOS存儲(chǔ)器單元的基本構(gòu)成在下面參照

圖1簡(jiǎn)單地說(shuō)明，圖1示出了一種具有一層疊的、浮柵結(jié)構(gòu)的簡(jiǎn)化的非易失性MOS存儲(chǔ)單元的剖視圖。更真實(shí)的結(jié)構(gòu)與該簡(jiǎn)化的結(jié)構(gòu)的不同之處主要在于該柵極的形狀和定位。
如圖1所示，薄的隧穿(柵極)氧化物2將導(dǎo)電的浮柵3(術(shù)語(yǔ)浮柵實(shí)際上是指沒(méi)有電導(dǎo)體與這種柵極相連接)和輕摻雜溝道、p-型半導(dǎo)體襯底1相分隔開(kāi)來(lái)。厚的氧化物4將控制柵5和浮柵分隔開(kāi)來(lái)。重?fù)诫s、n-型源/漏區(qū)6位于該襯底之內(nèi)到該浮柵的任一側(cè)。
從圖1中所示的非易失性MOS存儲(chǔ)單元可以看到作為簡(jiǎn)化的一常規(guī)MOS場(chǎng)效應(yīng)晶體管，它的柵極結(jié)構(gòu)被改進(jìn)，以便在該柵極中能夠存儲(chǔ)半永久性的電荷。該層疊的、浮柵結(jié)構(gòu)是可實(shí)現(xiàn)電荷保留在該柵極的一簡(jiǎn)單的裝置。存儲(chǔ)在柵極的電荷引起閾值電壓偏移，這樣使得具有存儲(chǔ)電荷的一非易失性、MOS存儲(chǔ)器是處于比不具有存儲(chǔ)電荷的器件要高的閾值電壓狀態(tài)。施加的柵極電壓、紫外線、或者某些其它手段都可用來(lái)消除所存儲(chǔ)的電荷并將該器件恢復(fù)到它的較低的閾值電壓狀態(tài)。由圖1所示構(gòu)成的非易失性存儲(chǔ)單元的電荷轉(zhuǎn)移機(jī)理是基于通過(guò)該薄的柵極氧化物的隧穿而不是基于從溝道到浮柵極的熱電子的雪崩注入。
具有一層疊的、浮柵結(jié)構(gòu)的非易失性MOS存儲(chǔ)單元由于它的小單元尺寸的特征而有利于高密度應(yīng)用。拋開(kāi)其它的變化，單元尺寸的任何縮減都必然地伴隨著在控制柵和浮柵之間的電容耦合的減小。為了減輕單元尺寸減小的這種影響，比單一氧化物膜有更高的擊穿電壓的一種復(fù)合二氧化硅/氮化硅/二氧化硅(ONO)層狀結(jié)構(gòu)可用作為在浮置層和控制柵之間的絕緣物。由于使用了一ONO電介質(zhì)而使柵板間電容增加并帶來(lái)了包括高溫退火、需要形成該ONO層狀結(jié)構(gòu)的幾種處理步驟，其結(jié)果提高了制造成本并且每一晶片上所形成的器件數(shù)減少。
研究繼續(xù)朝向材料的使用，例如具有比二氧化硅更高介電常數(shù)的鉭五氧化物被作為浮柵和控制柵之間的絕緣物。但是，目前新穎的存儲(chǔ)單元結(jié)構(gòu)，而不是新穎的材料，更有可能提供用來(lái)提高電容耦合同時(shí)減小有效存儲(chǔ)單元尺寸的方法。
因?yàn)橐怀Ｒ?guī)的層疊、浮柵MOS存儲(chǔ)器件需要用于該存儲(chǔ)單元陣列的每二個(gè)單元的一金屬觸點(diǎn)，所以N個(gè)層疊、浮柵存儲(chǔ)單元陣列的尺寸明顯地比單個(gè)存儲(chǔ)單元的尺寸要大N倍。所開(kāi)發(fā)的所謂無(wú)觸點(diǎn)、非易失性存儲(chǔ)單元工藝可將增加的有效單元尺寸抵消。下面結(jié)合圖2和圖3說(shuō)明一種常規(guī)的無(wú)觸點(diǎn)存儲(chǔ)單元，圖2是無(wú)觸點(diǎn)、非易失性MOS存儲(chǔ)單元陣列的平面視圖，圖3是圖2所示器件沿I-I′線的剖視圖。
如圖2-3所示，成對(duì)有規(guī)律地被隔開(kāi)、平行的重?fù)诫sn型源/漏區(qū)12位于一輕摻雜p型半導(dǎo)體襯底11之內(nèi)。一薄的、隧穿介質(zhì)膜17，(通常該介質(zhì)膜為熱氧化物)覆蓋在該襯底的上表面。絕緣結(jié)構(gòu)15將重?fù)诫s區(qū)上面各對(duì)的源區(qū)與重?fù)诫s區(qū)的一相鄰對(duì)的漏區(qū)相隔離，反之亦然。
該襯底上面的有規(guī)則地彼此相隔、平行、導(dǎo)電的控制柵13垂直于重?fù)诫s源/漏區(qū)13。在任何所給定控制柵的下面存在有多個(gè)在該電介質(zhì)膜17上的導(dǎo)電的浮柵14，它們的每一個(gè)都跨越上述成對(duì)源/漏區(qū)對(duì)之一的部件之間的間隔，絕緣電介質(zhì)膜16將任何所給的控制柵與在該控制柵下面的浮柵分隔開(kāi)來(lái)。
由圖2-3所示的該存儲(chǔ)器件包括有一存儲(chǔ)單元的矩形陣列，每一存儲(chǔ)單元包括有一單獨(dú)的浮柵、MOS晶體管。這些單元由沿該陣列的行方向延伸的控制柵37和由沿該陣列的列方向延伸的重?fù)诫s的漏區(qū)12而互連。每一控制柵作為該存儲(chǔ)器陣列的字線，因?yàn)樗刂埔晃贿M(jìn)入或輸出被連接的存儲(chǔ)單元組的移動(dòng)；該重?fù)诫s漏區(qū)12作為該陣列的位線，因?yàn)槊恳粋€(gè)發(fā)送該位到系統(tǒng)的其余部分。由于它的低體電阻率該重?fù)诫s漏區(qū)可作為位線，這就不必制造金屬線而由它來(lái)充當(dāng)這種功能。更重要地是，使用該重?fù)诫s漏區(qū)作為位線意味著不需要形成一單獨(dú)的金屬觸點(diǎn)來(lái)使得每一存儲(chǔ)單元與一位線相連，其結(jié)果是有效降低了存儲(chǔ)單元尺寸。
雖然由圖2-3所示的無(wú)觸點(diǎn)、非易失性存儲(chǔ)單元陣列的特征是在該控制柵和浮柵之間有較大的電容耦合，但是用作將該陣列中的任何存儲(chǔ)單元與和它相鄰的存儲(chǔ)單元相隔離的隔離結(jié)構(gòu)15則明顯地增大了一存儲(chǔ)單元的有效尺寸。
這里作為參考而引入的于1991年9月10日授予Albert Bergemont的題為“Method Making Large-Scale EPROM Memorg With a Checker BoardPattem and an Improved Coupling Factor”的美國(guó)專利NO.5,047,362披露了一種無(wú)觸點(diǎn)、非易失性存儲(chǔ)器，該存儲(chǔ)器的特征是有較大的柵間電容耦合但不使用絕緣結(jié)構(gòu)來(lái)使該陣列的存儲(chǔ)單元相互間隔離。這種存儲(chǔ)器陣列下面將結(jié)合圖4和圖5來(lái)說(shuō)明，圖4是這種器件的平面視圖，圖5是沿圖4所示器件的II-II所看到的剖視圖。圖4-5所示的非易失性存儲(chǔ)器件包括由沿該矩陣的行方向延伸的字線和沿該矩陣的列方向延伸的位線互連的一存儲(chǔ)單元的矩陣。每一存儲(chǔ)單元包括共用一共同漏極的相同行的一對(duì)對(duì)稱的浮柵、MOS場(chǎng)效應(yīng)晶體管。一所給存儲(chǔ)單元的兩個(gè)源極的每一個(gè)依次與該相同行的一相鄰存儲(chǔ)單元的晶體管所共用。由圖4-5所示的存儲(chǔ)器件包括一存儲(chǔ)單元的矩陣，每一存儲(chǔ)單元包括一對(duì)對(duì)稱的浮柵、MOS晶體管。該存儲(chǔ)單元由沿該矩陣的行方向延伸的控制柵13(字線)和由沿該矩陣的列方向延伸的重?fù)诫s漏區(qū)12b(位線)所互連。重?fù)诫s區(qū)12a和12c鄰接它們之間的重?fù)诫s區(qū)12b作為源區(qū)。規(guī)則地彼此相隔、平行的重?fù)诫s的n型源/漏區(qū)12a、12b和12c的三體聯(lián)合位于輕摻雜、p型半導(dǎo)體襯底11之內(nèi)。薄的隧穿氧化物17覆蓋在該襯底的上表面。規(guī)則地彼此相隔、導(dǎo)電的第一浮柵14a，垂直于該重?fù)诫s區(qū)12，位于該薄隧穿氧化物上并且跨越相鄰的每一對(duì)重?fù)诫s區(qū)12a和12b的部分之間的間隔。規(guī)則地彼此相隔、導(dǎo)電的第一浮柵14b，垂直于該重?fù)诫s區(qū)12，位于該隧穿氧化物上并且跨越相鄰的每一對(duì)重?fù)诫s區(qū)12b和12c的部分之間的間隔。每一位于一給定重?fù)诫s區(qū)12b上面的第一浮柵14b與一也位于該重?fù)诫s區(qū)12b上面的第一浮柵14a排成一行，反之亦然。在隧穿氧化膜17上的一絕緣間隔層18位于每對(duì)形成一行的第一浮柵14a-14b之間。
第二浮柵14c，垂直于該重?fù)诫s區(qū)12，位于每對(duì)排成一行的第一浮柵14a-14b上和位于在排成一行的第一浮柵對(duì)之間的絕緣間隔層18上并且與第一浮柵14a-14b都電連接。
規(guī)則地彼此相隔、平行地、導(dǎo)電的控制柵13，也垂直于該重?fù)诫s區(qū)12，位于電介質(zhì)膜16上，該電介質(zhì)膜16覆蓋了第二浮柵14c的上表面和側(cè)表面。在任何給定的控制柵13的下面有多個(gè)第二浮柵14c。每一第二浮柵14c用來(lái)增加在它的下面的第一浮柵14a及14b和在它的上面的控制柵13之間的電容耦合。
雖然由圖4-5所示的該無(wú)觸點(diǎn)、非易失性MOS存儲(chǔ)器件的對(duì)稱柵極結(jié)構(gòu)能有效的增加在第一浮柵14a及14b和它上面的控制柵13之間的電容耦合，但是任何第一浮柵對(duì)14a和14b與其它第一浮柵對(duì)共用隧穿絕緣膜17并且因此與它們相耦合。
本發(fā)明的非易失性、無(wú)觸點(diǎn)MOS存儲(chǔ)器件包括有通過(guò)在該矩陣的行方向上的字線和在該矩陣的列方向上的位線而互連的一存儲(chǔ)單元的矩陣。每一存儲(chǔ)單元包括有共用在一半導(dǎo)體襯底中的沿列方向延伸的公共源區(qū)(位線)的相同行的一對(duì)不對(duì)稱的浮柵、MOS場(chǎng)效應(yīng)晶體管。對(duì)于一給定存儲(chǔ)單元的公共源區(qū)的任一側(cè)，兩個(gè)漏區(qū)的每一個(gè)被該相同行的相鄰存儲(chǔ)單元的一晶體管依次共用。新的不對(duì)稱的一存儲(chǔ)單元的二個(gè)晶體管的柵極結(jié)構(gòu)能夠同時(shí)實(shí)現(xiàn)該單元的監(jiān)控和編程/讀取。該浮柵的結(jié)構(gòu)也是造成在一存儲(chǔ)單元的浮柵和位于它之上的控制柵(字線)之間相對(duì)大的電容耦合的原因。因?yàn)樵摳艑?shí)質(zhì)上是用作在該襯底中漏區(qū)形成期間的一掩模，所以該制造過(guò)程插入了自校準(zhǔn)處理步驟。
下面所述的簡(jiǎn)圖未按比例繪制。這是在集成電路的領(lǐng)域中的一般的表示。在圖中所示的各種層的厚度和橫向尺寸的選擇僅是為了增強(qiáng)該圖的易讀性而已。
圖1是一常規(guī)非易失性MOS存儲(chǔ)器件的一存儲(chǔ)單元的理想化剖視圖。
圖2是一常規(guī)無(wú)觸點(diǎn)、非易失性MOS存儲(chǔ)器件的一理想化平面圖。
圖3是沿圖2的該器件的線I-I′的剖視圖。
圖4是一常規(guī)無(wú)觸點(diǎn)、非易失性MOS存儲(chǔ)器件的一理想化平面圖，這種結(jié)構(gòu)的結(jié)果使得柵極之間的電容耦合增強(qiáng)。
圖5是沿圖4的該器件的線II-II′的剖視圖。
圖6是根據(jù)本發(fā)明的一實(shí)施例的一非易失性半導(dǎo)體存儲(chǔ)器件的一存儲(chǔ)單元的電路圖。
圖7是根據(jù)本發(fā)明的一實(shí)施例的一非易失性半導(dǎo)體存儲(chǔ)器件的一理想化平面視圖。
圖8是沿圖7線I-I′的該器件的剖視圖。
圖9是沿圖7線II-II′的該器件的剖視圖。
圖10是沿圖7線III-III′的該器件的剖視圖。
圖11是沿圖7線IV-IV′的該器件的剖視圖。
圖12是沿圖7線V-V′的該器件的剖視圖。
圖13A-13I是表明根據(jù)本發(fā)明的一實(shí)施例的制造非易失性存儲(chǔ)器件的方法的處理步驟的理想化平面和剖視圖。
圖14是根據(jù)本發(fā)明的一實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器件的理想化平面視圖。
圖15是沿圖14線I-I′的該器件的剖視圖。
圖16A-16G是表明根據(jù)本發(fā)明的一實(shí)施例的制造非易失性存儲(chǔ)器件的方法的處理步驟的平面和剖視圖。
下面參照?qǐng)D6-8和14-15說(shuō)明根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)。
本發(fā)明的該非易失性存儲(chǔ)器件包括沿矩陣的行方向延伸的導(dǎo)電的字線和沿該矩陣的列方向延伸的導(dǎo)電的位線而電互連接的存儲(chǔ)單元矩陣。如圖6中所示，每一存儲(chǔ)單元包括一共用公共源極32a的相同行的一對(duì)不對(duì)稱的浮柵、MOS場(chǎng)效應(yīng)晶體管。一給定存儲(chǔ)單元的兩個(gè)漏極32b的每一個(gè)依次相同行的相鄰存儲(chǔ)單元的一晶體管被共用，一個(gè)用作該MOSFET的漏極，用來(lái)監(jiān)視該存儲(chǔ)單元的狀態(tài)，同時(shí)該另一個(gè)用作MOSFET的漏極用來(lái)編程和讀取該存儲(chǔ)單元的狀態(tài)。
根據(jù)如圖7-8所示的本發(fā)明的第一實(shí)施例和如圖14-15所示的本發(fā)明的第二實(shí)施例，多個(gè)規(guī)則地彼此相隔、重?fù)诫sn型公共源區(qū)32a位于在輕摻雜、p型半導(dǎo)體襯底31中的列方向上并且用作該存儲(chǔ)單元陣列的位線。每一公共源區(qū)在行方向上有第一側(cè)和第二側(cè)。位于該襯底內(nèi)的列方向的一對(duì)重?fù)诫s、n型漏區(qū)32b相鄰于任何給定的公共源區(qū)并和該公共源區(qū)的任一側(cè)的距離為固定距離，到該給定公共源區(qū)的第一側(cè)為一監(jiān)控漏區(qū)和到該給定公共源區(qū)的第二側(cè)為一編程/讀取漏區(qū)。每一漏區(qū)到與該漏區(qū)相鄰的公共源區(qū)的每一側(cè)的距離基本相等。
如圖8和15所示，一厚的、隔離的、氧化物帶38a位于公共源區(qū)32a上面的襯底上表面上；一厚的、隔離的、氧化物帶38b位于公共源區(qū)32b上面的襯底的上表面；并且一薄的、隧穿、(柵極)氧化物帶39完全覆蓋在每對(duì)相鄰隔離帶的部件之間的上表面。交錯(cuò)的、鄰接的、隔離的和隧穿的條因此一起完全覆蓋該襯底的上表面。(相鄰和鄰接二者的意思相近。相鄰(adjacent)意指可能或不可能接觸，但總是意味著在這之間缺少共同東西，而鄰接(Coutiguous)意指一側(cè)的所有或大部分接觸)。
根據(jù)如圖8所示的本發(fā)明的第一實(shí)施例，多個(gè)規(guī)則地彼此相隔、第一多晶硅浮柵35a位于任何給定公共源區(qū)32a的上面。這些第一浮柵的每一個(gè)位于隔離帶38a上，而該隔離帶38a位于給定的公共源區(qū)32a的上面；還位于該隧穿條39上到其第一側(cè)并鄰接這個(gè)隔離帶；并且延伸到隔離帶38b的邊緣部分，但不位于其上，該隔離帶38b位于到達(dá)給定的公共源區(qū)的第一側(cè)并鄰近給定的公共源區(qū)的漏區(qū)32b上面。
如圖8所示，多個(gè)有規(guī)則地彼此相隔的絕緣島40b也位于任何給定公共源區(qū)32a的上面，用于每個(gè)在給定公共源區(qū)的上面的第一浮柵的絕緣島。每一絕緣島位于隔離帶38a上，而該隔離帶38a位于給定公共源區(qū)32a的上面；還位于該隧穿條39上到其第二側(cè)并鄰接這個(gè)隔離帶；并且延伸到隔離帶38b的邊緣部分，但并不是位于其上，該隔離帶38b位于在所給定公共源區(qū)的第二側(cè)并鄰近給定的公共源區(qū)的漏區(qū)32b上面。
第一多晶硅柵極35a和絕緣島40b之間存在一一對(duì)應(yīng)關(guān)系。位于一給定公共源區(qū)32a上面的每一絕緣島40b既與第一多晶硅浮柵35a排成一行又鄰接該第一多晶硅浮柵35a，該第一多晶硅浮柵35a也位于所給出的公共源區(qū)上面。位于一給定公共源區(qū)32a上面的每一第一多晶硅浮柵35a與已位于該公共源區(qū)上面的一絕緣島40b排成一行并且與之鄰接。每一絕緣島40b與第一多晶硅浮柵35a部分重疊并至少與第一多晶硅浮柵35a的厚度相同，且與它排成一行并鄰接。
如圖8所示，第二多晶硅浮柵35b位于每一第一浮柵35a的上表面和鄰接到第一浮柵的絕緣島40b的上表面。每一第二浮柵35b電連接到它所位于其上的第一浮柵35a。
電介質(zhì)膜36覆蓋在每一第二浮柵35b的上表面、不與絕緣島相鄰接的每一第二浮柵35b的側(cè)表面、和不與絕緣島相鄰接的每一第一浮柵的側(cè)表面。多個(gè)規(guī)則地彼此相隔的導(dǎo)電的控制柵37位于沿電介質(zhì)膜36上的行方向上，每一控制柵沿該存儲(chǔ)單元矩陣的一行覆蓋多個(gè)成一行的第二浮柵35b并且用作該矩陣的那一行單元的字線?？刂茤?7由保護(hù)膜43絕緣。
如圖6和8所示，每一監(jiān)控晶體管包括一第二浮柵35b、一監(jiān)控漏區(qū)32b、和一公共源區(qū)32a，每一編程/讀取晶體管包括一第一浮柵35a、一編程/讀取漏區(qū)32b、和一公共源區(qū)32a。如上簡(jiǎn)述的，該編程/讀取晶體管對(duì)于一存儲(chǔ)單元執(zhí)行編程和讀取操作，該監(jiān)控晶體管在該存儲(chǔ)單元的編程期間執(zhí)行校驗(yàn)。因?yàn)槊恳坏诙?5b被電連接到第一浮柵35a，所以第一和第二浮柵在電荷存儲(chǔ)期間包括一等電位的表面。由于包括一存儲(chǔ)單元的兩個(gè)晶體管的不同柵極結(jié)構(gòu)，所以由于在浮柵35b上的電荷存儲(chǔ)而引起的該監(jiān)控晶體管的閾值電壓的漂移不同于由于在浮柵35上的電荷存儲(chǔ)而引起的該編程/讀取晶體管的閾值電壓的漂移。這種不對(duì)稱性能同時(shí)地對(duì)該存儲(chǔ)單元監(jiān)控和編程/讀取。
如圖14-15所示，根據(jù)本發(fā)明的第二實(shí)施例，多個(gè)規(guī)則地彼此相隔的絕緣島40b位于任何給定公共源區(qū)32a的上面。每一絕緣島位于該隔離帶38a上，該隔離帶38a位于給定的公共源區(qū)32a的上面；還位于該隧穿條39上到達(dá)其第二側(cè)并鄰接該隔離帶；并且延伸到隔離帶38b的邊緣部分，但并不位于其上，該隔離帶38b位于在給定的公共源區(qū)上到其第二側(cè)并鄰近該給定的公共源區(qū)的漏區(qū)32b上面。
如圖15所示，多個(gè)規(guī)則地彼此相隔的多晶硅浮柵極35也位于任何給定的公共源區(qū)32a的上面，用于每一絕緣島的一浮柵在該給定公共源區(qū)的上面。一浮柵35位于在給定公共源區(qū)32a上面的每一絕緣島40b的上表面上；位于該隔離帶38a上，該隔離帶38a位于該給定公共源區(qū)32a的上面；位于該隧穿條39到達(dá)其第一側(cè)并鄰接到這個(gè)隔離帶；并且延伸到隔離帶38b的邊緣，但并不是位于其上，該隔離帶38b位于漏區(qū)32b上面并到達(dá)其第一側(cè)，且鄰近該給定的公共源區(qū)。
該多晶硅浮柵和絕緣島之間有一一對(duì)應(yīng)關(guān)系。每一位于一給定公共源區(qū)32a上面的絕緣島40b與也位于該公共源區(qū)上面的一多晶硅浮柵35排成一行并且鄰接；每一位于給定公共源區(qū)32a上面的多晶硅浮柵35與也位于該公共源區(qū)上面的絕緣島40b排成一行并且鄰接。
電介質(zhì)膜36覆蓋在每一浮柵35的上表面和不與絕緣島相鄰接的每一浮柵35的側(cè)表面。多個(gè)規(guī)則地彼此相隔的導(dǎo)電的控制柵37沿在電介質(zhì)膜36的行方向延伸，每一控制柵延伸到沿該存儲(chǔ)單元矩陣的一行排成一行的多個(gè)浮柵35上，并且作為用于該矩陣的那一行單元的字線?？刂瓶?7由保護(hù)膜43所覆蓋。
下面參照?qǐng)D13A-13I說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的該非易失性半導(dǎo)體存儲(chǔ)器件的制造中所包括的處理步驟。
在輕摻雜、p型半導(dǎo)體襯底31上表面生長(zhǎng)熱氧化物膜44之后，該熱氧化膜由一光刻膠所涂覆。如圖13A所示，然后通過(guò)常規(guī)的曝光和顯影處理從該襯底有選擇地除去光刻膠，并且n型雜質(zhì)被注入該襯底中，利用光刻膠圖形45掩蔽，以形成位于該襯底內(nèi)的沿列方向的多個(gè)規(guī)則地彼此相隔的重?fù)诫sn型公共源區(qū)32a。每一公共源區(qū)具有沿行方向的一第一側(cè)和一第二側(cè)。
如圖13B所示，除去剩余的光刻膠和熱氧化物之后，在每一公共源區(qū)32a上面的該襯底的上表面上生長(zhǎng)一厚的、隔離的、氧化物帶38a，并且在該襯底的上表面上生長(zhǎng)一薄的、隧穿的(柵極)氧化物條39以便整個(gè)覆蓋每一對(duì)相鄰隔離帶的部件之間的襯底的上表面。交替的、鄰接的、隔離的和隧穿的條因此一起完全覆蓋了該襯底的上表面。
在該襯底的整個(gè)上表面淀積第一多晶硅層。如圖13c所示，利用常規(guī)處理除去第一多晶硅層的區(qū)域以便形成沿列方向延伸的多個(gè)規(guī)則間隔的第一多晶硅帶49，第一多晶硅帶對(duì)應(yīng)于每一公共源區(qū)32a。相應(yīng)于一給定公共源區(qū)32a的每一多晶硅帶49的兩個(gè)邊緣之一位于在該給定公共源區(qū)上面的隔離帶38a上，而相應(yīng)于該給定公共源區(qū)的第一多晶硅帶的另一邊緣則位于鄰接于該給定公共源區(qū)上面的隔離帶并在其第一側(cè)的隧穿條39上。
如圖13D所示，在該襯底的整個(gè)上表面淀積絕緣層40。如圖13E所示，然后利用常規(guī)處理選擇性地除去絕緣層40的區(qū)域以便形成沿該列方向延伸的多個(gè)有規(guī)則間隔的隔離帶40a，在每一對(duì)相鄰的第一多晶硅帶49部分之間的隔離帶40a與這些第一多晶硅帶的兩個(gè)是重疊的。
如圖13F所示，在第二多晶硅層46已被淀積在該襯底的整個(gè)上表面之后，第二多晶硅層46和第一多晶硅帶49被電連接。
在第二多晶硅層46用一層光刻膠涂覆之后，通過(guò)常規(guī)的曝光和顯影處理有選擇地除去光刻膠以便形成光刻膠圖形47。通過(guò)常規(guī)的處理選擇性地除去第二多晶硅層46、絕緣層40a、和第一多晶硅帶49的部分(因此分別形成多個(gè)規(guī)則間隔的第二多晶硅帶46a、絕緣帶40b、和第一多晶硅帶49a，所有這些部分均沿列方向延伸)，以便暴露出在隧穿條39上沿列方向延伸的多個(gè)規(guī)則間隔的區(qū)域。由光刻膠圖形47掩蔽，n型雜質(zhì)被注入該襯底，以形成在該襯底內(nèi)部沿列方向延伸的一對(duì)重?fù)诫s、n型漏區(qū)32b，該漏區(qū)32b與相鄰的每一公共源區(qū)32a的任一側(cè)的距離為固定。每一漏區(qū)與相鄰的公共源區(qū)基本上是等距的。在該漏區(qū)形成之后，除去留在該晶片上的光刻膠。
如圖13H所示，在每一新被注入的漏區(qū)32b的上面生成一厚的、隔離的、氧化物帶38b并且在該上部和第二多晶硅帶46a的暴露的側(cè)表面和第一多晶硅帶49a的暴露的側(cè)表面形成電介質(zhì)膜36。介質(zhì)膜36最好由熱氧化膜或ONO膜之一構(gòu)成。
如圖13I所示，第三多晶硅層50被淀積在該襯底的整個(gè)上表面并隨后涂覆一層光刻膠(未示出)，由常規(guī)曝光和顯影處理進(jìn)行構(gòu)圖。利用光刻膠圖形掩蔽，第三多晶硅層50的區(qū)域被除去以形成沿行方向延伸的多個(gè)規(guī)則間隔的多晶硅控制柵37(字線)。利用相同的光刻膠圖形和控制柵作掩蔽，第二多晶硅帶46a、隔離帶40b、和第一多晶硅帶49a的部分被除去，以分別在每一控制柵下面形成多個(gè)有規(guī)則間隔的第二多晶硅浮柵35b、絕緣島40c、和第一多晶硅浮柵35a。除去剩余的光刻膠和在該襯底的整個(gè)上表面淀積保護(hù)膜43則完成了根據(jù)本發(fā)明第一實(shí)施例的該非易失性半導(dǎo)體存儲(chǔ)器件的制造。
下面參照附圖16A-16G來(lái)說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器件的制造中所包括的處理步驟。
在輕摻雜、p型半導(dǎo)體襯底31的上表面上生成熱氧化物膜44之后，該熱氧化物膜涂覆一層光刻膠。如圖16A所示，利用常規(guī)的曝光和顯影處理將光刻膠從該襯底選擇性的除去，并且利用光刻膠圖形45掩蔽將n型雜質(zhì)注入該襯底，以形成在該襯底內(nèi)沿列方向延伸的規(guī)則間隔的重?fù)诫sn型公共源區(qū)32a。每一公共源區(qū)具有沿行方向的第一和第二側(cè)。
如圖16B所示，在除去光刻膠和熱氧化物之后，在每一公共源區(qū)32a的上面的該襯底的上表面生成一厚的、隔離的、氧化物帶38a和在該襯底的上表面生成一薄的、隧穿的(柵極)氧化物帶39以完全覆蓋在每對(duì)相鄰隔離帶之間部分的襯底表面。因此交替的、鄰接的、絕緣和道效應(yīng)的條一起完全覆蓋了該襯底的上表面。
在該襯底的上表面上整個(gè)淀積了一隔離層之后，利用常用的處理選擇地除去該絕緣層的部分，以便如圖16c所示形成多個(gè)沿列方向延伸的多個(gè)規(guī)則相隔的隔離帶40a，一隔離帶40a相應(yīng)于每一公共源區(qū)32a。相應(yīng)于一給定公共源區(qū)32a的該隔離帶40a的二個(gè)邊緣中的一邊緣位于給定公共源區(qū)上面的隔離帶38a上，而相應(yīng)于給定公共源區(qū)的該隔離帶的另一邊緣位于隧穿條39上到達(dá)其第二側(cè)并相鄰于給定公共源區(qū)上面的該隔離帶。
在該襯底的上表面整個(gè)被淀積了一第一多晶硅層46之后，用一光刻膠層涂覆第一多晶硅層，有常規(guī)的處理進(jìn)行構(gòu)圖，以便形成光刻膠圖形47。如圖16D所示，通過(guò)常規(guī)處理選擇地除去第一多晶硅層和隔離帶40a的區(qū)域(因而分別形成多個(gè)規(guī)則相隔的第一多晶硅帶46a和隔離帶40b，每一個(gè)都沿列方向延伸，第一多晶硅帶和隔離帶相應(yīng)于每一公共源區(qū)32a)，以便在該隧穿條39上暴露沿列方向延伸的多個(gè)規(guī)則相隔的區(qū)域。
利用光刻膠圖形47掩蔽，n型雜質(zhì)隨后被注入該襯底，如圖16E所示，以形成在該襯底內(nèi)沿列方向延伸并與每個(gè)相鄰的公共源區(qū)32a的任一側(cè)相距一固定距離的一對(duì)重?fù)诫s、n型漏區(qū)32b。每一漏區(qū)和相鄰它的公共源區(qū)的距離基本上是相等的。在形成該漏區(qū)之后除去在該晶片上的剩余的光刻膠。
如圖16F所示，在新形成的每一漏區(qū)32b的上面生長(zhǎng)一厚的、隔離的、氧化物帶38b和在第一多晶硅帶46a的上表面和暴露的側(cè)表面以及在該隔離帶40b的暴露的側(cè)表面上形成薄的電介質(zhì)膜36。
如圖16G所示，在該襯底的整個(gè)上表面淀積第二多晶硅層50，然后涂覆一層光刻膠(未示出)，用常規(guī)的曝光和顯影的方法構(gòu)圖。利用該光刻膠圖形的掩蔽，除去第二多晶硅層的區(qū)域以形成沿行方向延伸的多個(gè)規(guī)則相隔的多晶硅控制柵37(字線)。通過(guò)相同的光刻膠圖形和控制柵的掩蔽，除去第一多晶硅帶46a和隔離帶40b的區(qū)域以在每一控制柵的下面分別形成多個(gè)規(guī)則相隔的多晶硅浮柵35和絕緣島40c。
在整個(gè)襯底的上表面除去剩余的光刻膠和淀積的保護(hù)膜43，則完成根據(jù)本發(fā)明第二實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器件的制造。
本發(fā)明的該非易失性半導(dǎo)體存儲(chǔ)器件和由該方法所制造的器件具有如下所述的優(yōu)點(diǎn)。首先，在浮柵和在它上面的控制柵之間的電容耦合相對(duì)地大，因此可易做出高速和低壓工作的器件并且易于減小存儲(chǔ)單元尺寸。第二，因?yàn)樵谛纬陕﹨^(qū)期間浮柵基本用作一掩模，所以該器件的制造包含了自校準(zhǔn)處理步驟。第三和更重要的是，由于該編程/讀取和監(jiān)控晶體管的柵極結(jié)構(gòu)的非對(duì)稱性，因而可同時(shí)地執(zhí)行在浮柵上該電荷的編程/讀取和監(jiān)控。
上述實(shí)施例是為舉例說(shuō)明所要求保護(hù)的發(fā)明，但并不是要詳細(xì)的描述本發(fā)明實(shí)際的每一細(xì)節(jié)。在不違背本發(fā)明的精神或范圍的前提下，MOS器件制造技術(shù)領(lǐng)域的普通技術(shù)人員都可對(duì)本發(fā)明的器件和方法作出各種改進(jìn)和變型。因此本發(fā)明覆蓋了落入權(quán)利要求和其等同物的范圍之內(nèi)的這些改進(jìn)和變型。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)單元，包括第一導(dǎo)電型半導(dǎo)體襯底；在該襯底內(nèi)的第一方向上的第二導(dǎo)電型公共源區(qū)；與該公共源區(qū)的任一側(cè)距離固定的在該襯底內(nèi)的第一方向上的第二導(dǎo)電型第一漏區(qū)和第二漏區(qū)；在該襯底上的絕緣膜；在該公共源區(qū)上和到達(dá)最接近該第二漏區(qū)的公共源區(qū)的一側(cè)的該絕緣膜上的絕緣島；在到最接近第一漏區(qū)的該公共源區(qū)的一側(cè)的該絕緣膜上的導(dǎo)電的第一浮柵；在該第一浮柵上和在該絕緣島上的導(dǎo)電的第二浮柵；在第一和第二浮柵的暴露的表面上的電介質(zhì)膜；和第二方向上在第二浮柵上的電介質(zhì)膜上的導(dǎo)電的控制柵。
2.如權(quán)利要求1的非易失性半導(dǎo)體存儲(chǔ)單元，其中在每一公共源區(qū)和漏區(qū)上面的絕緣膜比在該襯底上的任何的其它區(qū)域上面的絕緣膜要厚。
3.如權(quán)利要求1的非易失性半導(dǎo)體存儲(chǔ)單元，其中在該絕緣膜到最接近的第一漏區(qū)的公共源區(qū)的一側(cè)上的導(dǎo)電的第一浮柵也在該公共源區(qū)上面的該絕緣膜上。
4.如權(quán)利要求2的非易失性半導(dǎo)體存儲(chǔ)單元，其中在該絕緣膜到最接近的第一漏區(qū)的該公共源區(qū)的一側(cè)上的導(dǎo)電的第一浮柵也在該公共源區(qū)上面的該絕緣膜上。
5.一種非易失性存儲(chǔ)單元，包括第一導(dǎo)電型半導(dǎo)體襯底；在該襯底內(nèi)的第一方向上的第二導(dǎo)電型公共源區(qū)；與該公共源區(qū)的任一側(cè)距離固定的在該襯底內(nèi)的第一方向上的第二導(dǎo)電型的第一漏區(qū)和第二漏區(qū)；在該襯底上的絕緣膜；在該公共源區(qū)上面的該絕緣膜上并且也在該絕緣膜到最接近的第二漏區(qū)的該公共源區(qū)的一側(cè)的絕緣膜上的絕緣島；在該絕緣島上并且也在到最接近第一漏區(qū)的公共源區(qū)的一側(cè)的該絕緣膜上的導(dǎo)電浮柵；在該浮柵的暴露的表面上的電介質(zhì)膜；和在該浮柵上的該電介質(zhì)上的在第二方向上的導(dǎo)電控制柵。
6.如權(quán)利要求5的非易失性半導(dǎo)體存儲(chǔ)單元，其中在每一公共源區(qū)和漏區(qū)上面的該絕緣膜比在任何其它的襯底區(qū)域上面的絕緣膜要厚。
7.如權(quán)利要求5的非易失性半導(dǎo)體存儲(chǔ)單元，其中在該絕緣島上并且還在最接近的第一漏區(qū)的公共源區(qū)的一側(cè)的該絕緣膜上的導(dǎo)電浮柵還位于該公共源區(qū)上面的絕緣膜上。
8.如權(quán)利要求6的非易失性半導(dǎo)體存儲(chǔ)單元，其中在該絕緣島上并且還在最接近的第一漏區(qū)的公共源區(qū)一側(cè)的該絕緣膜上的導(dǎo)電浮柵還在該公共源區(qū)上面的絕緣膜上。
9.一種非易失性半導(dǎo)體存儲(chǔ)器件，被設(shè)置為一存儲(chǔ)單元的矩陣，該矩陣具有行方向和列方向，所述器件包括第一導(dǎo)電型的半導(dǎo)體襯底；多個(gè)在該襯底內(nèi)的列方向上的第二導(dǎo)電型的公共源區(qū)；多個(gè)在該襯底內(nèi)的列方向上的第二導(dǎo)電型的漏區(qū)，漏區(qū)到每一公共源區(qū)的任一側(cè)的距離為固定的；在該襯底上的絕緣膜；多個(gè)在每一公共源區(qū)上面的該絕緣膜上的絕緣島，在一公共源區(qū)上面的每一絕緣島也在到公共源區(qū)的一第二側(cè)的該絕緣膜上；多個(gè)在到每一公共源區(qū)的第一側(cè)的該絕緣膜上的導(dǎo)電的第一浮柵，一第一浮柵鄰接到每一絕緣島；多個(gè)導(dǎo)電的第二浮柵，一第二浮柵在每一絕緣島上并且還在鄰接到該絕緣島的第一浮柵上；多個(gè)電介質(zhì)膜，一電介質(zhì)膜在每一第一浮柵的暴露的表面上并且還在第一浮柵上的第二浮柵的暴露的表面上；和多個(gè)在行方向上的導(dǎo)電的控制柵，每一控制柵在多個(gè)第二浮柵的每一浮柵上的電介質(zhì)膜上。
10.如權(quán)利要求9的非易失性半導(dǎo)體存儲(chǔ)器件，其中漏區(qū)到每一公共源區(qū)的任一側(cè)為一固定距離，公共源區(qū)到每一漏區(qū)的任一側(cè)為一固定距離。
11.如權(quán)利要求10的非易失性半導(dǎo)體存儲(chǔ)器件，其中在每個(gè)公共源區(qū)和漏區(qū)上面的絕緣膜比在該襯底的任何其它區(qū)域的絕緣膜要厚。
12.如權(quán)利要求9的非易失性半導(dǎo)體存儲(chǔ)器件，其中在到一公共源區(qū)的第一側(cè)的該絕緣膜上的每一第一浮柵也在該公共源區(qū)上面的該絕緣膜上。
13.如權(quán)利要求10的非易失性半導(dǎo)體存儲(chǔ)器件，其中在到一公共源區(qū)的第一側(cè)的該絕緣膜上的每一第一浮柵也在該公共源區(qū)上面的該絕緣膜上。
14.如權(quán)利要求11的非易失性半導(dǎo)體存儲(chǔ)器件，其中在到一公共源區(qū)的第一側(cè)的該絕緣膜上的每一第一浮柵也在該公共源區(qū)上面的該絕緣膜上。
15.一種非易失性半導(dǎo)體存儲(chǔ)器件，被設(shè)置為一存儲(chǔ)單元的矩陣，該矩陣具有行方向和列方向，所述器件包括第一導(dǎo)電型的半導(dǎo)體襯底；多個(gè)在該襯底內(nèi)的列方向上的第二導(dǎo)電型的公共源區(qū)；多個(gè)在該襯底內(nèi)的列方向上的第二導(dǎo)電型的漏區(qū)，漏區(qū)到每一公共源區(qū)的任一側(cè)的距離為固定的；在該襯底上的隔離膜；多個(gè)在每一公共源區(qū)上面的該隔離膜上的絕緣島，在一公共源區(qū)上面的每一絕緣島還在到公共源區(qū)的第二側(cè)的該絕緣膜上；多個(gè)在每一公共源區(qū)上面的導(dǎo)電浮柵，一浮柵在一公共源區(qū)上面的每一絕緣島上并且還在到該公共源區(qū)的一第一側(cè)的絕緣膜上；多個(gè)電介質(zhì)膜，一電介質(zhì)膜在每一浮柵的暴露的表面上；和在行方向上的多個(gè)導(dǎo)電的控制柵，每一控制柵在多個(gè)浮柵的每一個(gè)的電介質(zhì)膜上。
16.如權(quán)利要求15的非易失性半導(dǎo)體存儲(chǔ)器件，其中漏區(qū)到每一公共源區(qū)的任一側(cè)是一固定距離，公共源區(qū)到每一漏區(qū)的任一側(cè)是固定距離。
17.如權(quán)利要求16的非易失性半導(dǎo)體存儲(chǔ)器件，其中在每一公共源區(qū)和漏區(qū)上面的該絕緣膜比任何其它襯底區(qū)域上面的絕緣膜要厚。
18.如權(quán)利要求15的非易失性半導(dǎo)體存儲(chǔ)器件，其中在一公共源區(qū)上面的一絕緣島上和還在到該公共源區(qū)的第一側(cè)的該絕緣膜上的每一浮柵也是在該公共源區(qū)上面的該絕緣膜上。
19.如權(quán)利要求16的非易失性半導(dǎo)體存儲(chǔ)器件，其中在一公共源區(qū)上面的一絕緣島上和還在到該公共源區(qū)的第一側(cè)的該絕緣膜上的(每一)浮柵也是在該公共源區(qū)上面的該絕緣膜上。
20.如權(quán)利要求17的非易失性半導(dǎo)體存儲(chǔ)器件，其中在一公共源區(qū)上面的一絕緣島上和還在到該公共源區(qū)的第一側(cè)的該隔離膜上的(每一)浮柵也還在該公共源區(qū)上面的該絕緣膜上。
21.一種制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，該器件包括在第一導(dǎo)電型的一襯底上的存儲(chǔ)單元矩陣，該矩陣具有行方向和列方向，所述方法包括有步驟在該襯底內(nèi)在列方向上形成多個(gè)第二導(dǎo)電型的公共源區(qū)，因此在該襯底內(nèi)在列方向上限定了多個(gè)中間區(qū)域，中間區(qū)域在每對(duì)相鄰的公共源區(qū)的部分之間；在該襯底上形成一絕緣膜；在該絕緣膜上在列方向上形成多個(gè)交替的、鄰接隔離的和第一導(dǎo)電的帶，一第一導(dǎo)電帶在到每一公共源區(qū)的第一側(cè)的該隔離膜上；在整個(gè)該襯底的區(qū)域淀積第二導(dǎo)電層；有選擇地蝕刻第二導(dǎo)電層、隔離帶、和第一導(dǎo)電帶，以在列方向上分別形成多個(gè)第二導(dǎo)電帶、被蝕刻的隔離帶、和被蝕刻的第一導(dǎo)電帶，一被蝕刻的第一導(dǎo)電帶在到每一公共源區(qū)的第一側(cè)的該隔離膜上，一被蝕刻的隔離帶在到每一公共源區(qū)的第二側(cè)和其上面的隔離膜上并鄰接到公共源區(qū)的第一側(cè)的隔離膜上的該被蝕刻的第一導(dǎo)電帶，因此在該隔離膜上的列方向上暴露了多個(gè)區(qū)域，一暴露區(qū)域越過(guò)每一中間區(qū)域；使用該第二導(dǎo)電帶作為掩模，在該襯底內(nèi)在列方向上形成多個(gè)第二導(dǎo)電型的漏區(qū)，一漏區(qū)在每對(duì)相鄰公共源區(qū)的部分之間；形成多個(gè)電介質(zhì)膜，一電介質(zhì)膜在每一第二導(dǎo)電帶的暴露的表面上并且還在每一被蝕刻的第一導(dǎo)電帶的暴露的表面上；在該襯底的整個(gè)區(qū)域淀積第三導(dǎo)電層；有選擇地蝕刻該第三導(dǎo)電層以在行方向上形成多個(gè)控制柵，每一控制柵在多個(gè)第二導(dǎo)電帶的每一個(gè)上的電介質(zhì)膜上；和使用該控制柵作為掩模，蝕刻被蝕刻過(guò)的第一導(dǎo)電帶、被蝕刻過(guò)的隔離帶、和第二導(dǎo)電帶，以在每一控制柵下面分別形成多個(gè)第一浮柵、絕緣島、和第二浮柵。
22.如權(quán)利要求21的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在該隔離膜上列方向上形成多個(gè)交替的、鄰接的絕緣和第一導(dǎo)電的帶，第一導(dǎo)電帶到每一公共源區(qū)的步驟包括有子步驟將第一導(dǎo)電層淀積到該絕緣膜上；有選擇地蝕刻第一導(dǎo)電層以在該絕緣膜上在列方向上形成多個(gè)第一導(dǎo)電帶，一第一導(dǎo)電帶到每一公共源區(qū)的第一側(cè)；和在該絕緣膜上在列方向上形成多個(gè)隔離帶，一隔離帶在每對(duì)相鄰的第一導(dǎo)電帶部分之間并與之鄰接。
23.如權(quán)利要求22的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中(每一)在一對(duì)相鄰公共源區(qū)的部分之間的漏區(qū)離該對(duì)的部分基本上是等距離的。
24.如權(quán)利要求23的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中該公共源區(qū)和漏區(qū)是由離子注入而形成的。
25.如權(quán)利要求22的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在到(一)公共源區(qū)的第一側(cè)的該隔離膜上的(每一)導(dǎo)電帶也在該公共源區(qū)上面的絕緣膜上。
26.如權(quán)利要求23的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在到(一)公共源區(qū)的第一側(cè)的該絕緣膜上的(每一)導(dǎo)電帶也在該公共源區(qū)上面的絕緣膜上。
27.如權(quán)利要求24的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在到(一)公共源區(qū)的第一側(cè)的該絕緣膜上的(每一)第一導(dǎo)電帶也是在該公共源區(qū)上面的絕緣膜上。
28.一種制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，該器件包括在第一導(dǎo)電型的一襯底上的存儲(chǔ)單元矩陣，該矩陣具有行方向和列方向，所述方法包括如下步驟在該襯底內(nèi)在列方向上形成多個(gè)第二導(dǎo)電型的公共源區(qū)，因此在該襯底內(nèi)在列方向上限定了多個(gè)中間區(qū)域，一中間區(qū)域在每對(duì)相鄰的公共源區(qū)的部分之間；在該襯底上形成絕緣膜；在該絕緣膜上在列方向上形成多個(gè)隔離帶，一隔離帶在到每一公共源區(qū)的第二側(cè)并在其上面的該隔離膜上；在整個(gè)襯底上淀積第一導(dǎo)電層；有選擇地蝕刻第一導(dǎo)電層和該隔離帶，以在該列方向上分別形成多個(gè)第一導(dǎo)電帶和被蝕刻的隔離帶，一被蝕刻的隔離帶在到每一公共源區(qū)的第二側(cè)及其上面的該絕緣膜上，一第一導(dǎo)電帶在該被蝕刻的隔離帶上并且還在到該公共源區(qū)的第一側(cè)的絕緣膜上，因此在該隔離膜上在列方向上暴露了多個(gè)區(qū)域，一暴露的區(qū)域越過(guò)每一中間區(qū)域；利用該第一導(dǎo)電帶作為掩模，在該襯底內(nèi)在列方向上形成多個(gè)第二導(dǎo)電型的漏區(qū)，一漏區(qū)在每對(duì)相鄰公共源區(qū)的部分之間；形成多個(gè)電介質(zhì)膜，一電介質(zhì)膜在每一第一導(dǎo)電帶的暴露的表面；在整個(gè)該襯底上淀積第二導(dǎo)電層；有選擇地蝕刻該第二導(dǎo)電層，以在該行方向上形成多個(gè)控制柵，每一控制柵在多個(gè)第二導(dǎo)電帶的每一個(gè)的電介質(zhì)膜上；和利用該控制柵作為掩模，蝕刻第一導(dǎo)電帶和該被蝕刻的隔離帶以在每一控制柵下面分別形成多個(gè)浮柵和絕緣島。
29.如權(quán)利要求28的制造半導(dǎo)體存儲(chǔ)器件的方法，其中在(一)對(duì)相鄰的公共源區(qū)部分之間的(每個(gè))漏區(qū)與該對(duì)的部分的距離基本相等。
30.如權(quán)利要求29的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中該公共源區(qū)和漏區(qū)是利用離子注入形成的。
31.如權(quán)利要求28的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在到一公共源區(qū)的第二側(cè)并在其上面的被蝕刻的隔離帶上和還在到該公共源區(qū)的第一側(cè)的絕緣膜上的(每一)第一導(dǎo)電帶也還在該公共源區(qū)上面的絕緣膜上。
32.如權(quán)利要求29的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在到一公共源區(qū)的第二側(cè)及其上面的被蝕刻的隔離帶上和還在到該公共源區(qū)的第一側(cè)的隔離膜上的(每一)第一導(dǎo)電帶也還在該公共源區(qū)上面的絕緣膜上。
33.如權(quán)利要求30的制造非易失性半導(dǎo)體存儲(chǔ)器件的方法，其中在到一公共源區(qū)的第二側(cè)及在其上的被蝕刻的隔離帶上和還在到該公共源區(qū)的第一側(cè)的絕緣膜上的(每一)第一導(dǎo)電帶也還在該公共源區(qū)上面的絕緣膜上。
全文摘要
一種包括通過(guò)在陣列的行方向上的字線和在該陣列的列方向上的位線互連的存儲(chǔ)單元的矩形陣列的無(wú)觸點(diǎn)、非易失性金屬氧化物半導(dǎo)體存儲(chǔ)器件。每一存儲(chǔ)單元包括在一半導(dǎo)體襯底中共享一公共源區(qū)(位線)的在結(jié)構(gòu)上不對(duì)稱的一對(duì)相同行的浮柵、MOS場(chǎng)效應(yīng)晶體管。兩個(gè)晶體管的浮柵的結(jié)構(gòu)的不對(duì)稱可允許同時(shí)地執(zhí)行該單元的編程/讀取和監(jiān)控。該浮柵結(jié)構(gòu)還是造成浮柵和浮柵上的控制柵(字線)間較大電容耦合的原因。因該浮柵用作該襯底內(nèi)插入編程/讀取和監(jiān)控漏區(qū)的掩模,故器件的制造引入了自校準(zhǔn)處理步驟。
文檔編號(hào)H01L21/8247GK1200574SQ9810930
公開(kāi)日1998年12月2日 申請(qǐng)日期1998年5月26日 優(yōu)先權(quán)日1997年5月26日
發(fā)明者羅慶晚 申請(qǐng)人:Lg半導(dǎo)體株式會(huì)社