數據存取方法、存儲器儲存裝置及存儲器控制電路單元的制作方法
【技術領域】
[0001] 本發(fā)明是有關于一種數據存取方法，且特別是有關于一種用于可復寫式非易失性 存儲模塊的數據存取方法、存儲器儲存裝置及存儲器控制電路單元。
【背景技術】
[0002] 數碼相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲 存媒體的需求也急速增加。由于可復寫式非易失性存儲模塊（例如，快閃存儲器）具有數 據非揮發(fā)性、省電、體積小，以及無機械結構等特性，所以非常適合內建于上述所舉例的各 種可攜式多媒體裝置中。
[0003] -般來說，為了確保數據的完整性，欲寫入至可復寫式非易失性存儲模塊的數據 會被編碼。編碼過的數據才會被寫入至可復寫式非易失性存儲模塊。從可復寫式非易失性 存儲模塊中讀取出的數據則會經過對應的解碼程序。在出廠時，每個可復寫式非易失性存 儲模塊的數據保護能力取決于編碼時所產生的錯誤校驗與校正碼的強度。但，所產生的錯 誤校驗與校正碼的強度并不會根據快閃存儲器的特性而作調整。

【發(fā)明內容】

[0004] 本發(fā)明提供一種數據存取方法、存儲器儲存裝置及存儲器控制電路單元，其可提 升對于具有不同可靠度的實體程序化單元的使用效率。
[0005] 本發(fā)明的一范例實施例提供一種數據存取方法，其用于可復寫式非易失性存儲模 塊，其中可復寫式非易失性存儲模塊包含多個實體抹除單元，其中每一實體抹除單元具有 多個實體程序化單元，所述數據存取方法包括：判斷所述實體程序化單元中用以儲存第一 數據的第一實體程序化單元屬于第一類實體程序化單元或第二類實體程序化單元；若第一 實體程序化單元屬于第一類實體程序化單元，產生對應于第一數據的第一驗證碼與用以與 第一驗證碼結合的第二驗證碼，并且將第一數據與第一驗證碼寫入至第一實體程序化單元 中；以及若使用第一驗證碼無法成功地解碼第一數據，結合第二驗證碼與第一驗證碼來解 碼第一數據。
[0006] 在本發(fā)明的一范例實施例中，所述數據存取方法還包括：若第一實體程序化單元 屬于第二類實體程序化單元，產生對應于第一數據的第三驗證碼，并且將第一數據、第三驗 證碼及用以與第五驗證碼結合的第四驗證碼寫入至第一實體程序化單元，其中第五驗證碼 用以驗證第二數據，第二數據與第五驗證碼儲存于所述實體程序化單元中屬于第一類實體 程序化單元的第二實體程序化單元，并且第三驗證碼的數據長度短于第一驗證碼的數據長 度。
[0007] 在本發(fā)明的一范例實施例中，所述數據存取方法還包括：若使用第五驗證碼無法 成功地解碼第二數據，結合第四驗證碼與第五驗證碼來解碼第二數據。
[0008] 在本發(fā)明的一范例實施例中，若使用第五驗證碼無法成功地解碼第二數據，所述 結合第四驗證碼與第五驗證碼來解碼第二數據的步驟包括：根據讀取指令從第二實體程序 化單元中讀取第二數據與第五驗證碼；根據第五驗證碼對第二數據執(zhí)行第一解碼，并且判 斷第一解碼是否產生有效碼字；以及若第一解碼沒有產生有效碼字，從第一實體程序化單 元讀取第四驗證碼，結合第四驗證碼與第五驗證碼為第六驗證碼，并且根據第六驗證碼對 第二數據執(zhí)行第二解碼。
[0009] 在本發(fā)明的一范例實施例中，所述第五驗證碼的數據長度等于第三驗證碼的數據 長度與第四驗證碼的數據長度的總和。
[0010] 在本發(fā)明的一范例實施例中，所述數據存取方法還包括：將第二驗證碼寫入至所 述實體程序化單元中屬于第二類實體程序化單元的第三實體程序化單元。
[0011] 在本發(fā)明的一范例實施例中，若使用第一驗證碼無法成功地解碼第一數據，所述 結合第二驗證碼與第一驗證碼來解碼第一數據的步驟包括：根據讀取指令從第一實體程序 化單元中讀取第一數據與第一驗證碼；根據第一驗證碼對第一數據執(zhí)行第一解碼，并且判 斷第一解碼是否產生有效碼字；以及若第一解碼沒有產生有效碼字，讀取第二驗證碼，結合 第一驗證碼與第二驗證碼為第七驗證碼，并且根據第七驗證碼對第一數據執(zhí)行第二解碼。
[0012] 在本發(fā)明的一范例實施例中，所述第一類實體程序化單元是上實體程序化單元， 并且第二類實體程序化單元是下實體程序化單元。
[0013] 在本發(fā)明的一范例實施例中，若第一實體程序化單元屬于第一類實體程序化單 元，所述數據存取方法還包括：結合第一驗證碼與第二驗證碼以獲得由N個比特組成的第 七驗證碼，其中第一驗證碼是由N個比特中的第1至第Μ個比特組成，并且第二驗證碼是由 Ν個比特中的第Μ+1至第Ν個比特組成。
[0014] 在本發(fā)明的一范例實施例中，所述數據存取方法是使用低密度奇偶校驗碼演算法 來編碼與解碼。
[0015] 本發(fā)明的一范例實施例提供一種存儲器控制電路單元，其用于控制可復寫式非易 失性存儲模塊，其中可復寫式非易失性存儲模塊包含多個實體抹除單元，其中每一實體抹 除單元具有多個實體程序化單元，所述存儲器控制電路單元包括主機接口、存儲器接口、存 儲器管理電路及錯誤校驗與校正電路。主機接口用以電性連接至主機系統(tǒng)。存儲器接口用 以電性連接至可復寫式非易失性存儲模塊。存儲器管理電路電性連接至主機接口與存儲器 接口并且用以發(fā)送讀取指令序列以從可復寫式非易失性存儲模塊中讀取數據，或是用以發(fā) 送寫入指令序列以寫入數據至可復寫式非易失性存儲模塊中。錯誤校驗與校正電路電性連 接至存儲器管理電路。存儲器管理電路用以判斷所述實體程序化單元中用以儲存第一數據 的第一實體程序化單元屬于第一類實體程序化單元或第二類實體程序化單元。若第一實體 程序化單元屬于第一類實體程序化單元，存儲器管理電路還用以指示錯誤校驗與校正電路 產生對應于第一數據的第一驗證碼與用以與第一驗證碼結合的第二驗證碼，并且存儲器管 理電路還用以發(fā)送寫入指令序列以將第一數據與第一驗證碼寫入至第一實體程序化單元 中。若使用第一驗證碼無法成功地解碼第一數據，錯誤校驗與校正電路還用以結合第二驗 證碼與第一驗證碼來解碼第一數據。
[0016] 在本發(fā)明的一范例實施例中，若第一實體程序化單元屬于第二類實體程序化單 元，所述存儲器管理電路還用以指示錯誤校驗與校正電路產生對應于第一數據的第三驗證 碼，并且存儲器管理電路還用以發(fā)送寫入指令序列以將第一數據、第三驗證碼及用以與第 五驗證碼結合的第四驗證碼寫入至第一實體程序化單元中，其中第五驗證碼用以驗證第二 數據，第二數據與第五驗證碼儲存于所述實體程序化單元中屬于第一類實體程序化單元的 第二實體程序化單元，并且第三驗證碼的數據長度短于第一驗證碼的數據長度。
[0017] 在本發(fā)明的一范例實施例中，若使用第五驗證碼無法成功地解碼第二數據，所述 錯誤校驗與校正電路還用以結合第四驗證碼與第五驗證碼來解碼第二數據。
[0018] 在本發(fā)明的一范例實施例中，若使用第五驗證碼無法成功地解碼第二數據時，所 述錯誤校驗與校正電路結合第四驗證碼與第五驗證碼來解碼第二數據的操作包括：由存儲 器管理電路根據讀取指令，發(fā)送讀取指令序列以從第二實體程序化單元中讀取第二數據與 第五驗證碼，其中第二實體程序化單元屬于第一類實體程序化單元；由錯誤校驗與校正電 路根據第五驗證碼對第二數據執(zhí)行第一解碼，并且判斷第一解碼是否產生有效碼字；以及 若第一解碼沒有產生有效碼字，由存儲器管理電路發(fā)送讀取指令序列以從第一實體程序化 單元讀取第四驗證碼，結合第四驗證碼與第五驗證碼為第六驗證碼，并且由錯誤校驗與校 正電路根據第六驗證碼對第二數據執(zhí)行第二解碼。
[0019] 在本發(fā)明的一范例實施例中，存儲器管理電路還用以發(fā)送寫入指令序列以將第二 驗證碼寫入至所述實體程序化單元中屬于第二類實體程序化單元的第三實體程序化單元。
[0020] 在本發(fā)明的一范例實施例中，若使用第一驗證碼無法成功地解碼第一數據時，所 述錯誤校驗與校正電路結合第二驗證碼與第一驗證碼來解碼第一數據的操作包括：由存儲 器管理電路根據讀取指令，發(fā)送讀取指令序列以從第一實體程序化單元中讀取第一數據與 第一驗證碼；由錯誤校驗與校正電路根據第一驗證碼對第一數據執(zhí)行第一解碼，并且判斷 第一解碼是否產生有效碼字；以及若第一解碼沒有產生有效碼字，由存儲器管理電路發(fā)送 讀取指令序列以讀取第二驗證碼，由錯誤校驗與校正電路結合第一驗證碼與第二驗證碼為 第七驗證碼并且根據第七驗證碼對第一數據執(zhí)行第二解碼。
[0021] 在本發(fā)明的一范例實施例中，若第一實體程序化單元屬于第二類實體程序化單 元，所述存儲器管理電路還用以結合第一驗證碼與第二驗證碼以獲得由N個比特組成的第 七驗證碼，其中第一驗證碼是由N個比特中的第1至第Μ個比特組成，并且第二驗證碼是由 Ν個比特中的第Μ+1至第Ν個比特組成。
[0022] 在本發(fā)明的一范例實施例中，所述錯誤校驗與校正電路是使用低密度奇偶校驗碼 演算法來編碼與解碼。
[0023] 本發(fā)明的一范例實施例提供一種存儲器儲存裝置，其包括連接接口單元、可復寫 式非易失性存儲模塊及存儲器控制電路單元。連接接口單元用以電性連接至主機系統(tǒng)?？?復寫式非易失性存儲模塊包含多個實體抹除單元，其中每一所述實體抹除單元具有多個實 體程序化單元。存儲器控制電路單元電性連接至連接接口單元與可復寫式非易失性存儲模 塊。存儲器控制電路單元用以判斷所述實體程序化單元中用以儲存第一數據的第一實體程 序化單元屬于第一類實體程序化單元或第二類實體程序化單元。若第一實體程序化單元屬 于第一類實體程序化單元，存儲器控制電路單元還用以產生對應于第一數據的第一驗證碼 與用以與第一驗證碼結合的第二驗證碼，并且將第一數據與第一驗證碼寫入至第一實體程 序化單元中。若使用第一驗證碼無法成功地解碼第一數據，存儲器控制電路單元還用以結 合第二驗證碼與第一驗證碼來解碼第一數據。
[0024] 在本發(fā)明的一范例實施例中，若第一實體程序化單元屬于第二類實體程序化單 元，所述存儲器控制電路單元還用以產生對應于第一數據的第三驗證碼，并且將第一數據、 第三驗證碼及用以與第五驗證碼結合的第四驗證碼寫入至第一實體程序化單元中，其中第 五驗證碼用以驗證第二數據，第二數據與第五驗證碼儲存于所述實體程序化單元中屬于第 一類實體程序化單元的第二實體程序化單元，并且第三驗證碼的數據長度短于第一驗證碼 的數據長度。
[0025] 在本發(fā)明的一范例實施例中，若使用第五驗證碼無法成功地解碼第二數據，所述 存儲器控制電路單元還用以結合第四驗證碼與第五驗證碼來解碼第二數據。
[0026] 在本發(fā)明的一范例實施例中，若使用第五驗證碼無法成功地解碼第二數據，所述 存儲器控制電路單元結合第四驗證碼與第五驗證碼來解碼第二數據的操作包括：根據讀取 指令從第二實體程序化單元中讀取第二數據與第五驗證碼；根據第五驗證碼對第二數據執(zhí) 行第一解碼，并且判斷第一解碼是否產生有效碼字；以及若第一解碼沒有產生有效碼字，從 第一實體程序化單元讀取第四驗證碼，結合第四驗證碼與第五驗證碼為第六驗證碼，并且 根據第六驗證碼對第二數據執(zhí)行第二解碼。
[0027] 在本發(fā)明的一范例實施例中，所述存儲器控制電路單元還用以將第二驗證碼寫入 至所述實體程序化單元中屬于第二類實體程序化單元的第三實體程序化單元。
[0028] 在本發(fā)明的一范例實施例中，若使用第一驗證碼無法成功地解碼第一數據，所述 存儲器控制電路單元結合第二驗證碼與第一驗證碼來解碼第一數據的操作包括：根據讀取 指令從第一實體程序化單元中讀取第一數據與第一驗證碼，其中第一實體程序化單元屬于 第一類實體程序化單元；根據第一驗證碼對第一數據執(zhí)行第一解碼，并且判斷第一解碼是 否產生有效碼字；以及若第一迭代解碼沒有產生有效碼字，讀取第二驗證碼，結合第一驗證 碼與第二驗證碼為第七驗證碼，并且根據第七驗證碼對第一數據執(zhí)行第二解碼。
[0029] 在本發(fā)明的一范例實施例中，若第一實體程序化單元是屬于第一類實體程序化單 元，存儲器控制電路單元還用以結合第一驗證碼與第二驗證碼以獲得由N個比特組成的第 七驗證碼，其中第一驗證碼是由N個比特中的第1至第Μ個比特組成，并且第二驗證碼是由 Ν個比特中的第Μ+1至第Ν個比特組成。
[0030] 在本發(fā)明的一范例實施例中，所述存儲器控制電路單元是使用低密度奇偶校驗碼 演算法來編碼與解碼。
[0031] 本發(fā)明的一范例實施例提供一種存儲器儲存裝置，其包括連接接口單元、可復寫 式非易失性存儲模塊及存儲器控制電路單元。連接接口單元用以電性連接至主機系統(tǒng)?？?復寫式非易失性存儲模塊包含多個實體抹除單元，其中每一所述實體抹除單元具有多個實 體程序化單元。存儲器控制電路單元電性連接至連接接口單元與可復寫式非易失性存儲模 塊。存儲器控制電路單元用以判斷所述實體程序化單元中用以儲存第一數據的第一實體程 序化單元的可靠度是屬于第一類可靠度或第二類可靠度。若第一實體程序化單元的可靠度 是屬于第一類可靠度，存儲器控制電路單元還用以產生對應于第一數據的第一主驗證碼， 其中第一主驗證碼具有第一長度。若第一實體程序化單元的可靠度是屬于第二類可靠度， 存儲器控制電路單元還用以產生對應于第一數據的第二主驗證碼，其中第二主驗證碼具有 第二長度，并且第一長度長于第二長度。
[0032] 在本發(fā)明的一范例實施例中，若第一實體程序化單元的可靠度是屬于第一類可靠 度，所述存儲器控制電路單元還用以產生對應于第一數據的副驗證碼，其中副驗證碼用以 與第一主驗證碼結合使用、提供解碼信息或者在預解碼程序中使用。
[0033] 在本發(fā)明的一范例實施例中，所述存儲器控制電路單元產生對應于第一數據的副 驗證碼的操作包括：獲得產生矩陣并且根據產生矩陣來產生預設驗證碼，其中第一主驗證 碼包含于預設驗證碼中；以及根據預設驗證碼與第一主驗證碼來產生副驗證碼。
[0034] 在本發(fā)明的一范例實施例中，所述第二類可靠度高于所述第一類可靠度。
[0035] 基于上述，根據欲儲存數據的實體程序化單元是屬于第一類實體程序化單元或第 二類實體程序化單元，本發(fā)明可選擇產生一個驗證碼或可結合使用的多個驗證碼，并且在 無法成功解碼時使用結合后的驗證碼來解碼。藉此，可提升對于具有不同可靠度的實體程 序化單元的使用效率。
[0036] 為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式 作詳細說明如下。
【附圖說明】
[0037] 圖1是根據本發(fā)明的一范例實施例所繪示的主機系統(tǒng)與存儲器儲存裝置的范例 不意圖；
[0038] 圖2是根據本發(fā)明的一范例實施例所繪示的電腦、輸入/輸出裝置與存儲器儲存 裝置的范例示意圖；
[0039] 圖3是根據本發(fā)明的一范例實施例所繪示的主機系統(tǒng)與存儲器儲存裝置的范例 不意圖；
[0040] 圖4是繪示圖1所示的存儲器儲存裝置的概要方塊圖；
[0041] 圖5是根據本發(fā)明的一范例實施例所繪示的可復寫式非易失性存儲模