本實(shí)用新型涉及半導(dǎo)體設(shè)備領(lǐng)域，特別是涉及一種溝槽功率器件。

背景技術(shù)：

功率器件可分為功率IC(集成電路)器件和功率分立器件兩類(lèi)，功率分立器件又包括功率MOSFET(金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、大功率晶體管和IGBT(絕緣柵雙極型晶體管)等器件。早期功率器件均是基于平面工藝生產(chǎn)，但隨著半導(dǎo)體技術(shù)的發(fā)展，小尺寸、大功率、高性能成為了主要的發(fā)展趨勢(shì)。以平面工藝MOSFET器件為例，由于其本身體內(nèi)JFET(結(jié)型場(chǎng)效應(yīng)晶體管)寄生電阻的限制，單個(gè)原胞的面積減小有限，這樣就使增加原胞密度變得很困難，很難使平面工藝MOSFET的導(dǎo)通電阻(RDSON)進(jìn)一步減小。溝槽工藝由于將溝道從水平變成垂直，消除了平面結(jié)構(gòu)寄生JFET電阻的影響，使元胞尺寸大大縮小，在此基礎(chǔ)上可增加原胞密度，提高單位面積芯片內(nèi)溝道的總寬度，就可以使得器件在單位硅片上的溝道寬長(zhǎng)比增大從而使電流增大、導(dǎo)通電阻下降以及相關(guān)參數(shù)得到優(yōu)化，實(shí)現(xiàn)了更小尺寸的管芯擁有更大功率和高性能的目標(biāo)，因此溝槽工藝越來(lái)越多運(yùn)用于新型功率器件中。

隨著半導(dǎo)體技術(shù)的發(fā)展，為了實(shí)現(xiàn)更低的成本優(yōu)勢(shì)以及最小線(xiàn)寬持續(xù)變小，現(xiàn)有典型的溝槽功率器件中溝槽和接觸孔的線(xiàn)寬變小，Pitch(節(jié)距)寬度同時(shí)壓縮，使得接觸孔和柵極溝槽間的間距變窄，此時(shí)如果接觸孔的線(xiàn)寬做不到足夠小，對(duì)偏精度就不能滿(mǎn)足余量要求，進(jìn)而出現(xiàn)對(duì)偏等工藝問(wèn)題，將會(huì)直接導(dǎo)致器件的結(jié)構(gòu)難以實(shí)現(xiàn)，進(jìn)而導(dǎo)致Vth(閾值電壓)、BVds(漏源擊穿電壓)、Rdson甚至GS短路(柵源短路)等參數(shù)異常，形成可靠性風(fēng)險(xiǎn)。

圖1所示為現(xiàn)有技術(shù)中溝槽功率器件中MOSFET在光刻設(shè)備極限能力下容易出現(xiàn)的問(wèn)題示意圖。其中，A區(qū)域代表的是接觸孔4的正常形貌，此時(shí)接觸孔4在半導(dǎo)體襯底1表面形成的線(xiàn)寬為d1，接觸孔4與其相鄰的溝槽5的間距分別為a1和a2。當(dāng)d1的寬度在光刻設(shè)備的能力范圍內(nèi)時(shí)，其接觸孔4不會(huì)出現(xiàn)曝光不足、分辨率不佳等導(dǎo)致的形貌問(wèn)題。當(dāng)設(shè)備套刻能力較佳的情況下，a1和a2均能滿(mǎn)足產(chǎn)品設(shè)計(jì)的對(duì)偏余量范圍，︱a1-a2︱越小越好，當(dāng)a1-a2＝0時(shí)，說(shuō)明對(duì)準(zhǔn)精度最佳，套刻能力最佳。

B區(qū)域代表的是當(dāng)接觸孔4的光刻線(xiàn)寬按設(shè)備極限能力設(shè)計(jì)但仍然不滿(mǎn)足預(yù)定的線(xiàn)寬設(shè)計(jì)要求，最終使接觸孔4和溝槽5內(nèi)的柵氧3、多晶硅2將要接觸甚至已經(jīng)接觸上時(shí)的異常形貌。此時(shí)接觸孔4在半導(dǎo)體襯底1表面形成的線(xiàn)寬為d2，接觸孔4與其相鄰的溝槽5的間距分別為b1和b2。當(dāng)b1和b2均小于產(chǎn)品允許的間距要求時(shí)，會(huì)出現(xiàn)Vth、BVds、Rdson等參數(shù)異常，存在可靠性風(fēng)險(xiǎn)。當(dāng)b1和b2已經(jīng)無(wú)限小甚至為負(fù)數(shù)時(shí)候，接觸孔4已經(jīng)和溝槽5內(nèi)的柵氧3、多晶硅2接觸，會(huì)出現(xiàn)GS短路等參數(shù)異常。這是典型的線(xiàn)寬偏大、設(shè)備能力不能滿(mǎn)足產(chǎn)品更小尺寸加工的失效情況。

C區(qū)域代表的是當(dāng)接觸孔4的光刻線(xiàn)寬滿(mǎn)足小線(xiàn)寬要求，但光刻設(shè)備套刻能力不能滿(mǎn)足產(chǎn)品結(jié)構(gòu)要求，最終使接觸孔4不在左右溝槽5的中間導(dǎo)致參數(shù)異常的結(jié)構(gòu)形貌。此時(shí)接觸孔4在半導(dǎo)體襯底1表面形成的線(xiàn)寬為d3，接觸孔4與其相鄰的溝槽5的間距分別為c1和c2，其中，c1遠(yuǎn)大于產(chǎn)品設(shè)計(jì)的對(duì)偏余量范圍，c2又小于產(chǎn)品設(shè)計(jì)的對(duì)偏余量范圍甚至接觸孔4無(wú)限接近溝槽5內(nèi)的柵氧3、多晶硅2，也容易出現(xiàn)Vth、BVds、Rdson甚至GS短路等參數(shù)異常。這是典型的光刻設(shè)備線(xiàn)寬能力正常但套刻精度不能滿(mǎn)足產(chǎn)品更小尺寸的失效情況。如果在C區(qū)域中，c1和c2均在產(chǎn)品設(shè)計(jì)的對(duì)偏范圍內(nèi)則可以避免各種失效。

因此，如何在現(xiàn)有光刻設(shè)備條件下實(shí)現(xiàn)更小線(xiàn)寬，保證接觸孔到槽柵結(jié)構(gòu)的間距，從而使接觸孔與溝槽套刻有足夠的余量，從而實(shí)現(xiàn)更小線(xiàn)寬的器件結(jié)構(gòu)的生產(chǎn)，同時(shí)使產(chǎn)品的參數(shù)和可靠性滿(mǎn)足要求，是本技術(shù)領(lǐng)域人員所要研究的內(nèi)容。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種溝槽功率器件，在現(xiàn)有光刻設(shè)備條件下實(shí)現(xiàn)更小線(xiàn)寬，保證接觸孔到槽柵結(jié)構(gòu)的間距，從而使接觸孔與溝槽套刻有足夠的余量，從而實(shí)現(xiàn)更小線(xiàn)寬的器件結(jié)構(gòu)的生產(chǎn)，同時(shí)使產(chǎn)品的參數(shù)和可靠性滿(mǎn)足要求。

為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種溝槽功率器件，包括：

半導(dǎo)體襯底；

位于所述半導(dǎo)體襯底中的第一溝槽和第二溝槽；

位于所述半導(dǎo)體襯底上及所述第一溝槽和第二溝槽的側(cè)壁和底壁上的柵介電層；

位于所述第一溝槽和第二溝槽中的柵極材料層，位于所述第一溝槽和第二溝槽中的柵極材料層上的第一介質(zhì)層；

位于所述半導(dǎo)體襯底中第一溝槽和第二溝槽兩側(cè)的P阱；

位于所述半導(dǎo)體襯底中第一溝槽和第二溝槽兩側(cè)所述P阱上的N型區(qū)；

位于所述半導(dǎo)體襯底上的第一阻止層，所述第一阻止層中形成有開(kāi)口以暴露出所述半導(dǎo)體襯底及部分第二溝槽，且所述第一阻止層覆蓋所述第一溝槽；

位于所述半導(dǎo)體襯底上且覆蓋所述第一阻止層上的覆蓋介質(zhì)層；

接觸孔，所述接觸孔貫穿所述覆蓋介質(zhì)層、第一阻止層、柵介電層及所述半導(dǎo)體襯底，所述接觸孔位于所述第一溝槽兩側(cè)和所述第二溝槽中，所述開(kāi)口的寬度為所述接觸孔在所述半導(dǎo)體襯底表面的最小尺寸；

位于所述接觸孔底部的P型區(qū)。

可選的，對(duì)于所述的溝槽功率器件，所述第一阻止層為氮化硅阻止層和/或氮氧化硅阻止層。

可選的，對(duì)于所述的溝槽功率器件，所述第一阻止層的厚度為

可選的，對(duì)于所述的溝槽功率器件，所述第一溝槽的寬度為0.05μm-1μm，深度為0.1μm-10μm；所述第二溝槽的寬度為0.5μm-5μm，深度為0.1μm-50μm。

可選的，對(duì)于所述的溝槽功率器件，所述開(kāi)口的寬度為0.02μm-2μm，小于相鄰的第一溝槽之間的間距，且小于所述第二溝槽的寬度。

可選的，對(duì)于所述的溝槽功率器件，所述柵極材料層上表面低于所述半導(dǎo)體襯底表面的距離為小于等于0.8μm。

可選的，對(duì)于所述的溝槽功率器件，所述第一介質(zhì)層為二氧化硅介質(zhì)層、氮化硅介質(zhì)層、氮氧化硅介質(zhì)層、多晶硅介質(zhì)層的一種或多種組合。

可選的，對(duì)于所述的溝槽功率器件，所述覆蓋介質(zhì)層包括覆蓋所述半導(dǎo)體襯底的第二介質(zhì)層。

可選的，對(duì)于所述的溝槽功率器件，所述覆蓋介質(zhì)層還包括覆蓋所述第二介質(zhì)層的第三介質(zhì)層。

可選的，對(duì)于所述的溝槽功率器件，所述第二介質(zhì)層為不摻雜的二氧化硅介質(zhì)層、氮化硅介質(zhì)層、氮氧化硅介質(zhì)層的一種或多種組合；所述第三介質(zhì)層為硼磷硅玻璃介質(zhì)層。

可選的，對(duì)于所述的溝槽功率器件，所述第三介質(zhì)層中硼的質(zhì)量百分比為1～5％，磷的質(zhì)量百分比為2～6％。

可選的，對(duì)于所述的溝槽功率器件，所述第二介質(zhì)層的厚度為所述第三介質(zhì)層的厚度為

可選的，對(duì)于所述的溝槽功率器件，所述接觸孔的側(cè)壁與底壁的延長(zhǎng)線(xiàn)呈80°-89°角，所述接觸孔的深度小于等于1μm。

可選的，對(duì)于所述的溝槽功率器件，還包括：

位于所述覆蓋介質(zhì)層上的金屬層，所述金屬層填充所述接觸孔；以及

位于所述金屬層上的鈍化層。

與現(xiàn)有技術(shù)相比，本實(shí)用新型提供的一種溝槽功率器件，通過(guò)在第一溝槽和第二溝槽的上部形成具有一定厚度第一介質(zhì)層，使得溝槽柵極區(qū)域距離半導(dǎo)體襯底表面有一定距離，再淀積第一阻止層定義出接觸孔在半導(dǎo)體襯底表面的最小尺寸，從而在進(jìn)行接觸孔刻蝕時(shí)，可以使接觸孔的線(xiàn)寬進(jìn)一步做的更小，并且保證接觸孔到第一溝槽和第二溝槽的間距，從而使接觸孔與第一溝槽和第二溝槽的套刻有足夠的余量，實(shí)現(xiàn)更小線(xiàn)寬的器件結(jié)構(gòu)的生產(chǎn)，同時(shí)使產(chǎn)品的參數(shù)和可靠性滿(mǎn)足要求。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)中溝槽功率器件中MOSFET在光刻設(shè)備極限能力下容易出現(xiàn)的問(wèn)題示意圖；

圖2為本實(shí)用新型一實(shí)施例中的溝槽功率器件制作方法的流程圖；

圖3-12為本實(shí)用新型實(shí)施例一實(shí)施例中的溝槽功率器件的制作過(guò)程中的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合示意圖對(duì)本實(shí)用新型的溝槽功率器件及制作方法進(jìn)行更詳細(xì)的描述，其中表示了本實(shí)用新型的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實(shí)用新型，而仍然實(shí)現(xiàn)本實(shí)用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本實(shí)用新型的限制。

在下列段落中參照附圖以舉例方式更具體地描述本實(shí)用新型。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本實(shí)用新型實(shí)施例的目的。

本實(shí)用新型提供一種溝槽功率器件及制作方法，所述溝槽功率器件的制作方法包括：

步驟S11、提供半導(dǎo)體襯底；

步驟S12、在所述半導(dǎo)體襯底中形成第一溝槽和第二溝槽；

步驟S13、在所述半導(dǎo)體襯底上及所述第一溝槽和第二溝槽的側(cè)壁和底壁上生長(zhǎng)柵介電層；

步驟S14、在所述第一溝槽和第二溝槽中形成柵極材料層；

步驟S15、在所述第一溝槽和第二溝槽中的柵極材料層上形成第一介質(zhì)層；

步驟S16、在所述半導(dǎo)體襯底中第一溝槽和第二溝槽兩側(cè)形成P阱；

步驟S17、在所述半導(dǎo)體襯底中第一溝槽和第二溝槽兩側(cè)所述P阱上形成N型區(qū)；

步驟S18、在所述半導(dǎo)體襯底上形成第一阻止層，并在所述第一阻止層中形成開(kāi)口以暴露出所述半導(dǎo)體襯底及部分第二溝槽，且所述第一阻止層覆蓋所述第一溝槽；

步驟S19、在所述半導(dǎo)體襯底上形成覆蓋介質(zhì)層；

步驟S20、光刻并刻蝕所述覆蓋介質(zhì)層至所述半導(dǎo)體襯底中，形成所述接觸孔，所述接觸孔位于第一溝槽兩側(cè)和第二溝槽中，所述開(kāi)口的寬度為所述接觸孔在所述半導(dǎo)體襯底表面的最小尺寸；

步驟S21、在所述接觸孔底部形成P型區(qū)。

下面請(qǐng)結(jié)合圖2及圖3-12對(duì)本實(shí)用新型的溝槽功率器件及制作方法進(jìn)行詳細(xì)介紹。

首先，執(zhí)行步驟S11，如圖3所示，提供半導(dǎo)體襯底20。優(yōu)選的，所述半導(dǎo)體襯底20可以是硅襯底、鍺硅襯底、Ⅲ-Ⅴ族元素化合物襯底或本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體材料襯底，本實(shí)施例中采用的是硅襯底。進(jìn)一步的，本實(shí)施例中采用的硅襯底可以形成有MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、IGBT(絕緣柵場(chǎng)效應(yīng)晶體管)、肖特基二極管等半導(dǎo)體器件。所述半導(dǎo)體襯底20還可以根據(jù)所需產(chǎn)品的特性進(jìn)行一定雜質(zhì)量的N型和P型摻雜。

作為一個(gè)非限制性的例子，如圖3所示，在所述半導(dǎo)體襯底20上形成第二阻止層21。所述在半導(dǎo)體襯底20上形成的第二阻止層21可采用氧化或淀積等手段形成。例如，所述第二阻止層21可以為二氧化硅、氮化硅、氮氧化硅、多晶硅等材料的一種或多種組合。較佳的，所述第二阻止層21的厚度為

接著，執(zhí)行步驟S12，在所述半導(dǎo)體襯底20中形成第一溝槽221和第二溝槽222。請(qǐng)參考圖4，第一溝槽221所在區(qū)域?yàn)榈谝淮翱趨^(qū)22a，第二溝槽222所在區(qū)域?yàn)榈诙翱趨^(qū)22b。所述第一窗口區(qū)22a指的是功率器件的原胞區(qū)，第二窗口區(qū)22b指的是功率器件的終端區(qū)。

本步驟S12通過(guò)光刻選擇性打開(kāi)窗口，采用光刻膠做掩蔽，將打開(kāi)的窗口區(qū)從上往下刻蝕盡所述第二阻止層21后，再繼續(xù)深入刻蝕半導(dǎo)體襯底20，以形成具有一定寬度和深度的第一溝槽221和第二溝槽222。其中，所述第一溝槽221和第二溝槽222的布局可依據(jù)產(chǎn)品結(jié)構(gòu)而設(shè)計(jì)，所述第一溝槽221和第二溝槽222的寬度可根據(jù)產(chǎn)品結(jié)構(gòu)和工藝能力來(lái)確定，深度可根據(jù)產(chǎn)品的耐壓等參數(shù)來(lái)確定。

進(jìn)一步的，在本實(shí)施例中，形成的第一溝槽221和第二溝槽222的寬度均在0.05μm-5μm之間，深度均在0.1μm-50μm之間。具體的，對(duì)于第一窗口區(qū)22a中的第一溝槽221，其寬度L1可根據(jù)產(chǎn)品導(dǎo)通密度決定，最小線(xiàn)寬可大于等于設(shè)備的極限能力，L1可以為0.05μm-1μm；深度h1可根據(jù)產(chǎn)品的耐壓等參數(shù)來(lái)確定，h1可以為0.1-10μm。對(duì)于第二窗口區(qū)22b中的第二溝槽222，考慮到其槽內(nèi)將填充多晶硅，寬度需要滿(mǎn)足承載高壓、大電流的需求，因此寬度較寬，部分結(jié)構(gòu)上還需要在之后槽內(nèi)填充的多晶硅上設(shè)置引線(xiàn)孔，因此第二溝槽222的寬度L2較第一溝槽221要寬，L2可以為0.5μm-5μm；在寬度較寬的情況下，根據(jù)刻蝕負(fù)載效應(yīng)，相同的刻蝕程序?qū)Υ缶€(xiàn)寬區(qū)域刻蝕深度較深，因此正常情況下h2>h1，h2可以為0.1μm-50μm。需要說(shuō)明的是，并不能夠簡(jiǎn)單的依據(jù)附圖而得出第一溝槽221與第二溝槽222深度寬度一致的結(jié)論。

較佳的，緊接著執(zhí)行步驟S121，在1000℃-1200℃溫度下氧化所述第一溝槽221和第二溝槽222的側(cè)壁和底壁形成第一氧化層(圖中未示出)，以對(duì)所述第一溝槽221和第二溝槽222的側(cè)壁和底壁進(jìn)行修復(fù)。所述第一氧化層的厚度范圍為

然后執(zhí)行步驟S122，去除所述第一氧化層和所述第二阻止層21。若所述第二阻止層21的材質(zhì)是二氧化硅，那么可以采用BOE腐蝕液或DHF(稀釋的氫氟酸)來(lái)進(jìn)行去除。

然后執(zhí)行步驟S13，如圖5所示，本實(shí)施例中，在所述半導(dǎo)體襯底20上及所述第一溝槽221和第二溝槽222的側(cè)壁和底壁上生長(zhǎng)柵介電層23。例如，所述柵介電層23可以為柵氧，具體的，所述柵介電層23采用的摻氯氧化(即含有氯、氧的氛圍下進(jìn)行氧化)形成，在溫度范圍為1000℃-1200℃進(jìn)行生長(zhǎng)，以獲得厚度范圍為的柵介電層23。所述柵介電層23的生長(zhǎng)溫度越高質(zhì)量越好，摻氯氧化可以有效減少柵介電層23中的雜質(zhì)，提高柵介電層23的質(zhì)量。

然后，執(zhí)行步驟S14，在所述第一溝槽221和第二溝槽222中形成柵極材料層24，例如可以為摻雜多晶硅層?？梢韵鹊矸e不摻雜多晶硅，后采用離子注入對(duì)不摻雜多晶硅進(jìn)行摻雜；或者，先淀積不摻雜多晶硅，后采用磷預(yù)淀積工藝對(duì)其進(jìn)行摻雜；再或者，采用邊淀積多晶硅邊摻雜的原位摻雜方式。

如圖6所示，去除淀積時(shí)產(chǎn)生在所述半導(dǎo)體襯底20表面上的柵極材料層，并使所述第一溝槽221和第二溝槽222中的柵極材料層24低于所述半導(dǎo)體襯底20表面，這一過(guò)程可以采用具有各項(xiàng)同性的干法刻蝕來(lái)完成。所述柵極材料層24的上表面低于所述半導(dǎo)體襯底20表面的距離h3可以小于等于0.8μm。由此，終端區(qū)采用的是寬槽(即第二溝槽222)內(nèi)放置柵極材料層的方式，使器件終端耐壓和柵極引線(xiàn)在深槽中完成，從而減少半導(dǎo)體襯底表面的臺(tái)階差保證硅片表面的平坦度；同時(shí)使引線(xiàn)縱向分布，減少芯片表面的面積。

需要說(shuō)明的是，由于之前形成了柵介電層23(柵氧)，而之后需要進(jìn)行離子注入，因此，若柵介電層23的厚度大于在去除淀積時(shí)產(chǎn)生在所述半導(dǎo)體襯底20表面的柵極材料層后緊接著去除所述柵介電層23位于半導(dǎo)體襯底20表面的部分。對(duì)于所述柵介電層23的厚度大于時(shí)，可以在去除淀積時(shí)產(chǎn)生在所述半導(dǎo)體襯底20表面的柵極材料層后緊接著減薄所述柵介電層23位于半導(dǎo)體襯底20表面的部分至所述柵介電層23位于半導(dǎo)體襯底20表面的部分的厚度小于等于若所述柵介電層23的厚度小于等于在去除淀積時(shí)產(chǎn)生在所述半導(dǎo)體襯底20表面的柵極材料層后保留所述柵介電層23。當(dāng)然，所述柵介電層23是否去除可以依據(jù)實(shí)際情況進(jìn)行決定，在柵介電層23去除后，后續(xù)需要重新形成，具體的，例如之前形成柵氧被去除后，后續(xù)需要形成墊氧，以輔助進(jìn)行離子注入完成P阱和N型區(qū)的形成。如圖6所示，本實(shí)施例采用去除所述柵介電層23位于半導(dǎo)體襯底20表面的部分。

然后，執(zhí)行步驟S15，請(qǐng)結(jié)合圖7，在所述第一溝槽221和第二溝槽222中柵極材料層24上形成第一介質(zhì)層25。所述第一介質(zhì)層25的材質(zhì)可以為二氧化硅、氮化硅、氮氧化硅、多晶硅等的一種或多種組合，采用例如CVD等工藝形成。

然后，去除淀積時(shí)產(chǎn)生在所述半導(dǎo)體襯底20表面上的第一介質(zhì)層，使所述第一溝槽221和第二溝槽222頂部填充的第一介質(zhì)層25與所述半導(dǎo)體襯底20表面齊平。具體的，可采用具有各項(xiàng)同性的干法刻蝕來(lái)完成，也可以采用化學(xué)機(jī)械拋光(CMP)進(jìn)行平坦化。

緊接著，執(zhí)行步驟S16，請(qǐng)結(jié)合圖8所示，在所述半導(dǎo)體襯底20中第一溝槽221和第二溝槽222兩側(cè)形成P阱26a。具體的，對(duì)于本實(shí)用新型中已經(jīng)將柵介電層去除的情況，首先在所述半導(dǎo)體襯底20上生長(zhǎng)墊氧26作為柵介電層。較佳的，所述墊氧26的厚度范圍可以為然后在所述半導(dǎo)體襯底20中第一溝槽221和第二溝槽222兩側(cè)進(jìn)行第一次離子注入和退火，形成P阱26a，所述P阱26a的結(jié)深深度小于第一溝槽221的深度。所述第一次離子注入和退火為采用硼(B)離子零度角注入，注入能量為60KeV-150KeV，注入劑量1E13/cm²-1E15/cm²，退火溫度為1000℃-1200℃。

之后，執(zhí)行步驟S17，請(qǐng)繼續(xù)參考圖8所示，在所述半導(dǎo)體襯底20中第一溝槽221和第二溝槽222兩側(cè)所述P阱26a上形成N型區(qū)26b。具體的，可以是在所述半導(dǎo)體襯底20中第一溝槽221和第二溝槽222兩側(cè)進(jìn)行第二次離子注入和退火，形成N型區(qū)26b，所述N型區(qū)26b的結(jié)深深度h4大于所述第一溝槽221和第二溝槽222中的柵極材料層24距離所述半導(dǎo)體襯底20表面的距離(即h3)。所述第二次離子注入和退火為采用磷(P)離子或砷(As)離子零度角注入，注入能量為60KeV-150Kev，注入劑量1E14/cm²-1E16/cm²，退火溫度800℃-1100℃。由步驟S16和步驟S17的注入劑量可知，形成的N型區(qū)26b的摻雜濃度大于P阱26a的摻雜濃度，因此所述N型區(qū)26b即為N型重?fù)诫s區(qū)。

之后，執(zhí)行步驟S18，請(qǐng)參考圖9，在所述半導(dǎo)體襯底20上形成第一阻止層27，并在所述第一阻止層27中形成開(kāi)口以暴露出所述半導(dǎo)體襯底20及部分第二溝槽222，且所述第一阻止層27覆蓋所述第一溝槽211，所述開(kāi)口寬度L3為接觸孔在所述半導(dǎo)體襯底20表面的最小尺寸?？梢岳斫獾氖牵捎谥靶纬闪藟|氧26，因此，所述開(kāi)口直接暴露出的是墊氧26。所述第一阻止層27的材料為氮化硅或氮氧化硅，其厚度可以為所述開(kāi)口可以經(jīng)由光刻刻蝕工藝完成，所述開(kāi)口寬度L3可以結(jié)合具體需求和光刻最小尺寸能力和最佳的套刻精度曝光共同完成。

而且，在所述第一阻止層27上進(jìn)行開(kāi)口，是考慮到所述第一阻止層27表面平整度高，結(jié)構(gòu)簡(jiǎn)單，光刻機(jī)曝光條件最佳，能夠定義出最小的接觸孔尺寸(即開(kāi)口寬度L3)。該尺寸根據(jù)具體曝光設(shè)備能力而定，例如可以為0.02μm-2μm，較佳的，小于相鄰第一溝槽221之間的間距，且小于所述第二溝槽222的寬度。位于所述第一溝槽221頂部的第一阻止層27的寬度L4則大于所述第一溝槽221的寬度L1，實(shí)現(xiàn)將第一溝槽221完全遮擋住。那么，在原胞區(qū)中所述開(kāi)口距離第一溝槽221外側(cè)間距分別為d4、d5，其中d4、d5均滿(mǎn)足產(chǎn)品設(shè)計(jì)和設(shè)備套刻要求。同樣的，在終端區(qū)所述開(kāi)口距離第二溝槽222內(nèi)側(cè)柵介電層23間距分別為d6、d7，其中d6、d7均滿(mǎn)足產(chǎn)品設(shè)計(jì)和設(shè)備套刻要求。

之后，執(zhí)行步驟S19，請(qǐng)參考圖10，在所述半導(dǎo)體襯底20上形成覆蓋介質(zhì)層，所述覆蓋介質(zhì)層覆蓋所述第一阻止層27。具體的，在本實(shí)施例中，所述覆蓋介質(zhì)層包括覆蓋所述開(kāi)口的第二介質(zhì)層28a及覆蓋所述第二介質(zhì)層28a的第三介質(zhì)層28b。所述第二介質(zhì)層28a的材料可以為不摻雜的二氧化硅、氮化硅、氮氧化硅等的一種或其組合，采用CVD等工藝形成。所述第二介質(zhì)層28a的厚度可以為所述第三介質(zhì)層28b為BPSG(硼磷硅玻璃)，厚度可以為同樣可以采用CVD工藝形成。具體的，所述第三介質(zhì)層28b的反應(yīng)源氣包括SiH₄、B₂H₆和/或PH₃等。具體的，在所述第三介質(zhì)層28b中，B的質(zhì)量百分比為1～5％，P的質(zhì)量百分比為2～6％。

進(jìn)一步的，也可以是所述覆蓋介質(zhì)層僅為覆蓋所述第一阻止層27的第二介質(zhì)層28a。

進(jìn)一步的，如果所述第二介質(zhì)層28a采用氮化硅，可以在后續(xù)的接觸孔制作中利用第二介質(zhì)層28a、第三介質(zhì)層28b及硅的選擇比不同，使溝槽區(qū)域能夠得到保護(hù)，進(jìn)一步在現(xiàn)有光刻設(shè)備條件下實(shí)現(xiàn)更小線(xiàn)寬和更大的套刻余量，從而實(shí)現(xiàn)更小線(xiàn)寬的器件結(jié)構(gòu)的生產(chǎn)。

然后，執(zhí)行步驟S20，請(qǐng)參考圖11，光刻并刻蝕所述覆蓋介質(zhì)層至所述半導(dǎo)體襯底20中，形成接觸孔29，所述接觸孔29位于第一溝槽221兩側(cè)和第二溝槽222中，所述開(kāi)口的寬度為所述接觸孔29在所述半導(dǎo)體襯底20表面的最小尺寸。如圖11可見(jiàn)，刻蝕出的接觸孔29大致為倒梯形，即上寬下窄狀，接觸孔29底部的寬度為L(zhǎng)7，頂部開(kāi)口寬度為L(zhǎng)6，中部由第一阻止層27所限定的在半導(dǎo)體襯底20表面的最小尺寸為L(zhǎng)3，且滿(mǎn)足L7<L3<L6。其中，所述接觸孔29的側(cè)壁與底壁延長(zhǎng)線(xiàn)的夾角θ為80°～89°，深度h5小于等于1μm。在接觸孔29形成后，在原胞區(qū)形成第三窗口區(qū)30a，在終端區(qū)形成第四窗口區(qū)30b。

本步驟S20具體為依次刻蝕第三介質(zhì)層28b，第二介質(zhì)層28a及墊氧26后，繼續(xù)刻蝕半導(dǎo)體襯底20，獲得深度為h5的臺(tái)階，從而將已經(jīng)摻雜成N型的半導(dǎo)體襯底刻蝕掉一部分，使后續(xù)的P型注入能夠穿透N型區(qū)。

具體的，所述第三窗口區(qū)30a中開(kāi)有接觸孔29的區(qū)域?yàn)椴叟c槽間的源區(qū)，作為原胞區(qū)的源端連接金屬；所述第四窗口區(qū)30b中開(kāi)有接觸孔29的區(qū)域作為器件的耐壓環(huán)或柵極(Gate-PAD)端連接金屬。

更具體的，結(jié)合圖1、圖3和圖11，圖11中所示原胞區(qū)第三介質(zhì)層28b頂部寬度為L(zhǎng)5，其寬度大于圖3中第一溝槽221的寬度L1，可以使第一溝槽221的頂部受到介質(zhì)層的保護(hù)，不容易產(chǎn)生GS漏電等問(wèn)題。

更具體的，圖11中所示原胞區(qū)中接觸孔頂部開(kāi)口寬度為L(zhǎng)6，通常這個(gè)寬度代表著接觸孔光刻的極限寬度。

更具體的，圖11中所示原胞區(qū)中接觸孔在第一阻止層27位置寬度為L(zhǎng)3，這個(gè)寬度L3就是所述定義的最小接觸孔在半導(dǎo)體襯底表面的最小尺寸。

更具體的，當(dāng)?shù)诙橘|(zhì)層28a、第三介質(zhì)層28b均為氧化層材料時(shí)，在進(jìn)行接觸孔刻蝕程序到半導(dǎo)體襯底時(shí)，即便由于曝光和對(duì)偏的能力較差，出現(xiàn)接觸孔做大，對(duì)偏的情況，也可以在刻蝕至第一阻止層27時(shí)停住刻蝕，只刻蝕第一阻止層27未覆蓋的接觸孔區(qū)域，有效避免接觸孔線(xiàn)寬變大、對(duì)偏的情況發(fā)生。

更具體的，第一溝槽221和第二溝槽222頂部由于摻雜非導(dǎo)電的第一介質(zhì)層25，因此第一溝槽221和第二溝槽222頂部并不體現(xiàn)電性，也即第一溝槽221和第二溝槽222只有下部分參與器件的運(yùn)行，因此器件的接觸孔29有效區(qū)域?yàn)榻佑|孔29底部區(qū)域附近，有效線(xiàn)寬為L(zhǎng)7。結(jié)合接觸孔29傾斜形貌的特性，再加上由于第一溝槽221和第二溝槽222頂部一定厚度的第一介質(zhì)層25的填充，從而形成更深的接觸孔，使L7小于L3，并遠(yuǎn)遠(yuǎn)小于L6，從而在現(xiàn)有的光刻設(shè)備條件下實(shí)現(xiàn)更小線(xiàn)寬和更大的套刻余量，從而實(shí)現(xiàn)更小線(xiàn)寬的器件結(jié)構(gòu)的生產(chǎn)。

然后，執(zhí)行步驟S21，請(qǐng)繼續(xù)參考圖11，在所述接觸孔29底部形成P型區(qū)29a。具體的，進(jìn)行第三次離子注入和退火，形成所述P型區(qū)29a。所述第三次離子注入為采用零度角注入B11或BF₂，可以先注入B11再注入BF₂，注入能量為20KeV-100KeV，注入劑量為1E14/cm²-1E16/cm²；采用爐管或快速退火在500℃-1000℃下進(jìn)行退火。由步驟S16和步驟S21的注入劑量可知，形成的P型區(qū)29a的摻雜濃度大于P阱26a的摻雜濃度，因此所述P型區(qū)29a即為P型重?fù)诫s區(qū)。

然后，執(zhí)行步驟S22，請(qǐng)參考圖12，在所述第三介質(zhì)層28b上形成金屬層31，所述金屬層31填充所述接觸孔。具體的，所述金屬層31的材料可以為鈦(Ti)、氮化鈦(TiN)、硅化鈦(TiSi)、鎢(W)、鋁(Al)、硅化鋁(AlSi)、銅硅鋁合金(AlSiCu)、銅(Cu)或鎳(Ni)等金屬或金屬的化合物，其厚度可以為1μm-8μm。在金屬層31形成后，執(zhí)行一步刻蝕工藝，例如采用干法刻蝕，獲得原胞區(qū)的第五窗口區(qū)31a和終端區(qū)的第六窗口區(qū)31b。

進(jìn)一步的，還可以根據(jù)產(chǎn)品的需要增加鈍化層保護(hù)，完成器件正面結(jié)構(gòu)的加工，并經(jīng)過(guò)減薄、背金、劃片等一系列后道工藝完成最終的器件結(jié)構(gòu)。

結(jié)合圖3-圖12可見(jiàn)，本實(shí)用新型獲得的溝槽功率器件，包括：

半導(dǎo)體襯底20；

位于所述半導(dǎo)體襯底20中的第一溝槽221和第二溝槽222；較佳的，所述第一溝槽221的寬度L1為0.05μm-1μm，深度h1為0.1μm-10μm；所述第二溝槽222的寬度L2為0.5μm-5μm，深度h1為0.1μm-50μm；

位于所述半導(dǎo)體襯底20上及所述第一溝槽221和第二溝槽222的側(cè)壁和底壁上的柵介電層23，具體的，在所述半導(dǎo)體襯底20上為墊氧26，在所述第一溝槽221和第二溝槽222的側(cè)壁和底壁上為柵氧；當(dāng)然，也可以都是柵氧，或是其他可行膜層；所述柵介電層23的厚度為

位于所述第一溝槽221和第二溝槽222中的柵極材料層24，位于所述第一溝槽221和第二溝槽222中的柵極材料層24上的第一介質(zhì)層25；較佳的，所述柵極材料層24上表面低于所述半導(dǎo)體襯底20表面的距離h3為小于等于0.8μm；較佳的，所述第一介質(zhì)層25的材質(zhì)為二氧化硅、氮化硅、氮氧化硅、多晶硅的一種或多種組合；

位于所述半導(dǎo)體襯底20中第一溝槽221和第二溝槽222兩側(cè)的P阱26a；

位于所述半導(dǎo)體襯底20中第一溝槽221和第二溝槽222兩側(cè)的所述P阱26a上的N型區(qū)26b，所述P阱26a的結(jié)深深度小于第一溝槽221的深度，所述N型區(qū)26b的結(jié)深深度大于所述第一溝槽221和第二溝槽222中的柵極材料層24距離所述半導(dǎo)體襯底20表面的距離；

位于所述半導(dǎo)體襯底20上的第一阻止層27，所述第一阻止層27中形成有開(kāi)口以暴露出所述半導(dǎo)體襯底20及部分第二溝槽222，且所述第一阻止層27覆蓋所述第一溝槽221；較佳的，所述第一阻止層27的材料為氮化硅和/或氮氧化硅，所述第一阻止層27的厚度為

位于所述半導(dǎo)體襯底20上且覆蓋所述第一阻止層27上的覆蓋介質(zhì)層；所述覆蓋介質(zhì)層包括覆蓋所述第一阻止層27的第二介質(zhì)層28a及覆蓋所述第二介質(zhì)層28a的第三介質(zhì)層28b，所述第二介質(zhì)層28a的材料為不摻雜的二氧化硅、氮化硅、氮氧化硅的一種或其組合；所述第三介質(zhì)層28b的材料為硼磷硅玻璃，所述第三介質(zhì)層28b中硼的質(zhì)量百分比為1～5％，磷的質(zhì)量百分比為2～6％，較佳的，所述第二介質(zhì)層28a的厚度為所述第三介質(zhì)層28b的厚度為當(dāng)然，所述覆蓋介質(zhì)層也可以?xún)H是第二介質(zhì)層28a；

接觸孔29，所述接觸孔29貫穿所述覆蓋介質(zhì)層、第一阻止層27、柵介電層23及所述半導(dǎo)體襯底20，所述接觸孔29位于所述第一溝槽221兩側(cè)和所述第二溝槽222中，其中第一阻止層27的開(kāi)口的寬度為所述接觸孔29在所述半導(dǎo)體襯底20表面的最小尺寸；所述開(kāi)口的寬度為0.02μm-2μm，小于相鄰的第一溝槽221之間的間距，且小于所述第二溝槽222的寬度；較佳的，所述接觸孔29的側(cè)壁與底壁的延長(zhǎng)線(xiàn)呈80°-89°角，所述接觸孔29的深度小于等于1μm；

位于所述接觸孔29底部的P型區(qū)29a；

位于所述覆蓋介質(zhì)層上的金屬層31，所述金屬層31填充所述接觸孔29；較佳的，所述金屬層31的材料為鈦、氮化鈦、硅化鈦、鎢、鋁、硅化鋁、銅硅鋁合金、銅或鎳等金屬或金屬的化合物；以及

位于所述金屬層31上的鈍化層。

由此，本實(shí)用新型提供的一種溝槽功率器件及制作方法，通過(guò)在第一溝槽和第二溝槽的上部形成具有一定厚度第一介質(zhì)層，使得溝槽柵極區(qū)域距離半導(dǎo)體襯底表面有一定距離，再淀積第一阻止層定義出接觸孔在半導(dǎo)體襯底表面的最小尺寸，從而在進(jìn)行接觸孔刻蝕時(shí)，可以使接觸孔的線(xiàn)寬進(jìn)一步做的更小。并且保證接觸孔到第一溝槽和第二溝槽的間距，從而使接觸孔與第一溝槽和第二溝槽的套刻有足夠的余量，實(shí)現(xiàn)更小線(xiàn)寬的器件結(jié)構(gòu)的生產(chǎn)，同時(shí)使產(chǎn)品的參數(shù)和可靠性滿(mǎn)足要求。

進(jìn)一步的，本實(shí)用新型的一種溝槽功率器件結(jié)構(gòu)及制作方法，可以運(yùn)用在包括但不限于CMOS、BCD、功率MOSFET、大功率晶體管、IGBT和肖特基等產(chǎn)品中。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。