本發(fā)明實(shí)施例一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及阻變式存儲(chǔ)器(rram)及其形成方法。

背景技術(shù)：

許多現(xiàn)代電子器件包含配置為存儲(chǔ)數(shù)據(jù)的電子存儲(chǔ)器。電子存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器。易失性存儲(chǔ)器在供電時(shí)存儲(chǔ)數(shù)據(jù)，而非易失性存儲(chǔ)器能夠在斷開(kāi)電源時(shí)存儲(chǔ)數(shù)據(jù)。阻變式存儲(chǔ)器(rram，resistiverandomaccessmemory)由于其簡(jiǎn)單的結(jié)構(gòu)以及包括cmos邏輯兼容工藝技術(shù)，所以其成為下一代非易失性存儲(chǔ)技術(shù)的頗具前景的候選對(duì)象。rram單元包括具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層(dielectricdatastoragelayer)，其位于設(shè)置于后段制程(beol，end-of-the-line)金屬化層內(nèi)的兩個(gè)電極之間。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種rram(電阻式隨機(jī)存取存儲(chǔ)器)單元，包括：多層底部電極，包括絕緣底部電極(be)層，并且橫向地布置在第一導(dǎo)電下部底部電極層的側(cè)壁之間并且垂直地布置在所述第一導(dǎo)電下部底部電極層與導(dǎo)電上部底部電極層之間；介電數(shù)據(jù)存儲(chǔ)層，具有可變電阻，其中，所述介電數(shù)據(jù)存儲(chǔ)層布置在所述多層底部電極上方；以及頂部電極，布置在所述介電數(shù)據(jù)存儲(chǔ)層上方。

根據(jù)本發(fā)明的另一方面，提供了一種rram(電阻式隨機(jī)存取存儲(chǔ)器)單元，包括：下部絕緣層，布置在被下部層間介電(ild)層圍繞的下部金屬互連層上方；多層底部電極，布置在垂直地延伸穿過(guò)所述下部絕緣層的開(kāi)口內(nèi)，其中，所述多層底部電極包括絕緣底部電極(be)層、導(dǎo)電上部底部電極層和第一導(dǎo)電下部底部電極層，其中，絕緣底部電極(底部電極)層和第一導(dǎo)電下部底部電極層具有與導(dǎo)電上部底部電極層的下表面接觸的上表面；介電數(shù)據(jù)存儲(chǔ)層，具有可變電阻，其中，所述介電數(shù)據(jù)存儲(chǔ)層布置在所述多層底部電極上方；以及頂部電極，布置在所述介電數(shù)據(jù)存儲(chǔ)層上方。

根據(jù)本發(fā)明的又一方面，提供了一種形成rram(電阻式隨機(jī)存取存儲(chǔ)器)單元的方法，包括：形成包括絕緣底部電極(be)層的多層底部電極，所述絕緣底部電極層橫向地布置在導(dǎo)電下部底部電極層的側(cè)壁之間并且垂直地布置在所述導(dǎo)電下部底部電極層與導(dǎo)電上部底部電極層之間；在所述多層底部電極上方形成具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層；以及在所述介電數(shù)據(jù)存儲(chǔ)層上方形成頂部電極。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1示出了包括具有絕緣芯的多層底部電極的rram(電阻式隨機(jī)存取存儲(chǔ)器)單元的一些實(shí)施例的截面圖。

圖2示出了包括具有絕緣芯的多層底部電極的rram單元的一些附加實(shí)施例的截面圖。

圖3示出了包括具有絕緣芯的多層底部電極的rram單元的一些附加實(shí)施例的截面圖。

圖4示出了包括具有絕緣芯的多層底部電極的rram單元的一些可選實(shí)施例的截面圖。

圖5示出了包括具有絕緣芯的多層底部電極的rram單元的集成芯片的一些附加實(shí)施例的截面圖。

圖6至圖15示出了顯示出用于形成包括具有絕緣芯的多層底部電極的rram單元的方法的截面圖的一些實(shí)施例。

圖16示出了形成包括具有絕緣芯的多層底部電極的rram單元的方法的一些實(shí)施例的流程圖。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多不同實(shí)施例或?qū)嵗糜趯?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。而且，本發(fā)明在各個(gè)實(shí)例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡(jiǎn)明和清楚，其自身并不表示所論述的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關(guān)系術(shù)語(yǔ)，以描述如圖中所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間關(guān)系術(shù)語(yǔ)旨在包括器件在使用或操作過(guò)程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)地解釋。

近年來(lái)，電阻式隨機(jī)存取存儲(chǔ)器(rram)單元已成為下一代電子數(shù)據(jù)存儲(chǔ)的有力候選者。rram單元包括通過(guò)具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層分離的導(dǎo)電頂部電極與導(dǎo)電底部電極。rram單元基于電阻改變來(lái)存儲(chǔ)數(shù)據(jù)，這允許rram單元在與第一數(shù)據(jù)狀態(tài)(如，“0”)相對(duì)應(yīng)的高電阻狀態(tài)和與第二數(shù)據(jù)狀態(tài)(如，“1”)相對(duì)應(yīng)的低電阻狀態(tài)之間改變存儲(chǔ)器單元的電阻。

通常通過(guò)在介電層內(nèi)蝕刻開(kāi)口，然后形成延伸進(jìn)開(kāi)口的底部電極來(lái)形成rram單元的導(dǎo)電底部電極。然而，應(yīng)該理解，隨著rram單元的尺寸不斷減小，底部電極金屬通常不能適當(dāng)?shù)靥畛浣殡妼又械拈_(kāi)口。這導(dǎo)致底部電極的上表面內(nèi)的凹陷，從而導(dǎo)致上面的層的不平整的形貌。不平整的形貌會(huì)對(duì)rram單元存儲(chǔ)數(shù)據(jù)的能力和rram單元的可靠性產(chǎn)生不利影響。

本發(fā)明涉及包括具有絕緣芯的多層底部電極的rram單元以及相關(guān)的形成方法，該rram單元提供了良好的間隙填充能力。在一些實(shí)施例中，rram單元包括具有絕緣底部電極(be，bottomelectrode)層的多層底部電極，該絕緣底部電極層橫向地布置在導(dǎo)電下部be層的側(cè)壁之間并且垂直地布置在導(dǎo)電下部be層與導(dǎo)電上部be層之間。具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層位于多層底部電極上方，并且頂部電極布置在介電數(shù)據(jù)存儲(chǔ)層上方。與導(dǎo)電材料相比，多層底部電極的絕緣芯能夠更好地填充具有大高寬比的間隙，從而使底部電極具有平整的上表面以避免上面的層中的形貌問(wèn)題。

圖1示出了包括具有絕緣芯的多層底部電極的rram(電阻式隨機(jī)存取存儲(chǔ)器)單元100的一些實(shí)施例的截面圖。

rram單元100包括布置在半導(dǎo)體襯底102上方的下部層間介電(ild)層104。下部金屬互連層106被下部ild層104圍繞。在一些實(shí)施例中，下部絕緣層108位于下部ild層104和/或下部金屬互連層106上方。下部絕緣層108包括延伸穿過(guò)下部絕緣層108至下部金屬互連層106的開(kāi)口109或微溝槽。

多層底部電極110位于下部金屬互連層106上方。多層底部電極110具有被導(dǎo)電材料圍繞(即，嵌入導(dǎo)電材料內(nèi))的絕緣芯。多層底部電極110從開(kāi)口109內(nèi)延伸至下部絕緣層108的位于開(kāi)口109相對(duì)側(cè)的上面的位置處。在一些實(shí)施例中，多層底部電極110包括導(dǎo)電下部be層110a、絕緣be層110b和導(dǎo)電上部be層110c。導(dǎo)電下部be層110a布置在下部絕緣層108的開(kāi)口109內(nèi)。絕緣be層110b布置在導(dǎo)電下部be層110a的側(cè)壁之間。導(dǎo)電上部be層110c布置在導(dǎo)電下部be層110a和絕緣be層110b上方。

介電數(shù)據(jù)存儲(chǔ)層112布置在多層底部電極110上方。介電數(shù)據(jù)存儲(chǔ)層112具有可變電阻，可變電阻的電阻值根據(jù)施加的電壓變化。頂部電極114設(shè)置在介電數(shù)據(jù)存儲(chǔ)層112上方。在rram單元的操作期間，施加至多層底部電極110和頂部電極114的電壓將生成延伸進(jìn)介電數(shù)據(jù)存儲(chǔ)層112中的電場(chǎng)。電場(chǎng)作用于介電數(shù)據(jù)存儲(chǔ)層112內(nèi)的氧空位，使導(dǎo)電路徑(如，包括氧空位)形成為貫穿介電數(shù)據(jù)存儲(chǔ)層112。根據(jù)所施加的電壓，介電數(shù)據(jù)存儲(chǔ)層112將經(jīng)受介于與第一數(shù)據(jù)狀態(tài)(如，“0”)相關(guān)聯(lián)的高電阻狀態(tài)和與第二數(shù)據(jù)狀態(tài)(如，“1”)相關(guān)聯(lián)的低電阻狀態(tài)之間的可逆變化。

與導(dǎo)電材料相比，多層底部電極110的絕緣be層110b能夠更好地填充具有大高寬比的間隙。這允許絕緣be層110b填充下部絕緣層108中的開(kāi)口109，從而使導(dǎo)電上部be層110c具有平坦的上表面以允許介電數(shù)據(jù)存儲(chǔ)層112和頂部電極114具有平整的形貌，從而使rram單元110具有良好的性能和可靠性。

圖2示出了包括具有絕緣芯的多層底部電極的rram單元200的一些附加實(shí)施例的截面圖。

rram單元200包括布置在下部金屬互連層106上方的下部絕緣層108，該下部金屬互連層被下部ild層104圍繞。具有絕緣芯的多層底部電極110設(shè)置在下部金屬互連層106上方。在一些實(shí)施例中，下部金屬互連層106可以包括設(shè)置在多層底部電極110與下面的半導(dǎo)體襯底102之間的多個(gè)金屬互連層中的一個(gè)。

多層底部電極110包括導(dǎo)電下部be層110a、絕緣be層110b和導(dǎo)電上部be層110c。導(dǎo)電下部be層110a可以包括具有位于導(dǎo)電下部be層110a的上表面內(nèi)的腔體201的“u”型層。在一些實(shí)施例中，導(dǎo)電下部be層110a可以鄰接下部金屬互連層106和下部絕緣層108。在其他實(shí)施例中，擴(kuò)散阻擋層(未示出)可以設(shè)置在導(dǎo)電下部be層110a與下部金屬互連層106和/或?qū)щ娤虏縝e層110a與下部絕緣層108之間。在一些實(shí)施例中，擴(kuò)散阻擋層可以包括以下金屬的導(dǎo)電氧化物、氮化物、或氮氧化物，諸如鋁(al)、錳(mn)、鈷(co)、鈦(ti)、鉭(ta)、鎢(w)、鎳(ni)、錫(sn)、鎂(mg)和它們的組合。

絕緣be層110b沿著平分下部絕緣層108中的開(kāi)口109的中心線布置在導(dǎo)電下部be層110a上方。絕緣be層110b可以放置(nest)在“u”型導(dǎo)電下部be層110a的腔體201內(nèi)。例如，絕緣be層110b可以局限在腔體210內(nèi)并且填充該腔體，從而使得導(dǎo)電下部be層110a和絕緣be層110b具有沿著基本平整的水平面對(duì)準(zhǔn)的平整的上表面。導(dǎo)電上部be層110c布置在導(dǎo)電下部be層110a和絕緣be層110b上方。在一些實(shí)施例中，導(dǎo)電上部be層110c與導(dǎo)電下部be層110a和絕緣be層110b的上表面直接接觸。在一些實(shí)施例中，導(dǎo)電上部be層110c可以橫向延伸越過(guò)導(dǎo)電下部be層110a的側(cè)壁，從而使得導(dǎo)電上部be層110c位于下部絕緣層108上方。

導(dǎo)電下部be層110a包括第一導(dǎo)電材料。在一些實(shí)施例中，第一導(dǎo)電材料可以包括鈦(ti)、氮化鈦(tin)、鉭(ta)、氮化鉭(tan)、鎢(w)、銅(cu)等。絕緣be層110b包括絕緣材料。在一些實(shí)施例中，絕緣材料可以包括氧化物或富含硅的氧化物(sro)。導(dǎo)電上部be層110c包括第二導(dǎo)電材料。在一些實(shí)施例中，第二導(dǎo)電材料可以包括ti、tin、ta、tan、w、cu等。在各個(gè)實(shí)施例中，第一和第二導(dǎo)電材料可以包括相同的材料或不同的材料。

介電數(shù)據(jù)存儲(chǔ)層112布置在多層底部電極110上方。在一些實(shí)施例中，介電數(shù)據(jù)存儲(chǔ)層112可以與導(dǎo)電上部be層110c的上表面直接接觸。介電數(shù)據(jù)存儲(chǔ)層112可以包括基本平整的層。在各個(gè)實(shí)施例中，介電數(shù)據(jù)存儲(chǔ)層112可以包括高k介電材料。例如，介電數(shù)據(jù)存儲(chǔ)層112可以包括氧化鉿(hfox)氧化鎳(niox)、氧化鉭(tayox)、氧化鈦(tiox)、氧化鎢(wox)、氧化鋯(zrox)和/或其他類(lèi)似的材料。

在一些實(shí)施例中，覆蓋層202可以設(shè)置在介電數(shù)據(jù)存儲(chǔ)層112上。覆蓋層202配置成存儲(chǔ)氧，其可促進(jìn)介電數(shù)據(jù)存儲(chǔ)層112內(nèi)的電阻改變。在一些實(shí)施例中，覆蓋層202可包括金屬或氧濃度相對(duì)較低的金屬氧化物。

頂部電極114設(shè)置在覆蓋層202上。頂部電極114包括導(dǎo)電材料，諸如ti、tin、ta、tan、w、cu等。掩模層204可以設(shè)置在頂部電極114上方。在一些實(shí)施例中，掩模層204可以包括氮氧化硅(sion)硬掩模層、二氧化硅(sio2)硬掩模層或pe-sin硬掩模。在一些實(shí)施例中，側(cè)壁間隔件206設(shè)置在覆蓋層202、頂部電極114和掩模層204的相對(duì)側(cè)上。

上部ild層116設(shè)置在掩模層204上方。上部ild層116圍繞上部金屬互連層118。上部金屬互連層118包括上部金屬通孔118a，該上部金屬通孔在頂部電極114與上部金屬布線118b之間延伸穿過(guò)掩模層204。

圖3示出了包括具有絕緣芯的多層底部電極的rram單元300的一些附加實(shí)施例的截面圖。

rram單元300包括布置在下部金屬互連層106上方的多層下部絕緣層302，該下部金屬互連層被下部ild層104圍繞。在一些實(shí)施例中，多層下部絕緣層302可以包括布置在下部ild層104上方的第一絕緣材料302a和布置在第一絕緣材料320a上方的第二絕緣材料302b。在一些實(shí)施例中，第一絕緣材料302a和第二絕緣材料302b可以包括氧化物、富含硅的氧化物、碳化硅(sic)、氮化硅(sin)等。在一些實(shí)施例中，第一絕緣材料302a可以是與第二絕緣材料302b不同的材料。

開(kāi)口延伸穿過(guò)第一絕緣材料302a和第二絕緣材料302b。多層底部電極110從開(kāi)口109內(nèi)延伸至多層下部絕緣層302上面的位置處。在一些實(shí)施例中，多層底部電極110包括導(dǎo)電下部be層110a、絕緣be層110b和導(dǎo)電上部be層110c。導(dǎo)電下部be層110a可以沿著第一絕緣材料302a和第二絕緣材料302b的側(cè)壁延伸。導(dǎo)電上部be層110c可以通過(guò)第二絕緣材料302b與第一絕緣材料302a垂直分離。在一些實(shí)施例中，導(dǎo)電上部be層110c接觸第二絕緣材料302b。在一些實(shí)施例中，絕緣be層110b可以是與第二絕緣材料302b相同的材料。

多層底部電極110通過(guò)介電數(shù)據(jù)存儲(chǔ)層112和覆蓋層202與頂部電極114分離。在一些實(shí)施例中，頂部介電層304可以設(shè)置在頂電極114上方所布置的掩模層204上。頂部介電層304從鄰接掩模層204的頂面的第一位置沿著掩模層204、頂部電極114、介電數(shù)據(jù)存儲(chǔ)層112和覆蓋層202的側(cè)壁連續(xù)地延伸至鄰接第二絕緣材料302b的頂面的第二位置。頂部介電層304將介電數(shù)據(jù)存儲(chǔ)層112、覆蓋層202、頂部電極114和掩模層204與上部層間介電(ild)層116分離。

如頂視圖306所示，導(dǎo)電下部be層110a可以布置在多層下部絕緣層302中的開(kāi)口109的側(cè)壁周?chē)?。絕緣be層110b通過(guò)導(dǎo)電下部be層110a與多層下部絕緣層302的側(cè)壁分離。這導(dǎo)致導(dǎo)電下部be層110a形成為圍繞絕緣be層110b的環(huán)，使得絕緣be層110b與多層下部絕緣層302橫向分離。

盡管以上將多層底部電極示出為具有三層，但是應(yīng)該理解，在各個(gè)實(shí)施例中，多層底部電極可以包括附加的層。例如，圖4示出了包括具有四層的多層底部電極的rram單元400的一些可選實(shí)施例的截面圖。

rram單元400包括具有第一導(dǎo)電下部be層402a的多層底部電極402，該第一導(dǎo)電下部be層402a布置在多層下部絕緣層302中的開(kāi)口109的底面和側(cè)壁表面上，該多層下部絕緣層302布置在下部ild層104上。絕緣be層402c通過(guò)第二導(dǎo)電下部be層402b與第一導(dǎo)電下部be層402a垂直并且橫向分離，該第二導(dǎo)電下部be層402b布置在第一導(dǎo)電下部be層的底面和側(cè)壁表面上。第一導(dǎo)電下部be層402a、第二導(dǎo)電下部be層402b和絕緣be層402c具有沿著基本平整的水平表面垂直對(duì)準(zhǔn)的平整的上表面。導(dǎo)電上部be層402d布置在第一導(dǎo)電下部be層402a、第二導(dǎo)電下部be層402b和絕緣be層402c上。在一些實(shí)施例中，例如，第一導(dǎo)電下部be層402a可以包括氮化鈦(tin)，第二導(dǎo)電下部be層402b可以包括氮化鉭(tan)，絕緣be層402c可以包括sro，以及導(dǎo)電上部be層402d可以包括tin。

圖5示出了包括具有絕緣芯的多層底部電極的集成芯片500的一些可選實(shí)施例的截面圖。

集成芯片500包括晶體管502，該晶體管502具有通過(guò)溝道區(qū)域506與漏極區(qū)域504d分離的源極區(qū)域504s。源極區(qū)域504s和漏極區(qū)域504d包括高摻雜區(qū)域。柵極區(qū)域508包括通過(guò)柵極介電層510與溝道區(qū)域506分離的柵電極512。在一些實(shí)施例中，晶體管502可以布置在半導(dǎo)體襯底501內(nèi)的隔離區(qū)域514(如，淺溝槽隔離區(qū)域)之間。

后段制程(beol)金屬化堆疊件布置在半導(dǎo)體襯底501上方的ild層518內(nèi)。在一些實(shí)施例中，ild層518可以包括以下材料的一層或多層：氧化物、低k電介質(zhì)或超低k電介質(zhì)。beol金屬化堆疊件包括多個(gè)接觸件516a、金屬布線層516b和金屬通孔層516c。在一些實(shí)施例中，多個(gè)接觸件516a、金屬布線層516b和金屬通孔層516c可以包括銅、鎢和/或鋁。金屬布線層516b包括源極線sl，該源極線包括與晶體管502的源極區(qū)域504s電耦合的第一金屬互連布線。在一些實(shí)施例中，源極線sl可以布置在第二金屬布線層中，該第二金屬布線層通過(guò)接觸件、第一金屬布線層和第一金屬通孔層連接至源極區(qū)域504s。金屬布線層516b還包括字線wl，該字線包括與晶體管502的柵電極512電耦合的第二金屬互連布線。在一些實(shí)施例中，字線wl可以布置在第一金屬布線層中，該第一金屬布線層通過(guò)接觸件的方式連接至柵電極512。

rram單元520在垂直介于金屬互連層之間的位置處布置在beol金屬化堆疊件內(nèi)。rram單元520通過(guò)多層下部絕緣層302與ild層518垂直分離。rram單元520包括具有絕緣芯的多層底部電極110。具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層112位于多層底部電極110上方，頂部電極114設(shè)置在介電數(shù)據(jù)存儲(chǔ)層112上方，以及覆蓋層202可以布置在介電數(shù)據(jù)存儲(chǔ)層112與頂部電極114之間。在一些實(shí)施例中，掩模層204可以布置在頂部電極114上。上部金屬通孔524延伸穿過(guò)掩模層204以接觸頂部電極114。上部金屬通孔524可以布置在ild層522內(nèi)，該ild層圍繞上部金屬通孔524和上面的上部金屬布線526。

圖6至圖16示出了顯示出形成包括具有絕緣芯的多層底部電極的rram單元的方法的截面圖的一些實(shí)施例。

如圖6的截面圖600所示，下部金屬互連層106形成下部ild層104(如，氧化物、低k電介質(zhì)或超低k電介質(zhì))內(nèi)。在一些實(shí)施例中，可以通過(guò)選擇性蝕刻下部ild層104(如，氧化物、低k電介質(zhì)或超低k電介質(zhì))以在下部ild層104中形成導(dǎo)通孔來(lái)形成下部金屬互連層106。然后沉積金屬(如，銅、鋁等)以填充該導(dǎo)通孔，并且執(zhí)行平坦化工藝以去除過(guò)量的金屬，從而形成下部金屬互連層106。

隨后，下部絕緣結(jié)構(gòu)601形成在下部金屬互連層106和/或下部ild層104上。在一些實(shí)施例中，下部絕緣結(jié)構(gòu)601可以包括具有第一絕緣材料302a、第二絕緣材料302b和第三絕緣材料602的多層結(jié)構(gòu)。在一些實(shí)施例中，可以使用汽相沉積技術(shù)(如，物理汽相沉積、化學(xué)汽相沉積等)來(lái)形成第一絕緣材料302a、第二絕緣材料302b和第三絕緣材料602。然后，選擇性地蝕刻(如，使用干蝕刻劑)下部絕緣結(jié)構(gòu)601以形成開(kāi)口109或微溝槽，該開(kāi)口或微溝槽延伸穿過(guò)下部絕緣結(jié)構(gòu)601至下部金屬互連層106。

如圖7的截面圖700所示，導(dǎo)電下部be膜702形成在開(kāi)口109內(nèi)。沿著開(kāi)口109的底面和側(cè)壁表面布置導(dǎo)電下部be膜702并且布置在下部絕緣結(jié)構(gòu)601的上表面上方。在一些實(shí)施例中，可以使用汽相沉積技術(shù)(如，ald、cvd、pe-cvd等)將導(dǎo)電下部be膜702形成為具有介于大約50埃和大約150埃之間的厚度t。在其他的實(shí)施例中，導(dǎo)電下部be膜702可以形成為具有其他的厚度。在一些實(shí)施例中，例如，導(dǎo)電下部be膜702可以包括諸如ti、tin、ta、tan、w或cu的導(dǎo)電材料。

絕緣be膜704形成在導(dǎo)電下部be膜702上。絕緣be膜704填充開(kāi)口109的剩余部分并且延伸至下部絕緣結(jié)構(gòu)601上方。在一些實(shí)施例中，可以使用汽相沉積技術(shù)(如，ald、cvd、pe-cvd等)來(lái)形成絕緣be膜704。在一些實(shí)施例中，例如，絕緣be膜704可以包括氧化物或富含硅的氧化物。在一些實(shí)施例中，絕緣be膜704可以包括與第二絕緣材料302b相同的材料。

如圖8的截面圖800所示，執(zhí)行平坦化工藝以通過(guò)去除導(dǎo)電下部be膜(如，圖7的702)和絕緣be膜(如，圖7的704)的位于下部絕緣層302的開(kāi)口109外部的材料來(lái)形成平坦的表面802。平坦化工藝得到了導(dǎo)電下部be層110和絕緣be層110b，它們具有沿著基本平整的水平表面對(duì)準(zhǔn)的平整的上表面。導(dǎo)電下部be層110a和絕緣be層110b的上表面與下部絕緣層302的上表面垂直對(duì)準(zhǔn)。在一些實(shí)施例中，平坦化工藝可包括化學(xué)機(jī)械拋光(cmp)工藝。

如圖9的截面圖900所示，導(dǎo)電上部be膜902可以形成在第二絕緣材料302b、導(dǎo)電下部be層110a和絕緣be層110b上方以形成多層底部電極層904。導(dǎo)電上部be膜902可以是形成在平坦的表面802上的基本平坦的層。在一些實(shí)施例中，可以使用汽相沉積技術(shù)(如，ald、cvd、pe-cvd等)來(lái)形成導(dǎo)電上部be膜902。在一些實(shí)施例中，例如，導(dǎo)電上部be膜902可以包括諸如ti、tin、ta、tan、w或cu的導(dǎo)電材料。

如圖10的截面圖1000所示，介電數(shù)據(jù)存儲(chǔ)層1002形成在導(dǎo)電上部be膜902上方。在一些實(shí)施例中，介電數(shù)據(jù)存儲(chǔ)層1002可包括具有可變電阻的高k介電材料。例如，在一些實(shí)施例中，介電數(shù)據(jù)存儲(chǔ)層1002可以包括氧化鉿(hfox)、氧化鋯(zrox)、氧化鋁(alox)、氧化鎳(niox)、氧化鉭(taox)或氧化鈦(tiox)。在一些實(shí)施例中，可以通過(guò)汽相沉積技術(shù)(如，物理汽相沉積、化學(xué)汽相沉積等)的方法來(lái)沉積介電數(shù)據(jù)存儲(chǔ)層1002。

如圖11的截面圖1100所示，覆蓋層1102形成在介電數(shù)據(jù)存儲(chǔ)層1002上方。在一些實(shí)施例中，覆蓋層1102可包括金屬，諸如鈦(ti)、鉿(hf)、鉑(pt)、釕(ru)和/或鋁(al)。在其他的實(shí)施例中，覆蓋層1102可以包括金屬氧化物，諸如氧化鈦(tiox)、氧化鉿(hfox)、氧化鋯(zrox)、氧化鍺(geox)、氧化銫(ceox)。頂部電極層1104形成在覆蓋層1102上方。在各個(gè)實(shí)施例中，頂部電極層1104可以包括金屬氮化物(如，氮化鈦(tin)或氮化鉭(tan))或金屬(如，鈦(ti)或鉭(ta))。

如圖12的截面圖1200所示，執(zhí)行第一圖案化工藝以選擇性地圖案化rram膜堆疊件1201，從而形成位于覆蓋層202上方的頂部電極114。在一些實(shí)施例中，通過(guò)將覆蓋層(如，圖11的1102)和頂部電極層(如，圖11的1104)的未被掩模層1202覆蓋的區(qū)域暴露于蝕刻劑1204來(lái)圖案化rram膜堆疊件1201。在一些實(shí)施例中，掩模層1202可以包括硬掩模層，諸如氧化硅(sio2)或氮氧化硅(sion)。在一些實(shí)施例中，蝕刻劑1204可以包括干蝕刻劑(如，等離子體蝕刻劑、rie蝕刻劑等)或濕蝕刻劑(如，包括氫氟酸(hf))。

如圖13的截面圖1300所示，側(cè)壁間隔件206形成在頂部電極114和覆蓋層202的相對(duì)側(cè)上。在一些實(shí)施例中，可以通過(guò)沉積氮化物以及選擇性地蝕刻氮化物以形成側(cè)壁間隔件206來(lái)形成側(cè)壁間隔件206。然后執(zhí)行第二圖案化工藝以圖案化rram膜堆疊件1201'，從而限定介電數(shù)據(jù)存儲(chǔ)層112和多層底部電極110。在一些實(shí)施例中，通過(guò)將介電數(shù)據(jù)存儲(chǔ)層(如，圖12的1002)和導(dǎo)電上部be膜(如，圖12的902)的未被掩模層1202和側(cè)壁間隔件206覆蓋的區(qū)域暴露于第二蝕刻劑1302來(lái)圖案化rram膜堆疊件1201'。

如圖14的截面圖1400所示，隨后，上部層間介電(ild)層116形成在rram膜堆疊件1201'上方。隨后可以圖案化上部ild層112和掩模層204，以形成從上部ild層116的頂面延伸至鄰接頂部電極114的位置處的導(dǎo)通孔1402。

如圖15的截面圖1500所示，上部金屬互連層118形成在鄰接頂部電極114的位置處。在一些實(shí)施例中，上部金屬互連層118包括上部金屬通孔118a和上部金屬布線118b。在一些實(shí)施例中，可以通過(guò)利用金屬(如，銅)填充導(dǎo)通孔1402和上面的溝槽以分別形成上部金屬通孔118a和上部金屬布線118b來(lái)形成上部金屬互連層118。

圖16示出了形成包括具有絕緣芯的多層底部電極的rram單元1600的方法的一些實(shí)施例的流程圖。

雖然本文將所公開(kāi)的方法1600示出和描述為一系列的步驟或事件，但是應(yīng)當(dāng)理解，所示出的這些步驟或事件的順序不應(yīng)解釋為限制意義。例如，一些步驟可以以不同順序發(fā)生和/或與除了本文所示和/或所述步驟或事件之外的其他步驟或事件同時(shí)發(fā)生。另外，并不要求所有示出的步驟都用來(lái)實(shí)施本文所描述的一個(gè)或多個(gè)方面或?qū)嵤├?。此外，可在一個(gè)或多個(gè)分離的步驟和/或階段中執(zhí)行本文所述的一個(gè)或多個(gè)步驟。

在步驟1602中，選擇性地蝕刻下部絕緣層以在下部金屬互連層上面的位置處形成延伸穿過(guò)下部絕緣層的開(kāi)口。

在步驟1604中，在開(kāi)口內(nèi)并且在下部絕緣層和下部金屬互連層上方形成具有絕緣芯的多層底部電極層。多層底部電極層包括被一種或多種導(dǎo)電材料圍繞的絕緣芯。

在一些實(shí)施例中，在步驟1606中，通過(guò)在開(kāi)口內(nèi)并且在下部絕緣層上方形成導(dǎo)電下部be膜來(lái)形成多層底部電極層。在步驟1608中，在導(dǎo)電下部be膜上方形成絕緣be膜以填充開(kāi)口的剩余部分。然后，在步驟1610中，執(zhí)行平坦化工藝以通過(guò)去除導(dǎo)電下部be膜、絕緣be膜和下部絕緣結(jié)構(gòu)的位于開(kāi)口外部的材料來(lái)形成限定在下部絕緣層內(nèi)的下部be層和絕緣be層。然后，在步驟1612中，在導(dǎo)電下部be膜、絕緣be膜和下部絕緣層上形成導(dǎo)電上部be膜。

在步驟1614中，在多層底部電極上方形成介電數(shù)據(jù)存儲(chǔ)層。

在步驟1616中，在一些實(shí)施例中，在介電數(shù)據(jù)存儲(chǔ)層上方形成覆蓋層。

在步驟1618中，在覆蓋層上方形成頂部電極層。

在步驟1620中，根據(jù)掩模層，執(zhí)行第一圖案化工藝以圖案化覆蓋層和頂部電極層。第一圖案化工藝形成頂部電極。

在步驟1622中，在一些實(shí)施例中，可以在頂部電極的相對(duì)側(cè)上形成側(cè)壁間隔件。

在步驟1624中，根據(jù)掩模層和側(cè)壁間隔件，執(zhí)行第二圖案化工藝以圖案化介電數(shù)據(jù)存儲(chǔ)層和多層底部電極。第二圖案化工藝形成多層底部電極。

在步驟1626中，在上部ild層內(nèi)形成通孔層。通孔層從頂部電極垂直延伸至上面的上部金屬布線層。

因此，本發(fā)明涉及包括具有絕緣芯的多層底部電極的rram(電阻式隨機(jī)存取存儲(chǔ)器)單元，以及相關(guān)的形成方法。

在一些實(shí)施例中，本發(fā)明涉及一種rram單元。rram單元包括具有絕緣底部電極(be)層的多層底部電極，該絕緣底部電極層橫向布置在導(dǎo)電下部be層的側(cè)壁之間并且垂直布置在導(dǎo)電下部be層與導(dǎo)電上部be層之間。rram單元還包括具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層，其中介電數(shù)據(jù)存儲(chǔ)層布置在多層底部電極上方。rram單元還包括布置在介電數(shù)據(jù)存儲(chǔ)層上方的頂部電極。

在實(shí)施例中，rram單元還包括：下部絕緣層，布置在被下部層間介電(ild)層圍繞的下部金屬互連層上方，其中，所述下部絕緣層包括開(kāi)口并且所述多層底部電極從所述開(kāi)口內(nèi)延伸至下部絕緣層上面的所述開(kāi)口的相對(duì)側(cè)的位置處。

在實(shí)施例中，所述下部絕緣層包括：第一下部絕緣層，布置在所述下部層間介電層上方；以及第二下部絕緣層，布置在所述第一下部絕緣層上方。

在實(shí)施例中，所述絕緣底部電極層包括與所述第二下部絕緣層相同的材料。

在實(shí)施例中，rram單元還包括：上部層間介電層，布置在所述下部絕緣層上方；以及通孔層，被所述上部層間介電層圍繞并且接觸所述頂部電極。

在實(shí)施例中，所述第一導(dǎo)電下部底部電極層與所述絕緣底部電極層的下表面和側(cè)壁直接接觸。

在實(shí)施例中，所述第一導(dǎo)電上部底部電極層與所述絕緣底部電極層和所述第一導(dǎo)電下部底部電極層的上表面直接接觸。

在實(shí)施例中，所述第一導(dǎo)電下部底部電極層和所述絕緣底部電極層具有沿著基本平整的水平表面對(duì)準(zhǔn)的上表面。

在實(shí)施例中，所述第一導(dǎo)電下部底部電極層包括具有布置在所述第一導(dǎo)電下部底部電極層的頂面內(nèi)的腔體的“u”型層，并且所述絕緣底部電極層限定在所述腔體內(nèi)。

在實(shí)施例中，所述第一下部底部電極層包括氮化鉭(tan)、氮化鈦(tin)、鎢(w)或銅(cu)。

在實(shí)施例中，rram單元還包括：第二導(dǎo)電下部底部電極層，橫向地并且垂直地布置在所述絕緣底部電極層與所述第一導(dǎo)電下部底部電極層之間。在另一些實(shí)施例中，本發(fā)明涉及一種rram單元。rram單元包括布置在下部金屬互連層上方的下部絕緣層，該下部金屬互連層被下部層間介電(ild)層圍繞。rram單元還包括布置在開(kāi)口內(nèi)的多層底部電極，該開(kāi)口垂直延伸穿過(guò)下部絕緣層，其中多層底部電極包括絕緣底部電極(be)層和導(dǎo)電下部be層，絕緣底部電極(be)層和導(dǎo)電下部be層具有與導(dǎo)電上部be層的下表面接觸的上表面。rram單元還包括具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層，其中介電數(shù)據(jù)存儲(chǔ)層布置在多層底部電極上方。rram單元還包括布置在介電數(shù)據(jù)存儲(chǔ)層上方的頂部電極。

在實(shí)施例中，所述第一下部底部電極層包括具有布置在所述第一導(dǎo)電下部底部電極層的頂面內(nèi)的腔體的“u”型層，并且所述絕緣底部電極層限定在所述腔體內(nèi)。

在實(shí)施例中，rram單元還包括：第二導(dǎo)電下部底部電極層，橫向地并且垂直地布置在所述絕緣底部電極層與所述第一導(dǎo)電下部底部電極層之間。

在實(shí)施例中，所述下部絕緣層包括：第一下部絕緣層，布置在所述下部層間介電層上方；以及第二下部絕緣層，布置在所述第一下部絕緣層上方。

在實(shí)施例中，所述絕緣底部電極層是與所述第二下部絕緣層相同的材料。

在實(shí)施例中，rram單元還包括：上部層間介電層，布置在所述下部絕緣層上方；以及通孔層，被所述上部層間介電層圍繞并且接觸所述頂部電極。在又一些實(shí)施例中，本發(fā)明涉及一種形成mram單元的方法。方法包括形成包括絕緣底部電極(be)層的多層底部電極，該絕緣底部電極層橫向布置在導(dǎo)電下部be層的側(cè)壁之間并且垂直布置在導(dǎo)電下部be層與導(dǎo)電上部be層之間。方法還包括在多層底部電極上方形成具有可變電阻的介電數(shù)據(jù)存儲(chǔ)層。該方法還包括在介電數(shù)據(jù)存儲(chǔ)層上方形成頂部電極。

在實(shí)施例中，形成rram單元的方法還包括：形成布置在下部金屬互連層上方的下部絕緣結(jié)構(gòu)，所述下部金屬互連層被下部層間介電(ild)層圍繞；選擇性地蝕刻所述下部絕緣結(jié)構(gòu)以形成開(kāi)口；以及在所述開(kāi)口內(nèi)形成所述多層底部電極。

在實(shí)施例中，形成rram單元的方法還包括：在所述下部絕緣結(jié)構(gòu)的所述開(kāi)口內(nèi)形成下部底部電極膜；在所述開(kāi)口內(nèi)并且在所述下部底部電極膜上方形成絕緣底部電極膜；執(zhí)行從所述下部底部電極膜、所述絕緣底部電極膜和所述下部絕緣結(jié)構(gòu)去除材料的平坦化工藝，以形成布置在所述開(kāi)口內(nèi)的導(dǎo)電下部底部電極層和絕緣底部電極層；以及在所述導(dǎo)電下部底部電極層和所述絕緣底部電極層上形成導(dǎo)電上部底部電極膜。

以上論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。