本申請涉及iii-v半導體器件，具體地涉及用于iii-v半導體器件的水和離子阻擋層。

背景技術：

基于gan的半導體由于突出的材料特性提供了相比于基于硅的半導體更優(yōu)異的性能品質(zhì)因數(shù)。另外，基于gan的半導體還非常魯棒地抵抗氧化和其他化學物質(zhì)。然而，如果高電場被施加于潮濕環(huán)境內(nèi)的gan器件，則這一魯棒方面不再有效。高電場和潮濕的結合導致gan或algan表面層的嚴重氧化，并且因此導致器件的損壞。alxga1-xn表面層與水之間的氧化還原反應由下式給出：

（1）。

在電化學電池中，柵極金屬用作將電子提供給界面處的水的陰極。對于水的相應的還原反應由下式給出：

（2）。

電子對總的柵極電流做出貢獻。另一方面，alxga1-xn表面層用作陽極并且在存在空穴和氫氧根離子（oh^-）時分解并且隨后陽極氧化，如由以下反應給出的：

（3）

以及

（4）。

總而言之，對于要發(fā)生的腐蝕過程，必要的是：（1）在高關斷狀態(tài)漏極偏置條件期間空穴在頂部iii族氮化物表面層處是可用的；以及（2）來自環(huán)境的水離子擴散/滲透通過最上方的鈍化層并且到達iii族氮化物表面層。在高施加場下，空穴可以通過撞擊離子化或通過帶間隧穿（陷阱輔助）而生成。

傳統(tǒng)的ganhemt（高電子遷移率晶體管）器件結構具有在最上方的功率金屬層的頂部上的鈍化層。鈍化層通常包括覆蓋最上方的功率金屬層的厚氧化物層（在1000nm的范圍內(nèi)），緊接著是在厚氧化物層上的致密氮化物層（厚度在800nm的范圍內(nèi)）。為了與si工藝兼容，將器件的金屬層分開的層間電介質(zhì)由氧化物構成并且gan器件的表面鈍化通常為具有數(shù)百納米厚度的薄氮化硅層。氮化硅表面鈍化層通常具有低的氮化物密度并且因此是抵抗離子無效的阻擋層。即使在氮化物致密的表面鈍化層的情況下，標準的100nm厚的氮化硅層也可能太薄而無法在所需的器件壽命期間阻擋離子。在沒有損害頂部鈍化層的情況下，這一傳統(tǒng)的ganhemt器件結構概念可以經(jīng)得住溫度、濕度和偏置（thb）測試，所述溫度、濕度和偏置（thb）測試常常是將產(chǎn)品投放到市場的所需測試。

由于橫向器件結構以及gan的能力，ganhemt常常用作其中大量電流流經(jīng)器件的功率金屬化的功率器件。因為這一大電流，功率金屬化厚度在數(shù)微米的范圍內(nèi)以滿足電遷移要求。諸如al、alcu、alsicu和au的金屬常常用作ganhemt的功率金屬化以與sicmos技術兼容。在橫向器件概念中由于樹枝狀晶體形成，銅功率金屬化不是選項。al、alcu、alsicu和au的缺陷是材料的軟度。由于因不同材料系統(tǒng)的溫度系數(shù)的熱失配引起的封裝誘發(fā)的熱機械應力，金屬線易于在溫度循環(huán)之后移動或變形（所謂的棘輪效應）。

結果，功率金屬線的移動/變形誘發(fā)頂部鈍化層中的裂紋。這些裂紋將容易向下延伸到將不同金屬層分開的層間電介質(zhì)。如果使用相對厚的頂部鈍化層，例如>800nm，則鈍化裂紋長度至少大約為鈍化層厚度。鈍化裂紋的能量是鈍化厚度的函數(shù)。由此，對于標準的厚頂部鈍化層，鈍化裂紋容易地傳播到層間電介質(zhì)中并且甚至向下直到gan表面層。這一效應是造成常常在傳統(tǒng)gan器件中觀察到的不足thb壽命的原因。

如以上詳細描述的，gan器件的損壞需要水離子和高電場。在功率器件中無法避免高電場，由此需要新穎的阻擋層概念，所述阻擋層概念阻礙水和相應的水離子（例如，oh^-和h3o⁺）以及諸如鈉離子和鉀離子的其他離子到達gan或algan表面層。即使離子僅僅擴散到層間電介質(zhì)中而未到達半導體表面，離子仍然在由離子穿透的每個層間電介質(zhì)中實現(xiàn)電場分布。這是所有iii-v器件（包括gan器件）所關注的，特別是如果離子到達最下方的層間電介質(zhì)（在此處間隔是最關鍵的）并且因此可能導致器件損壞。例如，在水和高電場的情況下，器件損壞由于腐蝕而發(fā)生。在鈉離子的情況下，損壞由于產(chǎn)生高局部電場的電場再分布而發(fā)生，所述高局部電場可以導致局部電介質(zhì)擊穿/器件擊穿。由此，有效的水和離子阻擋層解決方案是期望的。

技術實現(xiàn)要素：

一種半導體器件包括：iii-v半導體本體；形成在所述iii-v半導體本體中的器件；在所述iii-v半導體本體上方的一個或多個金屬層；與每個金屬層相鄰的層間電介質(zhì)；將每個金屬層電連接至形成在所述iii-v半導體本體中的所述器件的多個通路；以及設置在最上方的金屬層下方且在最下方的層間電介質(zhì)中或上方的阻擋層。所述阻擋層配置為防止水、水離子、鈉離子和鉀離子擴散到在所述阻擋層正下方的所述層間電介質(zhì)或所述層間電介質(zhì)的部分中。

根據(jù)一種制造半導體器件的方法的實施例，所述方法包括：在iii-v半導體本體中形成器件；在所述iii-v半導體本體上方形成一個或多個金屬層；形成與每個金屬層相鄰的層間電介質(zhì)；形成將每個金屬層電連接至形成在所述iii-v半導體本體中的所述器件的多個通路；以及在最上方的金屬層下方且在最下方的層間電介質(zhì)中或上方形成阻擋層，所述阻擋層配置為防止水、水離子、鈉離子和鉀離子擴散到在所述阻擋層正下方的所述層間電介質(zhì)或所述層間電介質(zhì)的部分中。

在閱讀以下詳細說明時以及在查看附圖時，本領域技術人員將認識到附加特征和優(yōu)點。

附圖說明

附圖中的元件并不必然相對于彼此成比例。類似參考標記指代相應的相似部件。各個所圖示實施例的特征可以組合，除非它們彼此排斥。實施例在附圖中描繪并且在以下說明中詳細描述。

圖1至11圖示根據(jù)不同實施例的具有水和離子阻擋層的iii-v半導體器件的相應局部截面圖。

具體實施方式

所提供的iii-v半導體器件具有由層間電介質(zhì)彼此分開的金屬層以及設置在最上方的金屬層下方且在最下方的層間電介質(zhì)中或上方的阻擋層。如在本文中使用的術語“層間電介質(zhì)”指的是用于將布置在不同布線層級（多層級金屬化）中的緊密間隔的互連線電分開的電介質(zhì)材料。阻擋層配置為，即布置為或制備為防止水、水離子（例如，oh^-和h3o⁺）、鈉離子和鉀離子在所要求或所規(guī)定的器件壽命期間擴散到在阻擋層正下方的層間電介質(zhì)或?qū)娱g電介質(zhì)的部分中。阻擋層可以介入于同一層間電介質(zhì)的兩層之間，或設置在層間電介質(zhì)之一上，即，接觸該層間電介質(zhì)的頂表面并且由該層間電介質(zhì)的頂表面支撐。

在一些情況下，鈍化層可以提供在最上方的金屬層上，所述最上方的金屬層常常為功率金屬層并且因此為最厚的金屬層。在相對厚的頂部鈍化層（例如>800nm厚）的情況下，導電襯里可以介入于最上方的金屬層的每個金屬線與在最上方的金屬層正下方的層間電介質(zhì)之間，并且可以向外延伸超過該導電襯里上方的金屬線的相對側面。每個導電襯里的延伸區(qū)域防止相對厚的頂部鈍化層中的裂紋向下傳播到下面的層間電介質(zhì)和阻擋層中。在相對薄的頂部鈍化層（例如<800nm厚）的情況下，可以省略可選的導電襯里延伸?？梢蕴峁┒嘤谝粋€阻擋層。在兩個或多個阻擋層的情況下，離子阻擋層可以包括相同或不同的材料。在本文中描述的實施例可以可互換地實施，除非技術上或明顯相抵觸。

圖1圖示iii-v半導體器件的一個實施例的局部截面圖。半導體器件包括iii-v半導體本體100以及形成在iii-v半導體本體100中的器件。在iii族氮化物器件的情況下，半導體本體100可以包括形成異質(zhì)結構的iii族氮化物緩沖層102以及iii族氮化物阻擋層104。在晶體管器件形成在iii-v半導體本體100中的情況下，半導體本體100還包括彼此間隔分開的源極106和漏極108。iii族氮化物阻擋層104具有與iii族氮化物緩沖層102不同的帶隙，使得兩維的電荷載流子氣溝道110沿著iii族氮化物緩沖層102與iii族氮化物阻擋層104之間的界面產(chǎn)生。

兩維的電荷載流子氣溝道110電連接源極106和漏極108。如在本文中使用的術語‘源極’和‘漏極’指的是器件的相應摻雜區(qū)域，或者如果提供非摻雜區(qū)域，則指的是相應的電極（如所示的）。例如，典型的hemt具有基于不需要任何附加摻雜的金屬合金的源極和漏極歐姆接觸。還存在如下選項：對于iii族氮化物器件，例如用si摻雜源極和漏極區(qū)域，以在歐姆接觸下方具有n+區(qū)域并且因此降低高電壓晶體管或低電壓晶體管的總體接觸電阻。

繼續(xù)晶體管器件示例，提供用于控制兩維電荷載流子氣溝道110的標準柵極112。柵極112可以為與異質(zhì)結構本體100直接接觸的平面（如所示的）或溝槽柵極，或者由氮化硅表面鈍化層114與異質(zhì)結構本體100電絕緣，該氮化硅表面鈍化層114通常為不同厚度并且甚至是與柵極電介質(zhì)不同的材料系統(tǒng)?？梢蕴峁└郊拥慕^緣器件隔離區(qū)域116。

氮化硅表面鈍化層114接觸iii-v半導體本體100的頂表面并且由iii-v半導體本體100的頂表面支撐，并且最下方的層間電介質(zhì)118接觸表面鈍化層114的頂表面并且由表面鈍化層114的頂表面支撐。氮化硅表面鈍化層114可以具有富si成分，并且因此相比于硅，具有相對低的氮化物密度，并且因此是易漏的并且是一種無效抵抗水、水離子、鈉離子和鉀離子擴散到下面的iii-v半導體本體100中的阻擋層。即使表面鈍化層114是氮化物致密的，大約100nm的標準鈍化厚度對于表面鈍化層114而言也太薄而無法成為用于整個器件壽命的有效的水和離子阻擋層。

柵極112控制兩維電荷載流子氣溝道110的傳導或非傳導狀態(tài)。晶體管器件可以為常導通或常關斷的。常關斷hemt的溝道110在缺少施加于柵極112的電壓的情況下中斷，而對于常導通器件而言在存在合適柵極電壓的情況下中斷。例如在常關斷pgan器件的情況下，柵極112可以安置在設置于iii族氮化物阻擋層104的頂部上的p摻雜的gan層（未示出）的頂部上。這一附加的pgan層可以被圖案化，使得這一附加的pgan層僅僅安置在柵極112下方。一般地，在本文中描述的實施例可以應用于常導通和常關斷晶體管器件兩者以及應用于諸如功率二極管的其他類型的有源器件。

iii-v半導體器件還可以包括設置在源極106與漏極108之間的場板120。場板120可以由半導體材料或金屬制成并且可以經(jīng)由接觸而電連接至源極106，或電連接至柵極112，并且配置為最小化柵極邊緣處的電場。圖1中示出的場板配置僅為示例?？梢允褂萌魏纹谕膱霭迮渲谩＠?，場板120可以具有不同形狀，可以提供多于一個場板，所述多于一個場板可以連接至源極106或柵極112等。

在一個實施例中，iii-v半導體器件為基于gan的hemt。具體而言，關于gan技術，基于gan的異質(zhì)結構本體中的由于自發(fā)和壓電極化造成的極化電荷和應變效應的存在產(chǎn)生在異質(zhì)結構本體100中的特征在于非常高的載流子密度和載流子遷移率的兩維電荷載流子氣110。這一兩維電荷載流子氣110，諸如2deg（兩維電子氣）或2dhg（兩維空穴氣），在iii族氮化物阻擋層104（例如諸如algan、inalgan、inaln等的gan合金阻擋層）與iii族氮化物緩沖層102（例如gan緩沖層）之間的界面附近形成器件的傳導溝道。薄的（例如1-2nm）aln層可以提供在gan緩沖層102與gan合金阻擋層104之間以最小化合金散射并且增強2deg遷移率。

在廣義上，在本文中描述的iii-v半導體器件可以由任何二元、三元或四元iii族氮化物化合物半導體材料形成，其中壓電效應或異質(zhì)結對器件概念負責。緩沖層102可以制造于諸如si、sic或藍寶石襯底的半導體襯底112上，在所述半導體襯底112上可以形成諸如aln層的成核（種子）層124用于提供與緩沖層102的熱和晶格匹配。iii-v半導體器件也可能具有alinn/aln/gan的阻擋層/間隔物/緩沖層的層結構。一般地，iii-v半導體器件可以使用任何合適的iii-v技術諸如gaas、gan等來實現(xiàn)。

iii-v半導體器件還包括在iii-v半導體本體100上方的多個層間電介質(zhì)118、126以及由層間電介質(zhì)118、126彼此分開的多個金屬層128、130。在圖1中為了容易說明，示出兩個金屬層128、130以及兩個層間電介質(zhì)118、126。一般地，iii-v半導體器件可以具有一個或多個金屬層以及相應數(shù)量的層間電介質(zhì)。通路132延伸通過層間電介質(zhì)118、126并且將金屬層128、130電連接至形成在iii-v半導體本體100中的器件。例如在圖1中，通路132延伸通過層間電介質(zhì)118、126并且將金屬層128、130電連接至形成在iii-v半導體本體100中的晶體管器件的源極106、漏極108和柵極112（柵極連接在圖1中不可見）。

iii-v半導體器件還包括設置在最上方的金屬層130例如功率金屬層下方且在最下方的層間電介質(zhì)118中或上方的阻擋層134。阻擋層130在最上方的金屬層130的金屬線136之下延伸。阻擋層134配置為防止水離子、鈉離子和鉀離子在所要求或所規(guī)定的器件壽命期間擴散到在阻擋層134正下方的層間電介質(zhì)126或?qū)娱g電介質(zhì)126的部分中。這樣，在阻擋層134正下方的每個層間電介質(zhì)118、126或每個層間電介質(zhì)118、126的部分中的電場分布不受離子影響。在例如先前在本文中描述的種類的iii族氮化物材料系統(tǒng)的情況下，阻擋層134還通過阻擋水和水離子來防止半導體本體100的基于氮化物的表面層104的氧化。氮氧化硅和氮化硅是抵抗水、水離子、鈉離子和鉀離子的有效阻擋層，并且與標準硅處理技術兼容。還可以使用其他類型的水/離子阻擋層材料。阻擋層134可以包括例如氮氧化硅或氮化硅的相同材料的單層或者例如由氮化硅包住的氮氧化硅的不同材料的多個層。

根據(jù)圖1中示出的實施例，阻擋層134包括氮氧化硅或氮化硅并且層間電介質(zhì)118、126包括氧化物。在氮氧化硅的情況下，氮氧化硅通常處于拉伸應力下，而氧化物處于壓縮應力下。阻擋層134可以介入于最上方的層間電介質(zhì)126的第一氧化物層138與第二氧化物層140之間，使得氧化物層138、140的壓縮應力至少部分地抵消拉伸的氮氧化硅，從而保護阻擋層134以免破裂。圖1中示出的阻擋層134可以由三步驟沉積工藝形成。三步驟沉積工藝包括在最上方的金屬層130正下方的金屬層128上沉積最上方的層間電介質(zhì)126的第一氧化物層138，在第一氧化物層138上沉積氮氧化硅或氮化硅以及在氮氧化硅/氮化硅上沉積最上方的層間電介質(zhì)126的第二氧化物層140。

由例如氧化物和致密氮化物制成的相對薄的鈍化層142可以形成在最上方的金屬層130上，鈍化層142具有800nm或更少的厚度。酰亞胺144可以形成在薄鈍化層142上以完成iii-v半導體器件。如果在頂部鈍化層142中出現(xiàn)裂紋，則由于鈍化層142被制成得盡可能薄，例如800nm或更少的厚度，所以裂紋的能量將是相對低的。由此，頂部鈍化層142中的裂紋不會將下面的阻擋層134損壞到阻擋層134不再防止水離子、鈉離子和鉀離子在所要求或所規(guī)定的器件壽命期間擴散到最上方的層間電介質(zhì)126的第一氧化物層138中的程度。

圖2圖示具有設置在最上方的金屬層130下方且在最下方的層間電介質(zhì)118中或上方的水/離子阻擋層134的iii-v半導體器件的另一實施例的截面圖。圖2中示出的實施例類似于圖1中示出的實施例。然而，不同之處在于，阻擋層134接觸最上方的層間電介質(zhì)126的頂表面并且由該頂表面支撐，并且包括氮化硅。不同于通常處于拉伸應力下并且因此易于破裂的氮氧化硅，氮化硅處于壓縮應力下。由此，阻擋層134不需要介入于層間電介質(zhì)118、126之一的兩個氧化物層之間。作為替代，根據(jù)這一實施例，基于氮化硅的阻擋層134在最上方的層間電介質(zhì)126上。而且，相比于硅，氮化物的密度被制成得足夠高，使得阻擋層134不易漏并且因此防止水離子、鈉離子和鉀離子在所要求或所規(guī)定的器件壽命期間擴散到在阻擋層134正下方的層間電介質(zhì)126中。

在一個實施例中，通過經(jīng)由化學氣相沉積在層間電介質(zhì)118、126之一上或者在層間電介質(zhì)118、126之一的氧化物層上沉積硅烷-氨混合物，形成由氮化硅制成的阻擋層134。在化學氣相沉積期間控制硅烷和氨的流率，使得由化學氣相沉積形成的氮化硅層具有足以防止水、水離子、鈉離子和鉀離子在所要求或所規(guī)定的器件壽命期間擴散到在阻擋層134正下方的層間電介質(zhì)118、126或?qū)娱g電介質(zhì)118、126的部分中的氮化物濃度。由氮化硅制成的阻擋層134可以具有比iii-v半導體本體100上的表面鈍化層114更高的氮化物濃度，表面鈍化層114可能在一些情況下是低質(zhì)量的（即，易漏的）并且因此作為水/離子阻擋層是無效的。

圖3圖示具有設置在最上方的金屬層130下方且在最下方的層間電介質(zhì)118中或上方的水/離子阻擋層134的iii-v半導體器件的又一實施例的截面圖。圖3中示出的實施例類似于圖1中示出的實施例。然而，不同之處在于，阻擋層134介入于最下方的層間電介質(zhì)118的第一氧化物層146與第二氧化物層148之間。在氮氧化硅或氮化硅阻擋層134的情況下，最下方的層間電介質(zhì)118和阻擋層134可以由先前在本文中描述的三步驟沉積工藝形成。在這一實施例中的阻擋層134仍然防止阻擋層134下方的最下方的層間電介質(zhì)118的部分中的電場分布受離子影響。在iii族氮化物材料系統(tǒng)的情況下，阻擋層134也仍然通過阻擋水離子來防止半導體本體100的基于氮化物的表面層104的氧化。

圖4圖示具有設置在最上方的金屬層130下方且在最下方的層間電介質(zhì)118中或上方的水/離子阻擋層134的iii-v半導體器件的再一實施例的截面圖。圖4中示出的實施例類似于圖2中示出的實施例。然而，不同之處在于，阻擋層134接觸最下方的層間電介質(zhì)118的頂表面并且由該頂表面支撐。阻擋層134可以包括氮化硅或者拉伸或壓縮的氮氧化硅。在拉伸的氮氧化硅的情況下，阻擋層134介入于兩個不同的層間電介質(zhì)118和126之間以提供應力釋放，而不是如圖3所示的那樣在相同層間電介質(zhì)的兩個層之間。

圖5圖示組合圖1和3中示出的阻擋層特征的實施例的截面圖。即，iii-v半導體器件具有介入于最上方的層間電介質(zhì)126的第一和第二氧化物層138、140之間的由氮氧化硅制成的第一水/離子阻擋層134’以及介入于最下方的層間電介質(zhì)118的第一和第二氧化物層146、148之間的由氮氧化硅制成的第二水/離子阻擋層134’’。每個阻擋層134’、134’’可以包括如先前在本文中描述的例如氮氧化硅或氮化硅的相同材料的單層或者例如由氮化硅包住的氮氧化硅的不同材料的多個層。例如，每個層間電介質(zhì)118、126和相應的阻擋層134’、134’’可以由先前在本文中描述的三步驟沉積工藝形成。

根據(jù)圖5中示出的實施例，多于一個阻擋層134’、134’’提供在最上方的金屬層130與半導體鈍化層114之間，以防阻擋層中的一個（或多個）損壞。例如，如果上阻擋層134’由來自頂部鈍化層142的裂紋傳播損壞并且裂紋未到達下阻擋層134’’，則下阻擋層134’’仍然防止最下方的層間電介質(zhì)118的下氧化物層146中的電場分布受離子影響并且在iii族氮化物材料系統(tǒng)的情況下也通過阻擋水離子來防止半導體本體100的基于氮化物的表面層104的氧化。

圖6圖示組合圖2和4中示出的阻擋層特征的實施例的截面圖。即，iii-v半導體器件具有設置在最上方的層間電介質(zhì)126上的由氮化硅或壓縮的氮氧化硅制成的第一水/離子阻擋層134’以及設置在最下方的層間電介質(zhì)118上的由氮化硅或拉伸或壓縮的氮氧化硅制成的第二水/離子阻擋層134’’。與圖5中示出的實施例相同，多于一個阻擋層134’、134’’提供在最上方的金屬層130與半導體鈍化層114之間，以防阻擋層中的一個（或多個）損壞。

圖7圖示具有設置在最上方的金屬層130下方且在半導體鈍化層114上方的多于一個水/離子阻擋層134’、134’’的iii-v半導體器件的另一實施例的截面圖。不同于圖5和6中示出的實施例，阻擋層134’、134’’包括不同材料。例如，上阻擋層134’可以由氮化硅制成并且設置在最上方的層間電介質(zhì)126上，而下阻擋層134’’可以由拉伸的氮氧化硅制成并且介入于最下方的層間電介質(zhì)118的第一和第二氧化物層146、148之間。替選地，上阻擋層134’可以包括氮氧化硅并且例如如圖1所示的那樣介入于最上方的層間電介質(zhì)126的第一和第二氧化物層138、140之間，而下阻擋層134’’可以包括氮化硅或者壓縮的氮氧化硅并且例如如圖4所示的那樣設置在最下方的層間電介質(zhì)118的頂表面上。

到目前為止，已經(jīng)描述了其中iii-v半導體器件具有兩個金屬層128、130和兩個層間電介質(zhì)118、126的實施例。這僅僅為了容易解釋。金屬層的數(shù)量以及因此層間電介質(zhì)的數(shù)量取決于若干因素，包括iii-v半導體器件的設計和器件的類型、用于制造該器件的iii-v半導體技術等。一般地，iii-v半導體器件可以具有一個或多個金屬層以及相應數(shù)量的層間電介質(zhì)。

圖8圖示具有單個金屬層128和單個層間電介質(zhì)118的iii-v半導體器件的實施例的截面圖。包括功率金屬線的全部金屬布線提供在相同的金屬層128中。根據(jù)這一實施例，水/離子阻擋層134包括氮化硅或拉伸的氮氧化硅并且介入于唯一層間電介質(zhì)118的第一氧化物層146與第二氧化物層148之間。層間電介質(zhì)118將單個金屬層128與下面的半導體本體100分開。單個層間電介質(zhì)118和阻擋層134可以通過先前在本文中描述的三步驟沉積工藝形成。

圖9圖示具有單個金屬層128和單個層間電介質(zhì)118的iii-v半導體器件的另一實施例的截面圖。圖8中示出的實施例類似于圖9中示出的實施例。然而，不同之處在于，水/離子阻擋層134包括氮化硅或者壓縮的氮氧化硅并且接觸單個層間電介質(zhì)118的頂表面并且由該表面支撐。

先前在本文中描述的水/離子阻擋層可以應用于包括在iii-v半導體器件中的（一個或多個）層間電介質(zhì)中的任何層間電介質(zhì)，而不是僅僅應用于最上方和/或最下方的層間電介質(zhì)。

接下來描述其中使用相對厚的頂部鈍化層（例如厚于大約800nm）的實施例。在這樣的厚頂部鈍化層的情況下，裂紋能量較高，并且因此描述了用于減輕裂紋傳播的增大風險的附加防護措施。這些附加防護措施可以應用于先前在本文中描述的任何實施例。

圖10圖示具有在最上方的金屬層130上厚度>800nm的頂部鈍化層142以及設置在最上方的金屬層130下方且在半導體鈍化層140上方的水/離子阻擋層134的iii-v半導體器件的實施例的截面圖。以夸大的方式，圖10示出最上方的金屬層130中的變形/移動，該變形/移動可以在溫度循環(huán)之后由于封裝誘發(fā)的熱機械應力而出現(xiàn)，其中該封裝誘發(fā)的熱機械應力因在iii-v半導體器件中使用的不同材料系統(tǒng)的溫度系數(shù)的熱失配引起。對于由相對軟的金屬，即具有低屈服強度的金屬，諸如al、alcu、alsicu和au制成的相對厚的金屬線136（例如，1000nm或更厚）而言，變形/移動特別顯著。頂部鈍化層142中的裂紋由圖10中的閃電箭頭以圖形方式圖示。裂紋易于出現(xiàn)在頂部鈍化層142的、接觸最上方的金屬層130的金屬線136的區(qū)域中。最上方的金屬層130的金屬線136之間的頂部鈍化層142的區(qū)域150不易于破裂。

根據(jù)圖10中示出的實施例，由例如氮化鈦制成的導電襯里152沉積在阻擋層134中以及在最上方的層間電介質(zhì)126中形成的開口中。通路132隨后形成在開口中的襯里152上。如果阻擋層134設置在最上方的層間電介質(zhì)126中或下方，則襯里152橫向地延伸到阻擋層134上或延伸到最上方的層間電介質(zhì)126上。在每種情況下，每個導電襯里152向外延伸超過該導電襯里152上方的相應金屬線136的相對側面154。即，每個導電襯里152在位于最上方的金屬層130的相鄰金屬線136之間的頂部鈍化層142的區(qū)域150之下延伸，所述區(qū)域150沒有裂紋。導電襯里152由諸如氮化鈦的材料或者不易于斷裂或破裂的其他合適材料制成。由此，通過在位于最上方的金屬層130的相鄰金屬線136之間的頂部鈍化層142的區(qū)域150之下延伸每個導電襯里152，襯里152通過防止相對厚的頂部鈍化層142中的裂紋傳播到下面的層間電介質(zhì)126、118以及（一個或多個）阻擋層134中而用作裂紋停止部。

圖11圖示其中導電襯里152在位于最上方的金屬層130的相鄰金屬線136之間的頂部鈍化層142的區(qū)域150之下延伸的另一實施例。圖11中示出的實施例類似于圖10中示出的實施例。另外，附加的水/離子阻擋層134’’設置在最上方的金屬層130下方且在除了先前在本文中描述的其他阻擋層134’以外的不同層間電介質(zhì)118中或上。附加的阻擋層134’’配置為防止水、水離子、鈉離子和鉀離子在所要求或所規(guī)定的器件壽命期間擴散到在附加的阻擋層134’’正下方的層間電介質(zhì)或?qū)娱g電介質(zhì)118的部分中。導電襯里156介入于在附加的阻擋層134’’正上方的金屬層128的金屬線158與在該金屬層128正下方的層間電介質(zhì)118之間。這些下導電襯里156中的每一個向外延伸超過該襯里156上方的金屬線158的相對側面160，以防止最上方的層間電介質(zhì)126中的裂紋傳播到下面的層間電介質(zhì)118和附加的阻擋層134’’。如果下金屬層128中的金屬線158相對厚（例如大約1000nm）并且由諸如al、alcu、alsicu和au的相對軟的金屬制成，則可能發(fā)生該層128中的變形/移動。最上方的層間電介質(zhì)126中的裂紋很可能出現(xiàn)在最上方的層間電介質(zhì)126接觸下金屬層128的金屬線158的區(qū)域中。相鄰金屬線158之間的最上方的層間電介質(zhì)126的區(qū)域不易于破裂。用于防止裂紋傳播的上和下襯里152、156的橫向延伸在圖11中分別標記為lexta和lextb。

為了容易描述，使用諸如“在…之下”、“在…下方”、“下”“在…之上”、“上”等的空間相對術語來解釋一個元件相對于第二元件的定位。這些術語旨在涵蓋除了與附圖中描繪的那些不同的取向以外的器件的不同取向。此外，諸如“第一”、“第二”等的術語也用于描述各種元件、區(qū)域、區(qū)段等并且也并非旨在限制。貫穿說明書，類似術語指代類似元件。

如在本文中使用的，術語“具有”、“含有”、“包含”、“包括”等是開放式術語，其表示所聲明的元件或特征的存在，但并不排除附加的元件或特征。冠詞“一”、“一個”和“所述”旨在包括復數(shù)以及單數(shù)，除非上下文明確另外指示。

在考慮變形和應用的以上范圍的情況下，應理解，本發(fā)明不受前面描述限制，也不受附圖限制。作為替代，本發(fā)明僅由所附權利要求及其合法等同物限制。