使用多孔化表面用于制作堆棧結(jié)構(gòu)的接合方法
【專利摘要】本發(fā)明涉及一種使用多孔化表面用于制作堆棧結(jié)構(gòu)的接合方法，其中，揭露有具有至少一多孔化表面的接合裝置。多孔化工藝將納米多孔性孔洞帶進裝置接合表面的微結(jié)構(gòu)。多孔化材料的材料特性比非多孔化材料軟。對于相同的接合條件，與非多孔化材料相比較，多孔化接合表面的使用得強化接合接口的接合強度。
【專利說明】使用多孔化表面用于制作堆棧結(jié)構(gòu)的接合方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種使用多孔化表面(porosified surface)的接合方法。
【背景技術(shù)】
[0002]近來三維(3D)芯片、晶粒以及晶圓整合(下面共稱為堆棧結(jié)構(gòu))的創(chuàng)新己帶來較多的裝置微縮化以及速度與密度上的技術(shù)進步，功耗與成本也跟著降低。然而，結(jié)合影響3D集成電路(IC)堆棧結(jié)構(gòu)可制造性及量產(chǎn)的相關(guān)議題目前正阻礙更具成本效益的微縮化。目前的接合工藝，例如銅對銅(Cu-Cu)接合、氧化物接合、焊接接合、或其它聚合物接合工藝，無法妥善解決產(chǎn)業(yè)界對于精密對齊、接合強度、電互連、以及可制造性持續(xù)增加的需求。例如，包含互補式金屬氧化物半導(dǎo)體(CMOS)晶圓的晶圓接合必須將接合溫度限制在大約400°C。另外，必須對晶圓施加高力量(high force)以達到合理的接合強度。然而，將高接合力量施加于晶圓對晶圓層級接合可能會增加晶圓破壞。
[0003]因此，存在一種對于能夠以較低接合力量及較低溫度制造具有改良式對齊、接合強度、電互連、以及可制造性的3D IC堆棧結(jié)構(gòu)的接合方法論需求。

【發(fā)明內(nèi)容】

[0004]一種用于接合半導(dǎo)體表面以通過具備具有第一裝置與第一接合區(qū)的第一半導(dǎo)體表面以及具有第二接合區(qū)的半導(dǎo)體表面產(chǎn)生堆棧結(jié)構(gòu)的方法。在第一或第二接合區(qū)上形成多孔化表面。通過施加壓力及熱量對齊并且接合第一與第二接合區(qū)。
[0005]在另一具體實施例中，在于多孔化表面上方具有金屬層的第一或第二接合區(qū)上形成多孔化表面。通過施加壓力及熱量對齊并且接合第一與第二接合區(qū)。
[0006]在又一具體實施例中，在第一或第二接合區(qū)上形成多孔化表面。在其它接合區(qū)的表面上形成燒結(jié)金屬(sintered metal)或金屬納米線(metal nanowire)的層件。通過施加壓力及熱量對齊并且接合第一與第二接合區(qū)。
[0007]在第四具體實施例中，在于多孔化表面上方具有金屬層的第一或第二接合區(qū)上形成多孔化表面。在其它接合區(qū)的表面上形成燒結(jié)金屬或金屬納米線的層件。通過施加壓力及熱量對齊并且接合第一與第二接合區(qū)。
[0008]這些具體實施例連同本文所述的其它優(yōu)點及特征透過引用以下說明及附圖將變得顯而易知。另外，要理解的是本文所述各個具體實施例的特征不互斥并且可存在于各個組合及排列中。
【專利附圖】

【附圖說明】
[0009]在圖式中，相稱的組件符號在所有圖中普遍意指相同的部件。還有，圖式不一定依照比例繪制，反而為了描述本發(fā)明的原理而普遍加以強調(diào)。在以下的說明中，本發(fā)明的各個具體實施例為引用以下的圖式予以說明，其中:
[0010]圖1顯示第一裝置的一個具體實施例的剖面圖；[0011]圖2顯示第一裝置的另一具體實施例的剖面圖；
[0012]圖3顯示第二裝置的一個具體實施例的剖面圖；
[0013]圖4顯示第二裝置的另一具體實施例的剖面圖；
[0014]圖5顯示具有第一裝置與第二裝置的接合裝置的一個具體實施例的剖面圖；
[0015]圖6顯示具有第一裝置與第二裝置的接合裝置的第二具體實施例的剖面圖；
[0016]圖7顯示具有第一裝置與第二裝置的接合裝置的第三具體實施例的剖面圖；
[0017]圖8顯示具有第一裝置與第二裝置的接合裝置的第四具體實施例的剖面圖；
[0018]圖9a至圖9e顯示根據(jù)本發(fā)明的一個具體實施例的用于形成第一裝置的處理流程。
[0019]圖1Oa至圖1Oc顯示根據(jù)本發(fā)明的一個具體實施例的在第一裝置上制造多孔化層的不同方法的流程圖；以及
[0020]圖1la至圖1lc顯示根據(jù)本發(fā)明的一個具體實施例的用于形成第二裝置的處理流程。
[0021]符號說明
[0022]100 第一裝置
[0023]105 襯底
[0024]110裝置區(qū)、裝置
[0025]120阻擋層
[0026]140保護層
[0027]130多孔化層
[0028]175 凹槽
[0029]180 介電側(cè)壁
[0030]185移動部件
[0031]200 第一裝置
[0032]230多孔化層
[0033]240金屬層、保護層
[0034]300 第 二裝置
[0035]310裝置層、裝置
[0036]302頂部表面
[0037]303底部表面
[0038]305 襯底
[0039]350互連件
[0040]365介電層
[0041]370互連介電層
[0042]400 第 二裝置
[0043]405 襯底
[0044]450 互連件
[0045]460金屬層
[0046]500 裝置[0047]503表面
[0048]600裝置
[0049]603表面
[0050]700裝置
[0051]703表面
[0052]800裝置
[0053]803表面。
【具體實施方式】
[0054]在以下的說明中，具體實施例涉及微機電系統(tǒng)(MEMS)裝置與半導(dǎo)體IC裝置之間的晶圓接合(晶圓對晶圓)。一般而言，具體實施例進一步適用于晶圓對芯片以及芯片對芯片接合，包括MEMS、半導(dǎo)體IC或其它混合裝置。MEMS裝置可有各種類型，如射頻(RF)MEMS、慣性MEMS或生醫(yī)MEMS (BioMEMS)。也可使用其它種MEMS裝置。半導(dǎo)體IC裝置可有各種類型，如雙載子晶體管(Bipolar)或互補式金屬氧化物半導(dǎo)體(CMOS)。也可使用其它種半導(dǎo)體裝置。具體實施例涉及制備待接合表面以對于施加低接合力量達到高接合強度。具體實施例可用于例如晶圓級 接合、晶圓級封裝或晶圓級封端(wafer level capping)。其它種應(yīng)用也可有用。
[0055]其它態(tài)樣、特征、以及技術(shù)功效經(jīng)由以下的詳細說明對熟練本技術(shù)的人士將顯而易知，其中，簡單地通過經(jīng)深思最佳模式的描述表示并且說明較佳具體實施例。本揭露能夠有其它及不同的具體實施例，并且其許多細節(jié)能夠有各種明顯方面的改進。因此，圖式及說明本質(zhì)上要予以視為描述而非具有限制性。
[0056]圖1顯示第一裝置100的一個具體實施例的剖面圖。提供的是襯底105。襯底，例如是半導(dǎo)體襯底，如硅襯底。襯底也可為其它種襯底，如硅鍺(SiGe)、鍺(Ge)、砷化鎵(GaAs)、上覆硅絕緣體(SOI)或任何其它適用的半導(dǎo)體材料。在一具體實施例中，襯底包括P型摻雜硅襯底。P型摻雜襯底可為高度摻雜P型襯底。其它種包括未摻雜或摻有相同或其它類摻質(zhì)的半導(dǎo)體襯底也可有作用。
[0057]裝置區(qū)110界定在襯底上。裝置，例如可為CMOS裝置、MEMS、或其它類半導(dǎo)體裝置。在一具體實施例中，裝置區(qū)Iio是MEMS裝置。MEMS裝置，例如可為RF MEMSvt^iMEMS或生醫(yī)MEMS。也可用使其它種MEMS裝置。
[0058]阻擋層120界定在襯底上。阻擋層是用以防止底下主動面多孔化的介電材料。在一具體實施例中，介電材料可為氧化物、氮化物、氮氧化物或其組合。其它類介電材料也可有作用。阻擋層也可為用以形成例如介電堆?；驃A層(sandwich)的多個介電層。介電層的其它配置也可有作用。阻擋層界定一或多個第一接合區(qū)。描述性地，襯底上設(shè)置兩個第一接合區(qū)。提供其它數(shù)量的接合區(qū)也可有作用。例如，可提供圍繞襯底或裝置外圍而設(shè)置的接合區(qū)。接合區(qū)對應(yīng)于阻擋層所曝露的區(qū)域。第一接合區(qū)的形狀及尺寸取決于要予以接合的對端接觸區(qū)，有考慮到如失準(zhǔn)(misalignment)的工藝條件。例如，開口形狀可為側(cè)邊尺寸大約50X50 μ m的正方形。提供其它形狀或尺寸也可有作用。阻擋層應(yīng)該厚到足以防止下方襯底多孔化。例如，阻擋層的厚度可為大約0.1 μ m到2 μ m。其它阻擋層厚度例如取決于于工藝要求也可有作用。[0059]在第一接合區(qū)中形成多孔化層130。在一具體實施例中，通過多孔化所曝露襯底區(qū)形成多孔化層。例如，可通過所曝露襯底區(qū)的染色蝕刻(stain etching)或陽極化形成多孔化層。其它用于形成多孔化層的工藝也可有作用。
[0060]在一具體實施例中，多孔化工藝將納米多孔性孔洞帶進襯底，在主動區(qū)中產(chǎn)生例如硅的微結(jié)構(gòu)。多孔性軟化材料，使材料更容易變形。多孔化層在施加接合力量下增加接觸區(qū)與另端(opposite)接合表面的有效接觸面積。對于相同的接合力量，包含多孔材料的接合系統(tǒng)將具有與非多孔材料相比較大的有效接觸面積及從而較強的接合強度。溫度升高時，多孔材料內(nèi)也可容易出現(xiàn)回流，進一步提升接合品質(zhì)。在一具體實施例中，硅主動區(qū)遭受多孔化。多孔化層的厚度可為大約Inm到5μπι。其它多孔化層的厚度也可有作用。
[0061]圖2顯示第一裝置200的另一具體實施例的剖面圖，與對于裝置100所述類似。在一具體實施例中，保護層240設(shè)置于多孔化層230的表面上。保護層，例如在后續(xù)處理期間保護底下多孔化層。保護層，例如可為鈦(Ti)、銅(Cu)或鋁(Al)。在一具體實施例中，裝置200的第一接合區(qū)是金屬層240的表面。保護層240的厚度范圍可從Inm到I μ m。其它保護層厚度也可有作用。
[0062]圖3顯示第二裝置300的一個具體實施例的剖面圖。提供的是分別具有頂部和底部表面302和303的襯底305。襯底，例如是半導(dǎo)體襯底，如硅襯底。襯底也可為其它類襯底，如SiGe、Ge、GaAs, SOI或任何其它適用的半導(dǎo)體材料。在一具體實施例中，襯底包括P型摻雜硅襯底。P型摻雜襯底可為輕度摻雜P型襯底。其它種包括未摻雜或摻有相同或其它類其它摻雜的半導(dǎo)體襯底也可有作用。例如，襯底可為重度摻雜P型(P+)基體(bulk)或未摻雜或P-型上覆硅絕緣體上的輕度摻雜P型(P-)或未摻雜硅層。
[0063]裝置層310界定在襯底上頂部表面302的側(cè)部。裝置，例如可為CMOS裝置、MEMS、或其它種半導(dǎo)體裝置。在一具體實施例中，裝置層310是CMOS裝置。CMOS裝置，例如可為CMOS邏輯或CMOS傳感器裝置。也可使用其它種半導(dǎo)體裝置。
[0064]互連件350設(shè)置于襯底中以提供機械及電連接。例如，互連件在襯底的頂部與底部表面之間以及對裝置層310提供電連接。在一具體實施例中，第二裝置300的第二接合區(qū)為由互連件350的表面予以提供。互連件可為與主動裝置隔離以及僅為了接合以提供期望機械強度的虛件(du_y)。在一具體實施例中，互連件為具有導(dǎo)電材料的硅穿孔(TSV)。導(dǎo)電材料，例如可包括銅、銅合金或多晶硅。其它種導(dǎo)電材料也可有作用。
[0065]互連件可具有圓形剖面形狀。剖面直徑可為例如大約I μ m到100 μ m。提供具有其它剖面形狀或尺寸的互連件也可有作用?；ミB件的深度可為例如大約10 μ m到500 μ m。提供其它互連件深度也可有作用。
[0066]互連介電層370設(shè)置于襯底上。在一具體實施例中，互連介電層圍繞互連件350并且在襯底表面上不連續(xù)?；ミB介電層，例如可為硅氧化物。也可使用其它種介電材料作為互連介電層。
[0067]互連介電層能在對立的接合表面之間具有清空空間(empty space)。這是為了確保所要接合表面之間的最佳接觸狀況，以及若至少有一表面包含MEMS裝置，則為了配合任何的MEMS移動?；ミB介電層的厚度范圍可為0.5μπι到ΙΟμπι。其它互連介電層厚度也可有作用。
[0068]圖4顯示第二裝置400的另一具體實施例的剖面圖，類似于對裝置300所述。在一具體實施例中，金屬層460設(shè)置于互連件的表面上。金屬層460，例如可包括燒結(jié)金屬或金屬納米線。燒結(jié)金屬可為T1、Cu或Al。金屬納米線可為Cu納米線。其它種燒結(jié)金屬或金屬納米線也可有作用。裝置400的第二接合區(qū)為由金屬層460的表面所提供。金屬層的厚度范圍可為0.1ym到5μπι。其它種金屬層厚度也可有作用。
[0069]圖5顯示裝置500的一個具體實施例的剖面圖，其包括第一裝置100與第二裝置300的接合。在一具體實施例中，第一裝置100與第二裝置300彼此對齊并且分別透過裝置100與裝置300的第一與第二接合區(qū)的接觸表面接合。接著薄化裝置500的表面503側(cè)部上的晶圓以曝露互連件350的另一端。襯底305的剩余厚度可為大約10 μ m到500 μ m。其它剩余襯底305厚度也可有作用。
[0070]圖6顯示裝置600的另一具體實施例的剖面圖，其包括第一裝置100與第二裝置400的接合。在一具體實施例中，第一裝置100與第二裝置400彼此對齊并且分別透過裝置100與裝置400的第一與第二接合區(qū)的接觸表面接合。接著薄化裝置600的表面603側(cè)部上的晶圓以曝露互連件450的另一端。襯底405的剩余厚度可為大約10 μ m到500 μ m。其它剩余襯底405厚度也可有作用。
[0071]圖7顯示裝置700的一個具體實施例的剖面圖，其包括第一裝置200與第二裝置300的接合。在一具體實施例中，第一裝置200與第二裝置300彼此對齊并且分別透過裝置200與裝置300的第一與第二接合區(qū)的接觸表面接合。接著薄化裝置700的表面703側(cè)部上的晶圓以曝露互連件350的另一端。襯底305的剩余厚度可為大約10 μ m到500 μ m。其它剩余襯底305厚度也可有作用。
[0072]圖8顯示裝置800的另一具體實施例的剖面圖，其包括第一裝置200與第二裝置400的接合。在一具體實施例中，第一裝置200與第二裝置400彼此對齊并且分別透過裝置200與裝置400的第一與第二接合區(qū)的接觸表面接合。接著薄化裝置800的表面803側(cè)部上的晶圓以曝露互連件450的另一端。襯底405的剩余厚度可為大約10 μ m到500 μ m。其它剩余襯底405厚度也可有作用。
[0073]圖9a至圖9e顯示用于形成裝置100的工藝的一個實施例的剖面圖。請參閱圖9a，提供的是襯底105。襯底可為硅襯底，如輕度摻雜的P型摻雜襯底。包括硅鍺或SOI在內(nèi)的其它種襯底也可有作用。
[0074]如圖9a所示，在襯底上形成阻擋層120。在襯底上沉積包括有介電材料的阻擋層。阻擋層，例如可為硅氧化物。如硅氮化物的其它種介電材料也可有作用。在一具體實施例中，阻擋層可包括硅氧化物或氮化物。用以形成介電堆棧或夾層的如多個介電層的其它配置也可有作用。可通過化學(xué)氣相沉積(CVD)或其它技術(shù)形成阻擋層。阻擋層的厚度可為例如Inm到5μπι。其它阻擋層厚度也可有作用。
[0075]可使用光刻(lithography)及蝕刻技術(shù)圖樣化阻擋層。例如，光阻層為在阻擋層上方形成并且使用光刻光罩(mask)予以圖樣化，曝露阻擋層要予以移除的部分。實施如反應(yīng)式離子蝕刻(RIE)的異向性蝕刻(anisotropic etch)以移除阻擋層的曝露部分。為了改良光刻分辨率，可在光阻底下提供抗反射涂層(ARC)。其它圖樣化介電層技術(shù)也可有作用。
[0076]在圖9b中，在襯底中形成多孔化層130。多孔化層，例如是多孔硅。其它種半導(dǎo)體材料也可有作用。多孔化層的厚度可為大約Inm到5μπι。其它多孔化層厚度也可有作用?？赏ㄟ^染色蝕刻或陽極化形成多孔化層。在一具體實施例中，通過染色蝕刻形成多孔硅。可例如通過硝酸、氫氟酸以及水的混合物反應(yīng)形成多孔硅層。蝕刻溫度可為例如大約10°c到200°C。其它染色蝕刻形式也可有作用。
[0077]在另一具體實施例中，透過使用陽極化電池胞(anodization cell)形成多孔硅?？尚械年枠O化電池胞利用鉬陰極以及硅表面作為陽極，予以沉浸在氟化氫電解質(zhì)(electrolyte)內(nèi)。通過使電流通過電池胞產(chǎn)生陽極侵蝕。其它陽極化形式也可有作用。
[0078]多孔硅接著用稀氫氟(DHF)酸予以清理并且接著立即在多孔化表面上方形成保護層140以防止多孔硅氧化。保護層，例如可為介電或金屬層。在一具體實施例中，保護層為包括有硅氧化物、氮氧化物或氮化物的介電層。介電層的厚度可為大約Inm到5μπι。其它種介電材料或厚度也可有作用。介電材料可為其它種柵極介電材料及/或通過如CVD的其它種工藝予以形成。
[0079]在圖9c中，在襯底上形成裝置110。在一具體實施例中，裝置110是MEMS裝置。首先在襯底上形成凹槽(trench) 175?？墒褂霉饪碳拔g刻技術(shù)達成圖樣化凹槽。例如，光阻層為在阻擋層上方形成并且使用光刻光罩予以圖樣化，曝露阻擋層要予以移除的部分。實施如RIE的異向性蝕刻以移除阻擋層的曝露部分。為了改良光刻分辨率，可在光阻底下提供ARC。其它用于圖樣化介電層的技術(shù)也可有作用。
[0080]如圖9d所示，在表面上方形成介電層，接著是如RIE的異向性蝕刻，曝露凹槽底部并且形成介電側(cè)壁180。介電層，例如可為硅氧化物。其它種如硅氮化物的介電材料也可有作用。在一具體實施例中，介電層可為硅氧化物或氮化物。可通過CVD或其它技術(shù)形成介電層。介電層的厚度可為例如大約0.Ιμπι到2μπι。其它介電層厚度也可有作用。
[0081 ] 在圖9e中，在襯底上形成移動部件185。在一具體實施例中，通過包括有氫氟酸的等向性濕蝕刻(isotropic wet etch)形成移動部分185,移除移動部件底下的襯底材料。其它產(chǎn)生移動部件的方法也可有作用。也移除保護層140及介電側(cè)壁180。移除保護層140以促進后續(xù)與另端表面的接合?？稍谛纬梢苿硬考?85時同時移除保護層140及介電側(cè)壁180，例如RIE或濕蝕刻的分離工藝也是可以的。其它移除方法也可有作用。
[0082]除了保護層240是包括T1、Cu或Al的金屬層并且在形成移動部件期間予以移除不算，裝置200的制造程序類似于裝置100的制造程序。金屬層的厚度可為大約0.1 μ m到5μπι。其它種金屬材料或厚度也可有作用。金屬材料可包括其它種金屬材料及/或通過如物理氣相沉積(PVD)的其它種工藝予以形成。保護層可用于與另端表面接合并且從而不予以移除。
[0083]圖1Oa描述裝置100的一個具體實施例的制造程序流程圖。流程圖中所列舉的程序步驟先前已作說明，其中，多孔化層130是在凹槽175之前產(chǎn)生的。此制造順序界定為多孑L表面先制法(porous-surface-first approach)。
[0084]圖1Ob描述裝置100的另一具體實施例的制造程序流程圖。制造順序與多孔表面先制法類似，差別在于多孔化層130是在形成凹槽175之后但在產(chǎn)生移動部件185之前產(chǎn)生的。此具體實施例界定為多孔表面中制法(porous-surface-middle approach)。
[0085]圖1Oc描述裝置100的又一具體實施例的制造程序流程圖。在本制造順序中，多孔化層130是在形成凹槽175與移動部分185兩者后才形成的。此具體實施例界定為多孔表面后制法(porous-surface-last approach)。[0086]較佳的制造順序?qū)⑹嵌嗫妆砻嫦戎品ǎ驗樵诹硗鈨煞N所述制造順序中，移動部件185可曝露于多孔化工藝，從而改變表面特性并且可對MEMS裝置的效能造成負(fù)面影響。
[0087]圖1la至圖1lc顯示用于形成裝置300的工藝的一個具體實施例的剖面圖。請參閱圖11a，提供的是襯底305。襯底可為硅襯底，如輕度摻雜的P型摻雜襯底。其它種包括SiGe、GaAs或SOI的襯底也有作用。
[0088]裝置層310設(shè)置于襯底中。在一具體實施例中，裝置310為習(xí)知半導(dǎo)體制造程序所產(chǎn)生的CMOS裝置。其它種半導(dǎo)體裝置也可適用。介電層365設(shè)置于襯底上。為了形成介電層，介電材料沉積在襯底上?；ミB介電層，例如可為硅氧化物。也可使用其它種如硅氮化物的介電材料。在一具體實施例中，介電層可包括硅氧化物。可通過CVD或其它技術(shù)形成介電層。介電層的厚度可為例如0.5μπι到ΙΟμπι。其它介電層厚度也可有作用。
[0089]如圖1lb所示，互連件350設(shè)置于襯底中。在一具體實施例中，互連件為TSV。導(dǎo)電材料予以沉積到TSV內(nèi)。導(dǎo)電材料，例如可包括Cu、Cu合金或多晶硅。其它種導(dǎo)電材料也可有作用。例如通過化學(xué)機械研磨(CMP)工藝移除任何多余導(dǎo)電材料以達到平整的頂部表面。TSV的深度范圍例如可為大約10 μ mm到500 μ m。提供具有其它深度的TSV也可有作用并且例如可取決于裝置的期望最終厚度。
[0090]如圖1lc所不，圖樣化介電層365以形成互連介電層370?？墒褂霉饪碳拔g刻技術(shù)圖樣化介電層365。例如，光阻層在介電層上方形成并且使用光刻光罩予以圖樣化，曝露介電層要予以移除的部分。實施如RIE的異向性蝕刻以移除介電層的曝露部分。為了改善光刻分辨率，可在光阻底下提供ARC。其它用于圖樣化介電層的技術(shù)也可有作用。
[0091]裝置400的制造程序類似于裝置300的制造程序，差別在于金屬層460設(shè)置于互連件450的表面上。金屬層，例如可為T1、Cu或Al構(gòu)成的燒結(jié)金屬。金屬組件設(shè)置于晶圓的表面上而在低于其熔點(固態(tài)燒結(jié))的燒結(jié)爐內(nèi)予以加熱直到其粒子彼此粘著。在一具體實施例中，加熱溫度，例如可為大約100°C到300°C。提供其它范圍的加熱溫度可有作用。金屬層的厚度可為例如大約0.1 μ m到5 μ m。提供具有其它厚度的金屬層也可有作用。
[0092]在另一具體實施例中，金屬層可包括金屬納米線。金屬納米線，例如可為Cu組件。金屬納米線可通過包括CVD和電子沉積的習(xí)知納米線制造程序予以形成。其它種納米線制造程序?qū)⒂凶饔谩Ｌ峁┚哂衅渌穸鹊慕饘賹右部捎凶饔谩?br> [0093]先前已陳述裝置接合有各種具體實施例。在一具體實施例中，裝置500包括裝置100與300的接合。裝置100與300的第一與第二接合區(qū)的表面分別對齊并且在高溫及施加接合力量下接觸。在一具體實施例中，共晶接合用于表面接合。取決于所接合表面的圖樣密度，接合溫度可為例如100°C到650°C以及接合力量可為例如0.1KN到80KN。其它種接合方法和相關(guān)接合溫度及/或接合力量可有作用。接著通過CMP工藝薄化裝置500的表面503以曝露TSV。其它在SOI晶圓的情況下，例如通過濕氧化物移除以薄化裝置的方法也可有作用。
[0094]在另一具體實施例中，裝置600包括裝置100與400的接合。裝置100與400的第一與第二接合區(qū)的表面分別對齊并且在高溫及施加接合力量下接觸。在一具體實施例中，共晶接合用于表面接合。接合溫度可為例如100°C到650°C以及接合力量可為例如0.1KN到80KN。其它種接合方法和相關(guān)接合溫度及/或接合力量可有作用。接著通過CMP工藝薄化裝置600的表面603以曝露TSV。其它在SOI晶圓的情況下，例如通過濕氧化物移除以薄化裝置的方法也可有作用。
[0095]在另一具體實施例中，裝置700包括裝置200與300的接合。裝置200與300的第一與第二接合區(qū)的表面分別對齊并且在高溫及施加接合力量下接觸。在一具體實施例中，熱壓接合用于表面接合。接合溫度可為例如100°C到650°C以及接合力量可為例如0.1KN到80KN。其它種接合方法和相關(guān)接合溫度及/或接合力量可有作用。接著通過CMP工藝薄化裝置700的表面703以曝露TSV底部。其它在SOI晶圓的情況下，例如通過濕氧化物移除以薄化裝置的方法也可有作用。
[0096]在又一具體實施例中，裝置800包括裝置200與400的接合。裝置200與400的第一與第二接合區(qū)的表面分別對齊并且在高溫及施加接合力量下接觸。在一具體實施例中，熱壓接合用于表面接合。接合溫度可為例如100°C到650°C以及接合力量可為例如0.1KN到80KN。其它種接合方法和相關(guān)接合溫度及/或接合力量可有作用。接著通過CMP工藝薄化裝置800的表面803以曝露TSV。其它在SOI晶圓的情況下，例如通過濕氧化物移除以薄化裝置的方法也可有作用。
[0097]所接合的裝置可予以不透氣地密封并且取決于應(yīng)用類型，可需要高或低真空的操作環(huán)境或具備高壓力。在示例性應(yīng)用中，所接合的裝置包括需要高真空操作環(huán)境的陀螺儀MEMS裝置。在另一示例性應(yīng)用中，所接合的裝置包括加速儀MEMS，其取決于需要高或低真空或具備高壓力操作環(huán)境的規(guī)格。
[0098]在一具體實施例中，所接合的裝置需要低真空操作環(huán)境。在接合之前，自組性單層(self-assembled monolayer ;簡稱SAM)(圖中未示)予以沉積在表面上方。當(dāng)所接合的裝置以100°C到1000°C的高溫范圍退火時，SAM將分解，將氣體分子釋放到真空里并且提升包封區(qū)(encapsulated region)或較低等級真空里的壓力。SAM屬于兩親分子(amphiphilicmolecule)層,其一端對襯底呈現(xiàn)某種程度的親和性(affinity)。在一具體實施例中，SAM包括基于化學(xué)化合物的碳氫化合物并且由汽相沉積。其它種化學(xué)化合物及沉積也可有作用。
[0099]在另一具體實施例中，所接合的裝置需要超高真空操作環(huán)境。在接合之前，例如Al、Zr、T1、Hf及其合金的吸氣材料(gettering material)(圖中未示)沉積在表面上。例如，裝置200中的保護(金屬)層240可進一步包括所述吸氣材料。其它種吸氣材料也可有作用。當(dāng)所接合的裝置以100°C到1000°C的高溫范圍退火時，與殘余氣體分子接觸的吸氣材料將化學(xué)組合或通過吸收從真空移除殘余氣體分子并且提供更高等級的真空。
[0100]形成不同的具體實施例包含改變光刻光罩上的圖樣。也將需要額外的程序步驟。另外，所理解的是所述工藝不限于所揭露步驟的特定順序。例如，可用不同順序?qū)嵤┠承┎襟E及/或可添加額外的步驟。
[0101]本發(fā)明可用其它形式予以具體實施而不違背其精神或?qū)嵸|(zhì)特征。因此，前述具體實施例在所有方面都要予以視為描述性而非限制本文所述的發(fā)明。本發(fā)明的范疇因此由所附的權(quán)利要求書而非前述說明予以指明，并且意欲將權(quán)利要求書的均等意義及范圍內(nèi)的所有變更都包含于其中。
【權(quán)利要求】
1.一種用于接合半導(dǎo)體表面的方法，其包含: 提供具有第一接合區(qū)的第一襯底，其中，該接合區(qū)包含為多孔化表面的第一接合表面； 提供具備具有第二接合表面的第二接合區(qū)的第二襯底； 于高溫通過施加壓力對齊并且接合該第一接合表面與該第二接合表面。
2.根據(jù)權(quán)利要求1所述的方法，其中，該多孔化表面包含如硅、鍺或硅鍺的材料。
3.根據(jù)權(quán)利要求1所述的方法，其包含在該第一接合區(qū)中形成該多孔化表面，其中，形成該多孔化表面包含染色蝕刻或陽極化。
4.根據(jù)權(quán)利要求1所述的方法，其進一步包含在該多孔化表面上方形成金屬層。
5.根據(jù)權(quán)利要求1所述的方法，其進一步包含在該第二接觸區(qū)上方形成金屬層以形成該第二接觸表面。
6.根據(jù)權(quán)利要求1所述的方法，其進一步包含在該第一接合表面上方形成第一金屬層以及在該第二接合表面上方形成第二金屬層。
7.根據(jù)權(quán)利要求4所述的方法，其中，該金屬層包含鈦T1、銅Cu或鋁Al。
8.根據(jù)權(quán)利要求5所述的方法，其中，該金屬層包含燒結(jié)金屬或金屬納米線。
9.根據(jù)權(quán)利要求8所述的方法，其中，該燒結(jié)金屬或金屬納米線由鈦T1、銅Cu、鋁Al構(gòu)成。
10.根據(jù)權(quán)利要求1所述的方法，其進一步包含位于該第一接合表面上方的SAM層。
11.根據(jù)權(quán)利要求1所述的方法，其進一步包含位于該第二接合表面上方的SAM層。
12.根據(jù)權(quán)利要求1所述的方法，其進一步包含位于該第一接合表面上方的吸氣層。
13.根據(jù)權(quán)利要求1所述的方法，其進一步包含位于該第二接合表面上方的吸氣層。
14.根據(jù)權(quán)利要求1所述的方法，其中，所述接合表面的接合包含共晶接合或熱壓接八口 ο
15.—種在制造MEMS結(jié)構(gòu)時用于接合半導(dǎo)體表面的方法，其包含: 提供具有第一裝置與第一接合區(qū)的第一半導(dǎo)體表面； 提供具有第二裝置與第二接合區(qū)的第二半導(dǎo)體表面； 在該第一接合表面或該第二接合表面上提供多孔化表面；以及 于高溫通過施加壓力對齊并且接合該第一接合表面與該第二接合表面。
16.根據(jù)權(quán)利要求15所述的方法，其中，該多孔化表面包含如硅、鍺或硅鍺的材料。
17.根據(jù)權(quán)利要求15所述的方法，其中，提供該多孔化表面包含通過染色蝕刻或陽極化工藝形成該多孔化表面。
18.根據(jù)權(quán)利要求15所述的方法，其進一步包含在該多孔化表面上方提供金屬層。
19.根據(jù)權(quán)利要求15所述的方法，其進一步包含在非多孔化表面上方提供金屬層。
20.根據(jù)權(quán)利要求15所述的方法，其進一步包含在該第一接合表面上方提供第一金屬層以及在該第二接合表面上方提供第二金屬層。
21.根據(jù)權(quán)利要求18所述的方法，其中，該金屬層包含鈦T1、銅Cu或鋁Al。
22.根據(jù)權(quán)利要求19所述的方法，其中，該金屬層包含燒結(jié)金屬或金屬納米線。
23.根據(jù)權(quán)利要求22所述的方法，其中，該燒結(jié)金屬或金屬納米線包含鈦T1、銅Cu、鋁Al。
24.根據(jù)權(quán)利要求15所述的方法，其中，所述接合表面的該接合包含共晶接合或熱壓接合。
25.一種制造MEMS結(jié)構(gòu)的方法，其包含: 在第一半導(dǎo)體表面上形成MEMS裝置及具有多孔化表面的第一接合區(qū)并且將該第一半導(dǎo)體表面接合至具有第二接合區(qū)的第二半導(dǎo)體表面以形成MEMS結(jié)構(gòu)。
【文檔編號】H01L21/50GK103569948SQ201310319903
【公開日】2014年2月12日 申請日期:2013年7月26日 優(yōu)先權(quán)日:2012年7月27日
【發(fā)明者】R·K·科特蘭卡, R·庫馬爾, P·奇拉亞瑞卡帝維度?？ɡとR, H·林, P·耶勒漢卡 申請人:新加坡商格羅方德半導(dǎo)體私人有限公司