專利名稱：芯片堆棧封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)，且尤其涉及一種堆棧封裝結(jié)構(gòu)及其制造 方法。
背景技術(shù)：
隨著電子產(chǎn)品功能與應(yīng)用的需求的急遽增加，封裝技術(shù)也朝著高密度微 小化、單芯片封裝到多芯片封裝、二維尺度到三維尺度的方向發(fā)展。其中系統(tǒng)化封裝技術(shù)(System In Package)—種可整合不同電路功能芯片的較佳方法， 利用表面粘著(Surface Mount Technology; SMT)工藝將不同的芯片堆棧整合 于同一基板上，借以有效縮減封裝面積。具有體積小、高頻、高速、生產(chǎn)周期 短與低成本的優(yōu)點(diǎn)。請(qǐng)參照?qǐng)D4，圖4為根據(jù)一現(xiàn)有的芯片堆棧封裝結(jié)構(gòu)400所繪示的結(jié)構(gòu)剖 面圖。芯片堆棧封裝結(jié)構(gòu)400包括基板410、第一芯片420、第二芯片430以 及多條打線440和450。其中第一芯片420固設(shè)于基材410之上，并通過(guò)打線 440與基材410電性連接。第二芯片430堆棧于第一芯片420之上，且通過(guò)打 線450與基板410電性連接。然而，由于迭設(shè)于上層的芯片，例如第二芯片430，必須遷就下層芯片(第 一芯片420)的打線(打線440)配置，因此上層芯片(第二芯片430)尺寸必須小 于下層芯片。因此也限制了芯片堆棧的數(shù)量與彈性。又因?yàn)樯蠈有酒某叽巛^ 小，必須延長(zhǎng)打450的配線長(zhǎng)度并擴(kuò)大其線弧，方能使其與基材410電性連接。 當(dāng)后續(xù)進(jìn)行壓模工藝時(shí)，該些被延長(zhǎng)的打線容易受到?jīng)_移，而出現(xiàn)短路的現(xiàn)象， 影響工藝良率。請(qǐng)參照?qǐng)D5，圖5為根據(jù)另一種芯片堆棧封裝結(jié)構(gòu)500所繪示的結(jié)構(gòu)剖面 圖。芯片堆棧封裝結(jié)構(gòu)500包括基板510、第一芯片520、第二芯片530、多 條打線540和550以及位于第一芯片520和第二芯片530的間的虛擬芯片560。 其中第一芯片520迭設(shè)于基板510上，并通過(guò)打線540使第一焊墊570與基材510電性連接;虛擬芯片560迭設(shè)于第一芯片520之上;第二芯片則迭設(shè)于虛擬 芯片560之上，并通過(guò)打線550使第二焊墊580與基材510電性連接。通過(guò)尺 寸小于第一芯片520的虛擬芯片560的設(shè)置，不僅可在第一芯片520和第二芯 片530之間，提供足夠的布線空間與線弧高度，以容納打線540，而且不會(huì)限 制上層芯片(第二芯片530)的堆棧尺寸。因此第二芯片530的尺寸實(shí)質(zhì)等于第 一芯片520的尺寸。然而虛擬芯片的設(shè)置，不僅會(huì)增加芯片堆棧的厚度，且徒增工藝成本，更 限制了裝結(jié)構(gòu)微小化與高密度的趨勢(shì)。因此，有需要提供一種良率高、工藝低廉且不會(huì)限制封裝密度的芯片堆棧 封裝結(jié)構(gòu)。發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種芯片堆棧封裝結(jié)構(gòu)包以解決現(xiàn)有 技術(shù)技術(shù)中電性連接上層芯片與基材的打線配線長(zhǎng)度過(guò)長(zhǎng)以及線弧過(guò)大的問(wèn) 題，從而解決現(xiàn)有技術(shù)芯片堆棧封裝結(jié)構(gòu)良率封及封裝密度不高的問(wèn)題。為實(shí)現(xiàn)上述目的，該芯片堆棧封裝結(jié)構(gòu)包括基材、第一芯片、線路基板、第二芯片以及封膠樹(shù)脂(molding compound)。其中該基材具有第一表面與相對(duì) 的第二表面，且第一芯片位于基材的第一表面，第一芯片具有第一主動(dòng)面與相 對(duì)的第一晶背，第一主動(dòng)面面對(duì)基材，并與基材以倒裝焊封裝接合方式電性連 接。位于第一晶背上的線路基板包括配置于第一晶背上的介電層，以及形成于 介電層上的圖案化線路層，并通過(guò)打線使圖案化線路層與基材電性連結(jié)。第二 芯片位于圖案化線路層上，具有第二主動(dòng)面以及配置于第二主動(dòng)面上的至少一 個(gè)第二焊墊，其中第二焊墊與圖案化線路層電性連接，再經(jīng)由打線與基材電性 連接。封膠樹(shù)脂則填充于基材、第一芯片、線路基板及第二芯片之間，最后再 于基材的第二表面形成多個(gè)外部端子，這些外部端子較佳可以是，例如錫球。 通過(guò)這些外部端子，得以使芯片堆棧封裝結(jié)構(gòu)電性連接至其它外部電路。本發(fā)明的又一目的在提供一種芯片堆棧封裝結(jié)構(gòu)的制造方法，以解決現(xiàn)有 技術(shù)技術(shù)中電性連接上層芯片與基材的打線配線長(zhǎng)度過(guò)長(zhǎng)以及線弧過(guò)大的問(wèn) 題，從而解決現(xiàn)有技術(shù)芯片堆棧封裝結(jié)構(gòu)良率封及封裝密度不高的問(wèn)題。為實(shí)現(xiàn)上述目的，該芯片堆棧封裝結(jié)構(gòu)的制造方法，包括下述步驟首先提供一基材，其中該基材具有第一表面與相對(duì)的第二表面，于基材的第一表面 配置第一芯片，使第一芯片面對(duì)基材的第一主動(dòng)面與基材以倒裝焊封裝方式電 性連接。接著，于第一芯片相對(duì)于第一主動(dòng)面的第一晶背上形成線路基板，使 線路基板包括位于晶背上的介電層，以及形成于介電層上的圖案化線路層，其 中圖案化線路層包括至少一條導(dǎo)線，與欲堆棧于圖案化線路層上的第二芯片的 至少一個(gè)第二焊墊電性匹配。然后，形成至少一條打線，借以電性連結(jié)圖案化 線路層與基材。再于圖案化線路層之上配置第二芯片，并使第二芯片的焊墊電 性連接至圖案化線路層的導(dǎo)線，再經(jīng)由打線與基材電性連接。接著，使用封膠 體封裝基材、第一芯片、線路基板及第二芯片，最后再于基材的第二表面形成 多個(gè)外部端子，這些外部端子較佳可以是，例如錫球。通過(guò)這些外部端子，得 以使芯片堆棧封裝結(jié)構(gòu)電性連接至其它外部電路。
根據(jù)以上所述的實(shí)施例，本發(fā)明的技術(shù)特征在倒裝焊封裝堆棧的下層芯片 的晶背上，形成一個(gè)圖案化線路層，使圖案化線路層的布線和后續(xù)堆棧于其上 的上層芯片的焊墊電性匹配。接著，再將上層芯片倒裝焊封裝堆棧于圖案化線 路層上。通過(guò)圖案化線路層的布線，將上層芯片的焊墊的打線位置重新分配， 使其分散至上層芯片的邊緣，再通過(guò)打線使圖案化線路層與基材電性連接。借 此，解決現(xiàn)有技術(shù)中，電性連接上層芯片與基材的打線配線長(zhǎng)度過(guò)長(zhǎng)以及線弧 過(guò)大的問(wèn)題。
因此，通過(guò)本發(fā)明所提供的技術(shù)優(yōu)勢(shì)，可以解決現(xiàn)有芯片堆棧封裝結(jié)構(gòu)良 率封及封裝密度不高的問(wèn)題。


為讓本發(fā)明之上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附 附圖的詳細(xì)說(shuō)明如下
圖1為根據(jù)本發(fā)明的第一較佳實(shí)施例所繪示的芯片堆棧封裝結(jié)構(gòu)ioo的剖 面示意圖2為根據(jù)本發(fā)明的第二較佳實(shí)施例所繪示的芯片堆棧封裝結(jié)構(gòu)200的剖 面示意圖3為根據(jù)本發(fā)明的第三較佳實(shí)施例所繪示的芯片堆棧封裝結(jié)構(gòu)300的剖 面示意圖；圖4為根據(jù)一習(xí)知的芯片堆棧封裝結(jié)構(gòu)400所繪示的結(jié)構(gòu)剖面圖; 圖5為根據(jù)另一種芯片堆棧封裝結(jié)構(gòu)500所繪示的結(jié)構(gòu)剖面圖。g巾，附圖標(biāo)記100:芯片堆棧封裝結(jié)構(gòu)101:基材102:第一芯片跳第一主動(dòng)面104:第一晶背105:圖案化線路層105a:導(dǎo)線105b:導(dǎo)線跳打線107:第二芯片跳第二主動(dòng)面109:第二焊墊110:凸塊111:外部連接端子113:凸塊114:底膠115:第一焊墊116:基材第一表面117:基材第二表面120:封膠樹(shù)脂123:線路基板200:芯片堆棧封裝結(jié)構(gòu)201:基材202:第一芯片203:第一主動(dòng)面204:第一晶背205:圖案化線路層205a:導(dǎo)線205b:導(dǎo)線206:打線207:第二芯片208:第二主動(dòng)面209:焊墊210:凸塊211:外部連接端子213:凸塊214:底膠215:焊墊216:散熱鰭片217:貫穿開(kāi)口218:基材第一表面219:基材第二表面220:封膠樹(shù)脂223:線路基板300:芯片堆棧封裝結(jié)構(gòu)301:基材302:第一芯片303:第一主動(dòng)面304:第一晶背305:圖案化線路層305a:導(dǎo)線305b:導(dǎo)線306:打線307:第二芯片308:第二主動(dòng)面
309:焊墊310:凸塊
311:外部連接端子313:凸塊
314:底膠315:焊墊
316:基材第一表面317:貫穿開(kāi)口
318:打線319:基材第二表面
320:封膠樹(shù)脂323:線路基板
條芯片堆棧封裝結(jié)構(gòu)410:基板
420:第一芯片430:第一心片
440:打線450:打線
510:基板520:第一心片
530:第二芯片540:打線
550:打線560:虛擬芯片
570:焊墊580:焊墊
具體實(shí)施例方式
為讓本發(fā)明之上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，特提 供數(shù)種芯片堆棧封裝結(jié)構(gòu)作為較佳實(shí)施例來(lái)進(jìn)一步說(shuō)明。
請(qǐng)參照?qǐng)D1，圖1為根據(jù)本發(fā)明的第一較佳實(shí)施例所繪示的芯片堆棧封裝
結(jié)構(gòu)100的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)100包括基材101第一芯片102、線路基板123、 第二芯片107以及封膠樹(shù)脂120。
首先提供一基材101，該基材具有一第一表面116以及相對(duì)的第二表面 117。在本發(fā)明的較佳實(shí)施例之中，基材IOI由導(dǎo)線架(Lead Frame)、印刷電 路板(Printing Circuit Board)或晶粒承載器(Carrier)所構(gòu)成。而在本實(shí)施 例之中，基材101為一印刷電路板，其材質(zhì)例如是BT或者是FR4電路板或者 是其它軟性電路板。
接著將第一芯片102倒裝焊封裝接合于基材101的第一表面，使第一芯片 102面對(duì)基材101的第一主動(dòng)面103與基材101電性連接。在本實(shí)施例之中， 第一芯片102另具有與第一主動(dòng)面103相對(duì)的第一晶背104，且第一主動(dòng)面103具有多個(gè)第一焊墊115，并通過(guò)多個(gè)凸塊113，將這些第一焊墊115與基材101 電性連接。另外，在將第一芯片102迭設(shè)于基材101的第一表面之后，還包括 使用一底膠114將凸塊包覆，并借以將第一主動(dòng)面103固定于基材101的第一 表面118。
接著，于第一芯片102的第一晶背104上形成一線路基板123。其中線路 基板123包括位于第一晶背104上的介電層120，以及形成于介電層120上的 圖案化線路層105，并通過(guò)至少一條打線106使圖案化線路層105與基材101 電性連結(jié)。其中圖案化線路層105為一重布線路層(Redistribution-Layer， RDL)，且圖案化線路層105包括多條導(dǎo)線，例如導(dǎo)線105a和105b，每一條導(dǎo) 線(例如導(dǎo)線105a)的一端，設(shè)計(jì)用來(lái)與即將迭設(shè)于圖案化線路層105上的第 二芯片107中的一第二焊墊109電性匹配，另一端則往第一晶背104的其它位 置延伸，例如往晶背的邊緣延伸。
然后，將第二芯片107以倒裝焊封裝接合方式電性連接于圖案化線路層 105。第二芯片107具有第二主動(dòng)面108以及配置于第二主動(dòng)面108上的第二 焊墊109，其中每一個(gè)第二焊墊109通過(guò)錫球或?qū)щ娡箟K110，與圖案化線路 層105的導(dǎo)線105a或105b電性連接。在其它實(shí)施例之中，圖案化線路層105 可以配合不同芯片的焊墊配置改變配線圖案。
之后，使用封膠樹(shù)脂120來(lái)封裝基材101、第一芯片102、線路基板223 及第二芯片107，使封膠樹(shù)脂120填充于基材101、第一芯片102、線路基板 223及第二芯片107之間。最后再于基材101的第二表面117形成多個(gè)外部連 接端子lll，這些外部端子lll較佳可以是，例如錫球。通過(guò)這些外部連接端 子111，得以使芯片堆桟封裝結(jié)構(gòu)100電性連接至其它外部電路。
由于第二芯片107的至少一第二焊墊109會(huì)與圖案化線路層105的其中一 條導(dǎo)線，例如導(dǎo)線105a或105b電性匹配，因此，當(dāng)具有與第一芯片102相同 尺寸的第二芯片107與第一芯片102相互堆棧時(shí)，圖案化線路層105的導(dǎo)線可 以將原來(lái)靠近第二芯片107中心的第二焊墊109重新布線，使其分散至第二芯 片107的其它位置，例如分散至第二芯片107的邊緣，再經(jīng)由打線106使第二 焊墊109與基材IOI電性連結(jié)。
請(qǐng)參照?qǐng)D2，圖2為根據(jù)本發(fā)明的第二較佳實(shí)施例所繪示的芯片堆棧封裝 結(jié)構(gòu)200的剖面示意圖。芯片堆棧封裝結(jié)構(gòu)200包括基材201 、第一芯片202 、線路基板223、 第二芯片207，封膠樹(shù)脂220。
首先提供基材201，且該基材201具有第一表面218以及相對(duì)于第一表面 218的第二表面219。在本發(fā)明的較佳實(shí)施例之中，基材201較佳由導(dǎo)線架、 印刷電路板或晶粒承載器所構(gòu)成。而在本實(shí)施例之中，基材201為一晶粒承載 器，其材質(zhì)例如是BT或者是FR4電路板或者是其它軟性電路板。
接著在基材201上形成一個(gè)貫穿開(kāi)口 217。再將第一芯片202倒裝焊封裝 接合于基材201的第一表面218，使第一芯片202面對(duì)基材201的第一主動(dòng)面 203與基材201電性連接。在本實(shí)施例中，第一芯片202另具有與第一主動(dòng)面 203相對(duì)的第一晶背204，且第一主動(dòng)面203具有多個(gè)第一焊墊215，而這些 第一焊墊215則通過(guò)多個(gè)凸塊213與基材201電性連接。另外，在本實(shí)施例之 中，在將第一芯片202倒裝焊封裝接合于基材201的第一表面218后，還包括 使用底膠214將多個(gè)凸塊213包覆，并借以將第一主動(dòng)面203固定于基材201 的第一表面218上。
由于有一部分的第一主動(dòng)面203，會(huì)通過(guò)基材201的貫穿開(kāi)口 217暴露出 來(lái)。因此在本實(shí)施例之中，還包括在第一主動(dòng)面203上形成一個(gè)散熱鰭片216, 使其并經(jīng)由該貫穿開(kāi)口 217向外延伸，借此增加芯片堆棧封裝結(jié)構(gòu)200的散熱 效果。
然后，于第一芯片202的第一晶背204上形成一線路基板223。其中線路 基板223包括位于第一晶背204上的介電層220，以及形成于介電層220上的 圖案化線路層205，并通過(guò)至少一條打線206使圖案化線路層205與基材電性 連結(jié)。其中圖案化線路層205 —重布線路層。且圖案化線路層205包括多條導(dǎo) 線，例如導(dǎo)線205a和205b，且每一條導(dǎo)線(例如導(dǎo)線205a)的一端，設(shè)計(jì)用來(lái) 與即將迭設(shè)于圖案化線路層205上的第二芯片207其中的一個(gè)第二焊墊209 電性匹配，另一端則往第一晶背204的其它位置延伸，例如往第一晶背204 的邊緣延伸。
再將第二芯片207以倒裝焊封裝接合方式電性連接于圖案化線路層205。 第二芯片207具有第二主動(dòng)面208以及配置于第二主動(dòng)面208上的第二焊墊 209，其中至少一個(gè)第二焊墊209通過(guò)錫球或?qū)щ娡箟K210與圖案化線路層205 的導(dǎo)線205a或205b電性連接。在其它實(shí)施例之中，圖案化線路層205可以配合不同芯片的焊墊配置改變配線圖案。
之后，使用封膠樹(shù)脂220來(lái)封裝基材201、第一芯片202、線路基板223 及第二芯片207，使封膠樹(shù)脂220填充于基材201、第一芯片202、線路基板 223及第二芯片207之間。最后再于基材201的第二表面219形成多個(gè)外部端 子211，這些外部端子較佳可以是，例如錫球。通過(guò)這些外部端子211，得以 使芯片堆棧封裝結(jié)構(gòu)200電性連接至其它外部電路。
由于第二芯片207的至少一個(gè)第二焊墊209會(huì)與圖案化線路層205的其中 一條導(dǎo)線，例如導(dǎo)線205a或205b電性匹配，因此，當(dāng)具有與第一芯片202 相同尺寸的第二芯片207與第一芯片202相互堆棧時(shí)，圖案化線路層205的導(dǎo) 線可以將原來(lái)靠近第二芯片207中心的第二焊墊209重新布線，使其分散至第 二芯片207的其它位置，例如分散至第二芯片207的邊緣，再經(jīng)由打線206 使第二焊墊209與基材201電性連結(jié)。
請(qǐng)參照?qǐng)D3，圖3根據(jù)本發(fā)明的第三較佳實(shí)施例所繪示的芯片堆棧封裝結(jié) 構(gòu)300的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)300，包括基材301、第一芯片302 、線路基板323、 第二芯片307、封膠樹(shù)脂320。
首先提供基材301，使基材301具有一第一表面316以及相對(duì)的第二表面 319。在本實(shí)施例之中，基材301較佳由導(dǎo)線架、印刷電路板或晶粒承載器所 構(gòu)成。而在本實(shí)施例之中，基材301—晶粒承載器，其材質(zhì)例如是BT或者是 FR4電路板或者是其它軟性電路板。
接著在基材301上形成一個(gè)貫穿開(kāi)口 317。再將第一芯片302倒裝焊封裝 接合于基材301的第一表面316，使第一芯片302面對(duì)基材301的第一主動(dòng)面 303與基材301電性連接。
在本實(shí)施例之中，第一主動(dòng)面303還具有與第一主動(dòng)面303相對(duì)的第一晶 背304，且一部分的第一主動(dòng)面303通過(guò)基材301的貫穿開(kāi)口 317暴露出來(lái)。 第一芯片302具有多個(gè)第一焊墊309第一焊墊309，位于第一主動(dòng)面303由貫 穿開(kāi)口 317暴露出來(lái)的區(qū)域中。而這些第一焊墊309第一焊墊309則通過(guò)穿過(guò) 貫穿開(kāi)口317的打線318，與基材301電性連接。
然后，于第一芯片302的第一晶背304上形成一線路基板323。其中線路 基板323包括位于第一晶背304上的介電層320，以及形成于介電層320上的圖案化線路層305，并通過(guò)至少一條打線306使圖案化線路層305與基材301 電性連結(jié)。其中圖案化線路層305為一重布線路層。且圖案化線路層305包括 多條導(dǎo)線，例如導(dǎo)線305a和305b，且每一條導(dǎo)線(例如導(dǎo)線305a)的一端設(shè)計(jì) 用來(lái)與即將迭設(shè)于圖案化線路層305上的第二芯片307中的一個(gè)第二焊墊309 電性匹配，另一端則往第一晶背304的其它位置例如是第一晶背邊緣延伸。
再將第二芯片307以倒裝焊封裝接合方式電性連接于圖案化線路層305。 第二芯片307具有第二主動(dòng)面308以及配置于第二主動(dòng)面308上的第二焊墊 309，其中至少一個(gè)第二焊墊309通過(guò)錫球或?qū)щ娡箟K310與圖案化線路層305 的導(dǎo)線305a或305b電性連接。在其它實(shí)施例之中，圖案化線路層305可以配 合不同芯片的焊墊配置改變配線圖案。之后，使用封膠樹(shù)脂320來(lái)封裝基材 301、第一芯片302、線路基板323及第二芯片307，使封膠樹(shù)脂320填充于基 材301、第一芯片302、線路基板323及第二芯片307之間，最后再于基材301 的第二表面319形成多個(gè)外部端子311，這些外部端子較佳可以是，例如錫球。 并通過(guò)這些外部端子311，芯片堆棧封裝結(jié)構(gòu)300可以電性連接至其它外部電 路。
由于第二芯片307的每一個(gè)第二焊墊309會(huì)與圖案化線路層305的其中一 條導(dǎo)線，例如導(dǎo)線305a或305b匹配，因此當(dāng)具有與第一芯片302相同尺寸的 第二芯片307與第一芯片102相互堆棧時(shí)，圖案化線路層305的導(dǎo)線可以將原 來(lái)靠近第二芯片307中心的第二焊墊309重新布線，使其分散至第二芯片307 的其它位置，例如分散至第二芯片307的邊緣，再經(jīng)由打線306使第二焊墊 309與基材電性連結(jié)。
借此不僅縮短用來(lái)電性連結(jié)上層芯片與基材之間的打線長(zhǎng)度及線弧，還可 以配合不同上層芯片的焊墊設(shè)計(jì)來(lái)改電圖案化線路層中的布線，以提高堆棧封 裝的工藝彈性。由于無(wú)需使用虛擬芯片，還可大幅降低堆棧厚度度及工藝成本， 同時(shí)提高封裝密度。
根據(jù)以上所述的實(shí)施例，本發(fā)明的技術(shù)特征是在倒裝焊封裝堆棧的下層芯 片的晶背上，形成一個(gè)具有圖案化線路層的線路基板，使圖案化線路層的布線 和后續(xù)堆棧于其上的上層芯片的焊墊匹配。接著，再將上層芯片倒裝焊封裝堆 棧于圖案化線路層上。通過(guò)圖案化線路層的布線，將上層芯片的焊墊的打線位 置重新分配，使其分散至上層芯片的邊緣，再通過(guò)打線使圖案化線路層與基材電性連接。
因此，通過(guò)本發(fā)明所提供的技術(shù)優(yōu)勢(shì)，可以解決現(xiàn)有積水撒的芯片堆棧封 裝結(jié)構(gòu)良率封及封裝密度不高的問(wèn)題。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的普通技術(shù)人員當(dāng)可根據(jù)本發(fā)明做出各種相應(yīng)的改變和變 形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種芯片堆棧封裝結(jié)構(gòu)，其特征在于，包括一基材，該基材具有一第一表面與相對(duì)的第二表面；一第一芯片，位于該基材的第一表面，該第一芯片具有一第一主動(dòng)面與一相對(duì)的第一第一晶背與至少一第一焊墊，其中該第一主動(dòng)面面對(duì)該基材，并且該第一焊墊與該基材電性連接；一線路基板，位于該第一晶背上，該線路基板包括一介電層，配置于第一晶背上；以及一圖案化線路層，形成于該介電層上，并通過(guò)一打線與該基材電性連結(jié)；一第二芯片，位于該圖案化線路層上，具有一第二主動(dòng)面，以及配置于該第二主動(dòng)面上的至少一第二焊墊，其中該第二焊墊與該圖案化線路層電性連接，再經(jīng)由該打線與該基材電性連接；以及一封膠樹(shù)脂，填充于該基材、該第一芯片、該線路基板及該第二芯片之間。
2. 根據(jù)權(quán)利要求1所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第一主動(dòng)面具 有多個(gè)第一焊墊，并通過(guò)多個(gè)凸塊，將該些第一焊墊電性連接于該基材。
3. 根據(jù)權(quán)利要求2所述的堆棧封裝結(jié)構(gòu)，其特征在于，該基材具有一貫 穿開(kāi)口，將該第一芯片的部分的該第一主動(dòng)面暴露出來(lái)，且該第一主動(dòng)面上配 置有一散熱鰭片，并經(jīng)由該貫穿開(kāi)口向外延伸。
4. 根據(jù)權(quán)利要求1所述的堆棧封裝結(jié)構(gòu)，其特征在于，該基材具有一貫 穿開(kāi)口，將該第一芯片的部分的該第一主動(dòng)面暴露出來(lái)，且該第一主動(dòng)面具有 多個(gè)第一悍墊，并通過(guò)穿過(guò)該貫穿開(kāi)口的至少一打線電性連接至該基材。
5. 根據(jù)權(quán)利要求1所述的堆棧封裝結(jié)構(gòu)，其特征在于，該圖案化線路層 包括多條導(dǎo)線，且每一該些導(dǎo)線的一端，與該些第二焊墊的一者匹配并電性連 接，另一端則往該介電層的邊緣延伸。
6. —種芯片堆棧封裝結(jié)構(gòu)的制造方法，其特征在于，包括 提供一基材，該基材具有一第一表面與相對(duì)的第二表面； 于該基材的第一表面配置一第一芯片，使該第一芯片面對(duì)該基材的一第一主動(dòng)面與該基材電性連接；于該第一芯片相對(duì)于該第一主動(dòng)面的一第一晶背上形成一線路基板，該線路基板包括位于該晶背上的一介電層，以及形成于該介電層上的一圖案化線路層，該圖案化線路層包括至少一導(dǎo)線，與欲堆棧于該圖案化線路層上的一第二芯片的至少一第二焊墊電性匹配；形成至少一打線，借以電性連結(jié)該圖案化線路層與該基材； 于該圖案化線路層上配置該第二芯片，并使該第二焊墊電性連接該導(dǎo)線，再經(jīng)由該打線與該基材電性連接；以及使用一封膠體封裝該基材、該第一芯片、該線路基板及該第二芯片。
7. 根據(jù)權(quán)利要求6所述的堆棧封裝結(jié)構(gòu)的制造方法，其特征在于，于該 基材之上配置該第一芯片的步驟，包括形成多個(gè)凸塊,將位于該第一主動(dòng)面的多個(gè)第一焊墊，電性連接于該基材;以及采用一底膠包覆于該些凸塊。
8. 根據(jù)權(quán)利要求6所述的堆棧封裝結(jié)構(gòu)的制造方法，其特征在于，提供 該基材的歩驟還包括于該基材中形成一貫穿開(kāi)口，用以將一部分的該第一主 動(dòng)面暴露出來(lái)。
9. 根據(jù)權(quán)利要求8所述的堆棧封裝結(jié)構(gòu)的制造方法，其特征在于，于該 基材之上配置該第一芯片的步驟包括形成多個(gè)凸塊，將位于該第一主動(dòng)面的多個(gè)第一焊墊，電性連接于該基材; 采用一底膠包覆于該些凸塊以及于該第一主動(dòng)面上配置一散熱鰭片，并經(jīng)由該貫穿幵口向外延伸。
10. 根據(jù)權(quán)利要求8所述的堆棧封裝結(jié)構(gòu)的制造方法，其特征在于，于該 基材之上配置該第一芯片的步驟包括將該第一芯片固設(shè)于該基材的第一表面，并使位于該第一主動(dòng)面的多個(gè)第 一焊墊，由該貫穿開(kāi)口暴露出來(lái)；以及在至少一第一焊墊上形成至少一打線，穿過(guò)該貫穿開(kāi)口，以電性連接至該 基材。
全文摘要
本發(fā)明提供一種芯片堆棧封裝結(jié)構(gòu)及其制造方法，該封裝結(jié)構(gòu)包括基材、第一芯片、線路基板以及第二芯片。其中該基材具有第一表面與相對(duì)的第二表面，且第一芯片位于基材的第一表面，第一芯片具有第一主動(dòng)面與相對(duì)的第一晶背，并與基材以倒裝焊封裝接合方式電性連接。形成于第一晶背上的線路基板，包括配置于第一晶背上的介電層，以及形成于介電層上的圖案化線路層，并通過(guò)打線使圖案化線路層與基材電性連結(jié)。第二芯片位于圖案化線路層上，具有第二主動(dòng)面以及配置于第二主動(dòng)面上的至少一個(gè)第二焊墊，其中焊墊與圖案化線路層電性連接，再經(jīng)由打線與基材電性連接。
文檔編號(hào)H01L25/00GK101315920SQ200710105829
公開(kāi)日2008年12月3日 申請(qǐng)日期2007年5月30日 優(yōu)先權(quán)日2007年5月30日
發(fā)明者周世文, 林峻瑩, 潘玉堂 申請(qǐng)人:南茂科技股份有限公司