無芯層封裝結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明涉及一種無芯層封裝結(jié)構(gòu)，其包括一個(gè)封裝基板、形成于封裝基板上的封裝膠體、芯片及多個(gè)電性接觸墊。封裝基板包括靠近封裝膠體的介電層及埋于介電層內(nèi)的第一內(nèi)層導(dǎo)電線路圖形。封裝膠體包覆芯片。芯片與封裝基板電性相連。多個(gè)電性接觸墊從封裝膠體遠(yuǎn)離封裝基板側(cè)露出，且圍繞芯片設(shè)置。每個(gè)電性接觸墊均通過一個(gè)貫穿封裝膠體的第一導(dǎo)電柱與第一內(nèi)層導(dǎo)電線路圖形相連。每個(gè)第一導(dǎo)電柱靠近第一內(nèi)層導(dǎo)電線路圖形的端部收容于介電層中，且每一個(gè)第一導(dǎo)電柱的平行于封裝基板的截面從電性接觸墊側(cè)至第一內(nèi)層導(dǎo)電線路圖形側(cè)逐漸增大。本發(fā)明還涉及無芯層封裝結(jié)構(gòu)的制作方法。
【專利說明】無芯層封裝結(jié)構(gòu)及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體封裝制作【技術(shù)領(lǐng)域】，尤其涉及一種無芯層封裝結(jié)構(gòu)及其制造方 法。

【背景技術(shù)】
[0002] 隨著對(duì)智能移動(dòng)設(shè)備的需求的日益增加，在封裝【技術(shù)領(lǐng)域】，對(duì)封裝產(chǎn)品輕薄化的 要求也更為迫切。為使最終成型的產(chǎn)品能夠更加輕薄短小，以適用于逐漸輕薄化的移動(dòng)電 子設(shè)備，普遍采用的做法是將芯片內(nèi)埋在核層（core)中。但是，為使芯片埋入核層，需要將 核層制作的足夠厚或是將內(nèi)埋的芯片制作的足夠薄。因此，兩者均不利于實(shí)現(xiàn)最終成型產(chǎn) 品的輕薄化。


【發(fā)明內(nèi)容】

[0003] 有鑒于此，有必要提供一種克服上述問題的無芯層封裝結(jié)構(gòu)及其制造方法。
[0004] 一種無芯層封裝結(jié)構(gòu)的制作方法，包括步驟：提供一個(gè)承載基板，所述承載基板包 括多個(gè)基本單元，每一基本單元均具有一個(gè)產(chǎn)品區(qū)及圍繞所述產(chǎn)品區(qū)的周邊區(qū)，所述承載 基板從上至下依次包括蝕刻截止層及第一銅箔層；在每個(gè)產(chǎn)品區(qū)均移除部分第一銅箔層， 以在每個(gè)產(chǎn)品區(qū)均形成一個(gè)凹槽，露出部分所述蝕刻截止層；在每個(gè)產(chǎn)品區(qū)圍繞所述凹槽 的第一銅箔層上均形成多個(gè)電性接觸墊；在從每個(gè)所述凹槽露出的部分蝕刻截止層上用粘 晶膠體粘結(jié)一個(gè)芯片，所述芯片遠(yuǎn)離所述蝕刻截止層側(cè)具有多個(gè)電極墊；在每個(gè)產(chǎn)品區(qū)的 第一銅箔層側(cè)均形成一個(gè)封裝膠體，每個(gè)所述封裝膠體均包覆相應(yīng)的芯片、粘晶膠體及相 應(yīng)的多個(gè)電性接觸墊，并覆蓋從所述芯片與所述電性接觸墊之間的間隙露出的第一銅箔層 及蝕刻截止層；在所述封裝膠體遠(yuǎn)離所述承載基板側(cè)形成一個(gè)封裝基板，所述封裝基板包 括一個(gè)介電層及埋于所述介電層中的多個(gè)第一內(nèi)層導(dǎo)電線路圖形，多個(gè)第一內(nèi)層導(dǎo)電線路 圖形與多個(gè)封裝膠體一一對(duì)應(yīng)，每個(gè)所述第一內(nèi)層導(dǎo)電線路圖形均通過多個(gè)第一導(dǎo)電柱與 相應(yīng)的多個(gè)電性接觸墊相連，每個(gè)所述第一導(dǎo)電柱均貫穿相應(yīng)的封裝膠體，且每個(gè)所述第 一導(dǎo)電柱靠近相應(yīng)的第一內(nèi)層導(dǎo)電線路圖形的端部位于所述介電層中，每個(gè)第一導(dǎo)電柱的 平行于所述封裝基板的截面自所述電性接觸墊側(cè)至所述第一內(nèi)層導(dǎo)電線路圖形側(cè)逐漸增 大；移除所述蝕刻截止層及所述第一銅箔層，露出每個(gè)產(chǎn)品區(qū)的所述多個(gè)電性接觸墊、粘晶 膠體及封裝膠體；及切割移除每個(gè)所述基本單元的周邊區(qū)，得到多個(gè)無芯層封裝結(jié)構(gòu)。
[0005] -種無芯層封裝結(jié)構(gòu)，其包括一個(gè)封裝基板、形成于所述封裝基板上的封裝膠體、 芯片及多個(gè)電性接觸墊。所述封裝基板包括靠近所述封裝膠體的介電層及埋于所述介電層 內(nèi)的第一內(nèi)層導(dǎo)電線路圖形。所述封裝膠體包覆所述芯片。所述芯片與所述封裝基板電性 相連。所述多個(gè)電性接觸墊從所述封裝膠體遠(yuǎn)離所述封裝基板側(cè)露出，且圍繞所述芯片設(shè) 置。每個(gè)電性接觸墊均通過一個(gè)貫穿所述封裝膠體的第一導(dǎo)電柱與所述第一內(nèi)層導(dǎo)電線路 圖形電性相連。每個(gè)第一導(dǎo)電柱靠近所述第一內(nèi)層導(dǎo)電線路圖形的端部收容于所述介電層 中，且每個(gè)第一導(dǎo)電柱的平行于所述封裝基板的截面從所述電性接觸墊側(cè)至所述第一內(nèi)層 導(dǎo)電線路圖形側(cè)逐漸增大。
[0006] 本發(fā)明采用無芯層內(nèi)埋封裝的形式將芯片封裝于所述封裝基板的一側(cè)，免去了為 使芯片與所述核層厚度相適應(yīng)而帶來的困擾且可使封裝產(chǎn)品成型后的厚度減小。另外，本 發(fā)明所述無芯層封裝結(jié)構(gòu)采用普通的電路板材料及常規(guī)的生產(chǎn)設(shè)備便可以實(shí)現(xiàn)大規(guī)模的 生產(chǎn)，提高了生產(chǎn)效率，同時(shí)也降低了成本。

【專利附圖】

【附圖說明】
[0007] 圖1是本發(fā)明第一實(shí)施例所提供的承載基板的俯視圖。
[0008] 圖2是圖1所述的承載基板的一個(gè)基本單元的剖視圖。
[0009] 圖3是圖2所提供的承載基板的第一銅箔層側(cè)層壓具有開口的第一光致抗蝕層， 蝕刻露出的第一銅箔層后形成第一凹槽的剖視圖。
[0010] 圖4是從圖3中剝?nèi)サ谝还庵驴刮g層后的剖視圖。
[0011] 圖5是在圖4中的第一銅箔層上設(shè)置一層具有多個(gè)開口的電鍍阻擋層，并在從每 個(gè)開口露出的銅面上電鍍形成電性接觸墊后的剖視圖。
[0012] 圖6是從圖5中移除所述電鍍阻擋層后的剖視圖。
[0013] 圖7是在圖6所示的第一凹槽中貼裝芯片后的剖視圖。
[0014] 圖8是在圖7所述第一銅箔層側(cè)形成封裝膠體后的剖視圖。
[0015] 圖9是在圖8所述的封裝膠體側(cè)層壓第一覆銅基板后的剖視圖。
[0016] 圖10是在圖9的基礎(chǔ)上形成第一盲孔后的剖視圖。
[0017] 圖11是在圖10的基礎(chǔ)上形成第二盲孔后的剖視圖。
[0018] 圖12是在圖11的基礎(chǔ)上電鍍填孔并形成第一內(nèi)層導(dǎo)電線路圖形后的剖視圖。
[0019] 圖13是在圖12的基礎(chǔ)上層壓第二覆銅基板并形成第三盲孔后的剖視圖。
[0020] 圖14是在圖13的基礎(chǔ)上電鍍填孔并形成第二內(nèi)層導(dǎo)電線路圖形后的剖視圖。
[0021] 圖15是在圖14的基礎(chǔ)上層壓第三覆銅基板并形成第四盲孔后的剖視圖。
[0022] 圖16是在圖15的基礎(chǔ)上電鍍填孔并形成外層導(dǎo)電線路圖形后的剖視圖。
[0023] 圖17是在圖16的基礎(chǔ)上形成具有多個(gè)開口的防焊層后的剖視圖。
[0024] 圖18是在圖17的基礎(chǔ)上移除所述離型層后的剖視圖。
[0025] 圖19是在圖18的基礎(chǔ)上移除所述蝕刻截止層后的剖視圖。
[0026] 圖20是在圖19的基礎(chǔ)上移除所述第一銅箔層后的剖視圖。
[0027] 圖21是在圖20的基礎(chǔ)上切割并移除所述周邊區(qū)得到所述無芯層封裝結(jié)構(gòu)的剖視 圖。
[0028] 圖22是本發(fā)明第二實(shí)施例提供的在圖7的基礎(chǔ)上將兩個(gè)相同的基板壓合在一起 后的剖面圖。
[0029] 圖23是在圖22的基礎(chǔ)上完成圖8至圖16的步驟后將兩個(gè)相同的結(jié)構(gòu)分開的剖 面圖。
[0030] 主要元件符號(hào)說明

【權(quán)利要求】
1. 一種無芯層封裝結(jié)構(gòu)的制作方法，包括步驟： 提供一個(gè)承載基板，所述承載基板包括多個(gè)基本單元，每一基本單元均具有一個(gè)產(chǎn)品 區(qū)及圍繞所述產(chǎn)品區(qū)的周邊區(qū)，所述承載基板從上至下依次包括蝕刻截止層及第一銅箔 層； 在每個(gè)產(chǎn)品區(qū)均移除部分第一銅箔層，以在每個(gè)產(chǎn)品區(qū)均形成一個(gè)凹槽，露出部分所 述蝕刻截止層； 在每個(gè)產(chǎn)品區(qū)圍繞所述凹槽的第一銅箔層上均形成多個(gè)電性接觸墊； 在從每個(gè)所述凹槽露出的部分蝕刻截止層上用粘晶膠體粘結(jié)一個(gè)芯片，所述芯片遠(yuǎn)離 所述蝕刻截止層側(cè)具有多個(gè)電極墊； 在每個(gè)產(chǎn)品區(qū)的第一銅箔層側(cè)均形成一個(gè)封裝膠體，每個(gè)所述封裝膠體均包覆相應(yīng)的 芯片、粘晶膠體及相應(yīng)的多個(gè)電性接觸墊，并覆蓋從所述芯片與所述電性接觸墊之間的間 隙露出的第一銅箔層及蝕刻截止層； 在所述封裝膠體遠(yuǎn)離所述承載基板側(cè)形成一個(gè)封裝基板，所述封裝基板包括一個(gè)介電 層及埋于所述介電層中的多個(gè)第一內(nèi)層導(dǎo)電線路圖形，多個(gè)第一內(nèi)層導(dǎo)電線路圖形與多個(gè) 封裝膠體一一對(duì)應(yīng)，每個(gè)所述第一內(nèi)層導(dǎo)電線路圖形均通過多個(gè)第一導(dǎo)電柱與相應(yīng)的多個(gè) 電性接觸墊相連，每個(gè)所述第一導(dǎo)電柱均貫穿相應(yīng)的封裝膠體，且每個(gè)所述第一導(dǎo)電柱靠 近相應(yīng)的第一內(nèi)層導(dǎo)電線路圖形的端部位于所述介電層中，每個(gè)第一導(dǎo)電柱的平行于所述 封裝基板的截面自所述電性接觸墊側(cè)至所述第一內(nèi)層導(dǎo)電線路圖形側(cè)逐漸增大； 移除所述蝕刻截止層及所述第一銅箔層，露出每個(gè)產(chǎn)品區(qū)的所述多個(gè)電性接觸墊、粘 晶膠體及封裝膠體；及 切割移除每個(gè)所述基本單元的周邊區(qū)，得到多個(gè)無芯層封裝結(jié)構(gòu)。
2. 如權(quán)利要求1所述的無芯層封裝結(jié)構(gòu)的制作方法，其特征在于，在每個(gè)產(chǎn)品區(qū)的第 一銅箔層側(cè)均形成一個(gè)封裝膠體后得到一個(gè)封裝體，所述封裝體包括所述承載基板、形成 于所述第一銅箔層側(cè)的封裝膠體、埋設(shè)于所述封裝膠體中的芯片及多個(gè)電性接觸墊，在所 述承載基板的封裝膠體側(cè)形成一個(gè)封裝基板之前，提供兩個(gè)所述封裝體及一個(gè)介電膠層， 所述無芯層封裝結(jié)構(gòu)的制作方法還包括通過所述介電膠層將所述兩個(gè)封裝體粘結(jié)在一起， 使得每個(gè)封裝體的承載基板均較相應(yīng)的封裝膠體靠近所述介電膠片；在所述封裝體的封裝 膠體側(cè)形成一個(gè)封裝基板之后，移除所述蝕刻截止層及第一銅箔層之前，移除所述介電膠 層，使兩個(gè)封裝膠體側(cè)形成有封裝基板的封裝體彼此分離。
3. 如權(quán)利要求1所述的無芯層封裝結(jié)構(gòu)的制作方法，其特征在于，所述封裝基板的形 成方法包括步驟：在所述承載基板的封裝膠體側(cè)層壓一個(gè)第一覆銅基板，所述第一覆銅基 板包括第一介電層及第二銅箔層，所述第一介電層位于所述承載基板與第二銅箔層之間， 且包覆所述多個(gè)封裝膠體，并覆蓋所述周邊區(qū)的第一銅箔層； 自所述第二銅箔層向所述第一銅箔層形成多個(gè)第一盲孔，每個(gè)第一盲孔均貫穿相應(yīng) 的所述第一覆銅基板及所述封裝膠體，且所述多個(gè)第一盲孔與所述多個(gè)電性接觸墊一一對(duì) 應(yīng)，以露出相應(yīng)的電性接觸墊； 在每個(gè)所述第一盲孔中均形成第一導(dǎo)電柱，并在所述第一介電層遠(yuǎn)離所述芯片側(cè)形成 多個(gè)所述第一內(nèi)層導(dǎo)電線路圖形； 在每個(gè)所述第一內(nèi)層導(dǎo)電線路圖形側(cè)均形成一個(gè)第二介電層及一個(gè)外層導(dǎo)電線路圖 形，每個(gè)所述第二介電層均位于相應(yīng)的所述外層導(dǎo)電線路圖形與所述第一內(nèi)層導(dǎo)電線路圖 形之間，并電連接所述外層導(dǎo)電線路圖形及相應(yīng)的第一內(nèi)層導(dǎo)電線路圖形，其中，所述第一 介電層及第二介電層共同構(gòu)成所述封裝基板的介電層。
4. 如權(quán)利要求3所述的無芯層封裝結(jié)構(gòu)的制作方法，其特征在于，自所述第二銅箔層 向所述第一銅箔層形成多個(gè)第一盲孔之后，在所述第一介電層遠(yuǎn)離所述芯片側(cè)形成多個(gè)所 述第一內(nèi)層導(dǎo)電線路圖形之前，所述封裝基板的形成方法還包括步驟：自所述第二銅箔層 向所述第一銅箔層形成多個(gè)第二盲孔，每個(gè)所述第二盲孔均貫穿所述第一覆銅基板及相應(yīng) 的封裝膠體，且所述多個(gè)第二盲孔與所述多個(gè)電極墊 對(duì)應(yīng)，以露出相應(yīng)的電極墊；在每 個(gè)第二盲孔中形成第二導(dǎo)電柱，以使所述電極墊與所述第一內(nèi)層導(dǎo)電線路圖形電性相連， 所述電極墊通過所述第二導(dǎo)電柱、第一內(nèi)層導(dǎo)電線路圖形及第一導(dǎo)電柱與所述電性接觸墊 電性相連，每一個(gè)第二導(dǎo)電柱的平行于所述封裝基板的截面自所述電極墊側(cè)至所述第一內(nèi) 層導(dǎo)電線路圖形側(cè)逐漸增大。
5. 如權(quán)利要求1所述的無芯層封裝結(jié)構(gòu)的制作方法，其特征在于，在每個(gè)所述凹槽露 出的部分蝕刻截止層上用粘晶膠體粘結(jié)一個(gè)芯片之后，在每個(gè)產(chǎn)品區(qū)的第一銅箔層側(cè)均形 成一個(gè)封裝膠體之前，還包括步驟：通過打線的方式使所述電極墊與所述電性接觸墊電性 相連。
6. -種無芯層封裝結(jié)構(gòu)，其包括一個(gè)封裝基板、形成于所述封裝基板上的封裝膠體、 芯片及多個(gè)電性接觸墊，所述封裝基板包括靠近所述封裝膠體的介電層及埋于所述介電層 內(nèi)的第一內(nèi)層導(dǎo)電線路圖形，所述封裝膠體包覆所述芯片，所述芯片與所述封裝基板電性 相連，所述多個(gè)電性接觸墊從所述封裝膠體遠(yuǎn)離所述封裝基板側(cè)露出，且圍繞所述芯片設(shè) 置，每個(gè)電性接觸墊均通過一個(gè)貫穿所述封裝膠體的第一導(dǎo)電柱與所述第一內(nèi)層導(dǎo)電線路 圖形電性相連，每個(gè)第一導(dǎo)電柱靠近所述第一內(nèi)層導(dǎo)電線路圖形的端部收容于所述介電層 中，且每個(gè)第一導(dǎo)電柱的平行于所述封裝基板的截面從所述電性接觸墊側(cè)至所述第一內(nèi)層 導(dǎo)電線路圖形側(cè)逐漸增大。
7. 如權(quán)利要求6所述的無芯層封裝結(jié)構(gòu)，其特征在于，所述芯片靠近所述封裝基板側(cè) 具有多個(gè)電極墊，每個(gè)電極墊均通過貫穿所述封裝膠體的第二導(dǎo)電柱與所述第一內(nèi)層導(dǎo)電 線路圖形電性相連，每個(gè)第二導(dǎo)電柱靠近所述第一內(nèi)層導(dǎo)電線路圖形的端部收容于所述介 電層中，且每一個(gè)第二導(dǎo)電柱的平行于所述封裝基板的截面自所述電極墊側(cè)至所述第一內(nèi) 層導(dǎo)電線路圖形側(cè)逐漸增大。
8. 如權(quán)利要求7所述的無芯層封裝結(jié)構(gòu)，其特征在于，所述芯片遠(yuǎn)離所述封裝基板側(cè) 形成有粘晶膠體，所述粘晶膠體從所述封裝膠體遠(yuǎn)離所述封裝基板側(cè)露出。
9. 如權(quán)利要求6所述的無芯層封裝結(jié)構(gòu)，其特征在于，所述芯片靠近所述封裝基板側(cè) 具有多個(gè)電極墊，每個(gè)電極墊均通過一根焊線與一個(gè)電性接觸墊電性相連。
10. 如權(quán)利要求6所述的無芯層封裝結(jié)構(gòu)，其特征在于，所述無芯層封裝結(jié)構(gòu)還包括外 層導(dǎo)電線路圖形，所述外層導(dǎo)電線路圖形形成于所述介電層遠(yuǎn)離所述封裝膠體側(cè)，且所述 外層導(dǎo)電線路圖形通過所述介電層中的導(dǎo)電孔與所述第一內(nèi)層導(dǎo)電線路圖形電性相連。
【文檔編號(hào)】H01L21/60GK104299919SQ201310294203
【公開日】2015年1月21日 申請(qǐng)日期:2013年7月15日 優(yōu)先權(quán)日:2013年7月15日
【發(fā)明者】禹龍夏, 周鄂東, 羅文倫 申請(qǐng)人:宏啟勝精密電子(秦皇島)有限公司, 臻鼎科技股份有限公司