專利名稱：P++襯底上p-層硅外延片的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及硅外延片技術(shù)領(lǐng)域。
背景技術(shù)：
數(shù)字處理器部分處理能力的提高，對作為端口或模擬信號處理的模擬部分提出了更高的要求，標(biāo)準(zhǔn)MOS在高速電路中的地位受到懷疑，各種新型CMOS工藝技術(shù)工藝發(fā)展迅速。有一些公司對原有MOS工藝做了革新，其中使用外延片作為原材料減少電路中寄生效應(yīng)為最重要的改進(jìn)之一。芯片的速度，集成度、功耗、芯片的成本以及研發(fā)周期是決定一個公司選擇工藝的重要方面，開發(fā)出合格的CMOS工藝用外延片(主要是P型材料)成為迫切需要，使標(biāo)準(zhǔn)CMOS工藝在高速模擬、混合信號處理領(lǐng)域的發(fā)展?jié)摿ΑMOS產(chǎn)品是P型外延片的最大應(yīng)用領(lǐng)域，并被IC制造商用于不可恢復(fù)器件工藝，包括微處理器和邏輯芯片以及存儲器應(yīng)用方面的閃速存儲器和DRAM (動態(tài)隨機(jī)存取存儲器)。另外P型外延片還可應(yīng)用于PNP功率三極管和PMOS功率管。他們作用主要是電流放大，是電子電路的核心元件，也是大規(guī)模集成電路的基本組成部分。B原子比Si原子半徑小，在高溫作用下擴(kuò)散很活躍。器件制造過程中為了降低襯底部分的壓降和能耗，部分P型外延選用重?fù)脚餚++襯底，襯底中硼的濃度為3 X IO19 IXlO20 / cm3，而外延電阻率只有5 30歐姆厘米，外延生長時B原子的濃度急劇下降，原子晶格的變化很劇烈，出現(xiàn)晶格失配，由于失配應(yīng)力的釋放，失配位錯很容易在P-/P++硅外延片的界面處形成，與它 伴隨的穿透整個外延層的貫穿位錯將使器件的漏電流增大引起器件失效。襯底中硼的濃度為3X1019 1X102° / cm3，在襯底上生長的硅外延層的厚度為
3.0 50微米，電阻率在I 100歐姆厘米。

發(fā)明內(nèi)容
本發(fā)明提供一種P++襯底上P-層硅外延片的制備方法，采用二次生長工藝來提高外延層電阻率均勻性一致性；通過低速率生長濃度漸變層，有效改善外延層失配位錯的形成，從而提高了外延電特性的穩(wěn)定性和重復(fù)性，保證了器件的可靠性和成品率。本發(fā)明所采取的技術(shù)方案是:一種P++襯底上P-層硅外延片的制備方法，包括下述步驟:(I)選用P+〈111〉/Boron單面拋光片，電阻率0.004 0.0075 Q cm,厚度525±15 iim，硅片直徑125±0.2mm，背面LTO背封，邊緣去除寬度彡Imm ；(2) HCl 拋光；(3)吹掃:用H2吹掃反應(yīng)腔室8-12min，將硅片表面拋光后產(chǎn)生的雜質(zhì)排出腔體；(4)雙層外延生長:采用高純度SiHCl3沉積，生長電阻率漸變層，生長速率0.38-0.42um/min,生長溫度1070-1100 °C ;然后生長電阻率摻雜層，生長溫度為1070-1100°C，生長速率控制在 0.5-1.0 u m/min。
HCl 拋光溫度為 1100-1130°C，HCl 流量為 5slm/10min。高純度SiHCl3的純度大于99.9999%。電阻率漸變層厚度為1.0-1.5微米。生長時H2 流量 120_170slm。HCl拋光時對硅片表面去除量大于0.3微米。為了外延生長前的得到潔凈的表面，保證外延層的晶格質(zhì)量，需要增加硅片表面HCL原位拋光。HCL拋光表面時,表層的硼原子會同時揮發(fā)到反應(yīng)腔氣氛中，這樣在娃襯底表面會形成濃度較低的耗盡層?？紤]到外延層電阻率一致性和失配位錯等因素影響，工藝采用兩次生長方式。依靠摻雜流量計的線性爬坡變化設(shè)置實現(xiàn)電阻率漸變層生長，電阻率漸變層電阻率從0.007歐姆厘米線性變化到0.5歐姆厘米。本發(fā)明的硅外延片生長一層電阻率漸變層，不僅可以增加外延層電阻率均勻性一致性，還可以緩解因為硼原子濃度差異帶來的晶格變化，起到應(yīng)力補(bǔ)償?shù)男Ч?，從而從根本上消除P++/P-層界面的失配位錯產(chǎn)生。本發(fā)明在不改變設(shè)備結(jié)構(gòu)和加熱方式的情況下，不增加控制成本，通過工藝技術(shù)提升來解決問題，滿足高端技術(shù)領(lǐng)域的發(fā)展方向的需求。適用于美國產(chǎn)平板式外延爐，采用中頻感應(yīng)加熱方式，石墨基座作為高頻感應(yīng)加熱體和承載硅片的載體，硅片背面的溫度要比表面溫度高10°c 15°C。優(yōu)化工藝條件設(shè)定:采用HCL原位拋光以及大流量H2吹掃，去除襯底表面氧化層和表面沾污。采用二次生長工藝，有效提高外延層電阻率均勻性一致性；低速率生長濃度漸變層，能夠有效改善外延層失配位錯的形成，從而提高了外延電特性的穩(wěn)定性和重復(fù)性，保證了器件的可靠性和成品率。1.均勻性控制均勻性計算方法:
權(quán)利要求
1.一種P++襯底上P-層硅外延片的制備方法，其特征在于其包括下述步驟:(1)選用P+〈 111〉/Boron 單面拋光片，電阻率 0.004 0.0075 Q cm,厚度 525 ± 15 y m，硅片直徑125±0.2mm，背面LTO背封，邊緣去除寬度彡Imm ； (2)HCl 拋光； (3)H2吹掃； (4)雙層外延生長:采用高純度SiHCljX積法，首先生長電阻率漸變層，生長速率0.38-0.42um/min,生長溫度1070-1100 °C ;然后生長電阻率摻雜層，生長溫度為1070-1100°C，生長速率為 0.5-1.0um/mino
2.根據(jù)權(quán)利要求1所述的P++襯底上P-層硅外延片的制備方法，其特征在于所述電阻率漸變層厚度為1.0-1.5微米。
3.根據(jù)權(quán)利要求1所述的P++襯底上P-層硅外延片的制備方法，其特征在于所述步驟(2)中 HCl 拋光溫度為 1100-1130°C, HCl 流量為 5slm/10min。
4.根據(jù)權(quán)利要求1所述的P++襯底上P-層硅外延片的制備方法，其特征在于步驟(3)中用H2吹掃反應(yīng)腔室8-12min。
5.根據(jù)權(quán)利要求1所述的P++襯底上P-層硅外延片的制備方法，其特征在于所述高純度SiHCl3的純度大于99.9999%。
6.根據(jù)權(quán)利要求1所述的P++襯底上P-層硅外延片的制備方法，其特征在于所述生長時4 流量 120-170slm。
7.根據(jù)權(quán)利要求1所述的P++襯底上P-層硅外延片的制備方法，其特征在于所述HCl拋光時對娃片表面去除量大于0.3微米。
全文摘要
本發(fā)明公開了一種P++襯底上P-層硅外延片的制備方法，屬于硅外延片技術(shù)領(lǐng)域。其包括下述步驟(1)選用P+〈111〉/Boron單面拋光片；(2)HCl拋光；(3)吹掃；(4)雙層外延生長采用高純度SiHCl3沉積，生長電阻率漸變層，然后生長電阻率摻雜層。本發(fā)明采用二次生長工藝來提高外延層電阻率均勻性一致性；通過低速率生長濃度漸變層，有效改善外延層失配位錯的形成，有效的改善了外延層失配位錯的形成，從而提高了外延電特性的穩(wěn)定性和重復(fù)性，保證了器件的可靠性和成品率。
文檔編號H01L21/8238GK103247576SQ201310152949
公開日2013年8月14日 申請日期2013年4月27日 優(yōu)先權(quán)日2013年4月27日
發(fā)明者侯志義, 袁肇耿, 薛宏偉, 趙麗霞, 田中元, 許斌武, 李永輝 申請人:河北普興電子科技股份有限公司