半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法。其中該半導(dǎo)體裝置被一層狀結(jié)構(gòu)所定義，該層狀結(jié)構(gòu)包含：一第一介電層；一數(shù)據(jù)儲(chǔ)存層,設(shè)置于該第一介電層之上；以及一第二介電層，設(shè)置于該數(shù)據(jù)儲(chǔ)存層之上，該層狀結(jié)構(gòu)實(shí)質(zhì)上形成該半導(dǎo)體裝置的一外層，舉例來(lái)說(shuō)，該半導(dǎo)體裝置可為一SONOS結(jié)構(gòu)，該SONOS結(jié)構(gòu)實(shí)質(zhì)上由一氧化物-氮化物-氧化物（ONO）薄膜所圍繞。本發(fā)明同時(shí)還提供了制造該半導(dǎo)體裝置的方法。
【專利說(shuō)明】半導(dǎo)體裝置及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及于一種記憶體裝置及此裝置的一種制造方法。
【背景技術(shù)】
[0002]由于持續(xù)致力于制造更小的記憶體單元及更高記憶體容量的裝置使得非易失性記憶體受到關(guān)注。通常來(lái)說(shuō)，大部分的發(fā)展被集中于浮動(dòng)?xùn)艠O快閃記憶體裝置的發(fā)展，然而發(fā)展更小的記憶體單元的驅(qū)動(dòng)力受到浮動(dòng)?xùn)艠O結(jié)構(gòu)的阻礙。舉例來(lái)說(shuō)，浮動(dòng)?xùn)艠O記憶體結(jié)構(gòu)中的穿隧氧化薄模的尺寸進(jìn)一步地被縮小，該結(jié)構(gòu)變得更容易受到漏泄電流的影響，使得浮動(dòng)?xùn)艠O內(nèi)將損失電荷。
[0003]為克服浮動(dòng)?xùn)艠O快閃記憶體結(jié)構(gòu)在進(jìn)一步地縮小記憶體單元的尺寸下所帶來(lái)的限制，快閃記憶體利用的氧化物-氮化物-氧化物(oxide nitrideoxide, ΟΝΟ)層,例如是金屬-氧化娃_氮化娃_氧化娃_娃(metal oxidenitride oxide silicon, M0N0S)及娃-氧化娃-氮化娃-氧化娃-娃(siliconoxide nitride oxide silicon, S0N0S)的結(jié)構(gòu)已在開(kāi)發(fā)中。電荷會(huì)累積在0N0薄膜的氮化硅薄膜層中，另一種說(shuō)法如電荷捕捉層中。0N0薄膜的使用有助于減少電荷在穿隧氧化層中的損失。
[0004]圖1是繪示一種現(xiàn)有習(xí)知的S0N0S記憶體單元的剖面圖。圖1中的S0N0S結(jié)構(gòu)I具有一基材10及一 0N0薄膜20設(shè)置于其上。該0N0薄膜20包括被一較低氧化層30及一較高氧化層50所圍繞的一氮化硅層40。以一導(dǎo)電層60代表一控制柵極結(jié)構(gòu)設(shè)置于該0N0薄膜20之上。一硬遮罩(hard mask, HM)層70可設(shè)置于該導(dǎo)電層60之上。
[0005]在操作中，該S0N0S結(jié)構(gòu)I可為一通道80的部分且位于具有一源極側(cè)90及一漏極側(cè)100的該基材10中。該通道80中的電子可得到足夠的能量以克服該較低氧化層30施加的介電阻障，并且被捕捉至該氮化硅層40中。本身不導(dǎo)電的該氮化硅層40具有抓住一源極側(cè)電荷110的能力，使得該源極側(cè)電荷110不會(huì)遷移而穿越接近該漏極側(cè)100的膜層。因此，該S0N0S結(jié)構(gòu)I具有抓住二數(shù)據(jù)位元的能力的特征。
[0006]一電荷在源極側(cè)電荷110及漏極側(cè)電荷120中的存在或缺無(wú)，是以施加一讀取電壓后感應(yīng)該電荷的臨界電壓所決定。若是該源極側(cè)電荷110或該漏極側(cè)電荷120任一方確實(shí)抓住了一電荷，則施加該讀取電壓后的該臨界電壓將會(huì)增加。然而，在經(jīng)歷一讀取操作后，臨界電壓的延長(zhǎng)部分可能會(huì)導(dǎo)致該源極側(cè)電荷110及該漏極側(cè)電荷120交互作用。所有其造成的交互作用被稱作一第二位元效應(yīng)。
[0007]舉例來(lái)說(shuō)，若是該源極側(cè)電荷110及該漏極側(cè)電荷120均具有低臨界電壓，則該源極側(cè)電荷110及該漏極側(cè)電荷120之間的任何交互作用可藉由簡(jiǎn)單地選擇一較低讀取電壓以避免。然而，舉例來(lái)說(shuō)，若是該漏極側(cè)電荷120具有一高臨界電壓并且該源極側(cè)電荷110具有一低臨界電壓，則當(dāng)施加該讀取電壓后該漏極側(cè)電荷120的該臨界電壓會(huì)再進(jìn)一步增力口，并且該漏極側(cè)電荷120的較高臨界電壓可能導(dǎo)致錯(cuò)誤讀取為該源極側(cè)電荷110困住一電荷。[0008]而此第二位元效應(yīng)一般可藉由增加該漏極電壓及/或減少該基材的摻雜濃度來(lái)克服，但兩種解決方法均有其各自的限制。該漏極電壓的增加可減少該源極側(cè)電荷110及該漏極側(cè)電荷120之間的電位差，但是當(dāng)記憶體裝置的尺寸更加縮減時(shí)，更高的一較高漏極電壓將增加漏極漏泄電流的可能性。
[0009]低基材摻雜濃度可能造成非期望的穿透效應(yīng)，使得通道的長(zhǎng)度縮短導(dǎo)致一短通道效應(yīng)。該短通道效應(yīng)可能導(dǎo)致錯(cuò)誤登錄該晶體管中的關(guān)閉狀態(tài)或開(kāi)啟狀態(tài)。
[0010]因此，本領(lǐng)域仍需要改進(jìn)ONO記憶體單元結(jié)構(gòu)，以克服普遍呈現(xiàn)于此種結(jié)構(gòu)的該第二位元效應(yīng)。
[0011]圖2A是繪示根據(jù)一現(xiàn)有習(xí)知技術(shù)制造的一 SONOS記憶體單元的剖面圖。如圖2A所示，經(jīng)過(guò)現(xiàn)有習(xí)知技術(shù)的蝕刻工藝加工過(guò)的一殘留層130實(shí)質(zhì)上圍繞該SONOS結(jié)構(gòu)的側(cè)壁。該殘留層130可具有導(dǎo)電的性質(zhì)。
[0012]圖2B是繪示根據(jù)一現(xiàn)有習(xí)知技術(shù)制造的一 SONOS記憶體單元的剖面圖。如圖2B所示，通常在經(jīng)過(guò)現(xiàn)有習(xí)知技術(shù)中的一離子布植工藝之后殘留一顆粒140，其沉積于圍繞該SONOS記憶體單元的一介電材料內(nèi)。
[0013]圖2C是繪示根據(jù)一現(xiàn)有習(xí)知技術(shù)制造的多個(gè)SONOS記憶體單元的剖面圖。如圖2C所示，其顯示了漏泄電流路徑如何在具有一殘留層130或一沉積顆粒140的記憶體裝置內(nèi)發(fā)展。此處揭示了制造SONOS記憶體單元的工藝的技術(shù)上的進(jìn)步，是關(guān)于本領(lǐng)域所需要的可減緩漏泄電流路徑的發(fā)展的一 SONOS結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0014]本發(fā)明的目的在于，提供一種新的半導(dǎo)體裝置及其制造方法，所要解決的技術(shù)問(wèn)題是使其可以減少或消除第二位元效應(yīng)，并且減少或消除短通道效應(yīng)，及避免記憶體裝置中漏泄電流路徑的發(fā)展，非常適于實(shí)用。
[0015]本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置，包括:一基材；一介電層，設(shè)置于基材上，該介電層具有一內(nèi)縮區(qū)；一導(dǎo)電層，設(shè)置于該介電層上，該導(dǎo)電層具有一側(cè)壁；以及一電荷捕捉薄膜，實(shí)質(zhì)上圍繞該介電層及該導(dǎo)電層的該側(cè)壁。
[0016]本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0017]前述的半導(dǎo)體裝置，其中該電荷捕捉薄膜可包括:一第一介電層，共形地提供于該導(dǎo)電層的該側(cè)壁及該內(nèi)縮區(qū)的一表面；一數(shù)據(jù)儲(chǔ)存材料，設(shè)置于該第一介電層上并且提供于填滿該內(nèi)縮區(qū)以定義一填充區(qū)；以及一第二介電層，設(shè)置于該數(shù)據(jù)儲(chǔ)存材料之上。
[0018]前述的半導(dǎo)體裝置，更包括一通道區(qū)設(shè)置于該基材中。該通道區(qū)具有從一源極側(cè)至一漏極側(cè)定義出的長(zhǎng)度。在本發(fā)明的一些實(shí)施例中，該通道區(qū)的該長(zhǎng)度是大于該導(dǎo)電層的長(zhǎng)度。
[0019]前述的半導(dǎo)體裝置，其中該第一介電層可為一氧化物-氮化物-氧化物(ONO)薄膜。
[0020]前述的半導(dǎo)體裝置，其中該內(nèi)縮區(qū)的一剖面實(shí)質(zhì)上為梯形形狀。進(jìn)一步根據(jù)此實(shí)施例說(shuō)明，該填充區(qū)的一剖面可實(shí)質(zhì)上為拋物面形狀。該內(nèi)縮區(qū)可具有一長(zhǎng)度介于約IOnm至約200nm之間。在本發(fā)明的某些實(shí)施例中，該內(nèi)縮區(qū)的長(zhǎng)度可約為lOOnm。[0021]該第一介電層可具有一厚度介于約Inm至約IOnm間。在本發(fā)明的某些實(shí)施例中，該第一介電層的厚度約為5nm。該數(shù)據(jù)儲(chǔ)存材料鄰近于該側(cè)壁的一厚度介于約O至約4nm間。在本發(fā)明的某些實(shí)施例中，該數(shù)據(jù)儲(chǔ)存材料鄰近于該側(cè)壁的厚度約為lnm。
[0022]該填充區(qū)具有一貫穿深度，定義為該側(cè)壁與該填充區(qū)內(nèi)部的最遠(yuǎn)點(diǎn)間的距離，該貫穿深度形成約O至IOOnm間。在本發(fā)明的某些實(shí)施例中，該填充區(qū)的該貫穿深度可約為50nmo
[0023]本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置的制造方法，其步驟包括:提供一圖案化單元具有:一介電層，一導(dǎo)電層，以及一硬遮罩層；進(jìn)行蝕刻以形成一內(nèi)縮區(qū)于該介電層內(nèi)；以及形成一電荷捕捉薄膜實(shí)質(zhì)上圍繞于該圖案化單兀的一側(cè)壁及該介電層的一外露部分。
[0024]本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0025]前述的半導(dǎo)體裝置的制造方法，其中形成電荷捕捉薄膜的步驟包括:形成一第一介電層，共形地沿著該圖案化單元的該側(cè)壁及該內(nèi)縮區(qū)的一表面；沉積一數(shù)據(jù)儲(chǔ)存材料于該第一介電層之上；實(shí)質(zhì)上填充該內(nèi)縮區(qū)以定義一填充區(qū)；以及形成一第二介電層于該數(shù)據(jù)儲(chǔ)存材料之上。
[0026]前述的半導(dǎo)體裝置的制造方法，其中該第一介電層階梯化及圍繞化于該半導(dǎo)體裝置的一穿隧氧化區(qū)上。在本發(fā)明的其他實(shí)施例中，其中該沉積及該實(shí)質(zhì)上填充的步驟可實(shí)質(zhì)上同時(shí)執(zhí)行。
[0027]前述的半導(dǎo)體裝置的制造方法，其中該數(shù)據(jù)儲(chǔ)存材料為一氮化物層，并且形成該第二介電層的步驟可包括增長(zhǎng)一氧化物層于該氮化物層上，舉例來(lái)說(shuō)，是藉由熱氧化一部分的該氮化物層以增長(zhǎng)。
[0028]前述的半導(dǎo)體裝置的制造方法，其中該第一介電層為一氧化物-氮化物-氧化物(ONO)薄膜。
[0029]前述的半導(dǎo)體裝置的制造方法，其中該內(nèi)縮區(qū)的一截面實(shí)質(zhì)上為梯形形狀。
[0030]本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明半導(dǎo)體裝置裝置及其制造方法至少具有下列優(yōu)點(diǎn)及有益效果:本發(fā)明的半導(dǎo)體裝置及此裝置的制造方法可以得到一 SONOS結(jié)構(gòu)，該SONOS結(jié)構(gòu)會(huì)減少或消除此種裝置所承受的第二位元效應(yīng)。此外，該SONOS結(jié)構(gòu)會(huì)減少或消除此種裝置所承受的短通道效應(yīng)。進(jìn)一步地，本發(fā)明的SONOS結(jié)構(gòu)還可避免記憶體裝置中漏泄電流路徑的發(fā)展。
[0031]綜上所述，本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法。其中該半導(dǎo)體裝置被一層狀結(jié)構(gòu)所定義，該層狀結(jié)構(gòu)包含:一第一介電層；一數(shù)據(jù)儲(chǔ)存層，設(shè)置于該第一介電層之上；以及一第二介電層，設(shè)置于該數(shù)據(jù)儲(chǔ)存層之上，該層狀結(jié)構(gòu)實(shí)質(zhì)上形成該半導(dǎo)體裝置的一外層，舉例來(lái)說(shuō)，該半導(dǎo)體裝置可為一 SONOS結(jié)構(gòu)，該SONOS結(jié)構(gòu)實(shí)質(zhì)上由一氧化物-氮化物-氧化物(ONO)薄膜所圍繞。本發(fā)明同時(shí)還提供了制造該半導(dǎo)體裝置的方法。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
[0032]上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下?！緦＠綀D】

【附圖說(shuō)明】
[0033]圖1是繪示一現(xiàn)有習(xí)知SONOS記憶體單元的剖面圖。
[0034]圖2A是繪示根據(jù)一現(xiàn)有習(xí)知技術(shù)制造的一 SONOS記憶體單元的剖面圖。
[0035]圖2B是繪示根據(jù)一現(xiàn)有習(xí)知技術(shù)制造的一 SONOS記憶體單元的剖面圖。
[0036]圖2C是繪示根據(jù)一現(xiàn)有習(xí)知技術(shù)制造的多個(gè)SONOS記憶體單元的剖面圖。
[0037]圖3是繪示根據(jù)本發(fā)明的一實(shí)施例的一 SONOS記憶體單元的剖面圖。
[0038]圖4A是繪示該氮化層中的電荷密度變化對(duì)一現(xiàn)有習(xí)知的SONOS記憶體單元的通道位置的示意圖。 [0039]圖4B是繪示根據(jù)本發(fā)明的一實(shí)施例中該氮化層中的電荷密度變化對(duì)一現(xiàn)有習(xí)知的SONOS記憶體單元的通道位置的示意圖。
[0040]圖4C是繪示本發(fā)明的某些實(shí)施例中SONOS記憶體單元的較低第二位元相對(duì)現(xiàn)有習(xí)知的SONOS記憶體單元的較高第二位元的程序電壓位準(zhǔn)減少后的可能范圍的示意圖。
[0041]圖5A是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元的剖面圖。
[0042]圖5B是根據(jù)本發(fā)明的一實(shí)施例繪示具有一梯形形狀的內(nèi)縮區(qū)的一圖案化單元的剖面圖。
[0043]圖5C是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元在經(jīng)過(guò)形成一內(nèi)層氧化層圍繞于該單元后的剖面圖。
[0044]圖是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元在經(jīng)過(guò)在該單元上形成一氮化層沉積之后的剖面圖。
[0045]圖5E是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元在經(jīng)過(guò)提供該單元一外層氧化層后的剖面圖。
[0046]圖6是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元的剖面圖。
[0047]圖7是繪示一現(xiàn)有習(xí)知SONOS記憶體單元及根據(jù)本發(fā)明的一實(shí)施例中一圖案化單元的剖面圖。
[0048]圖8是根據(jù)本發(fā)明的一實(shí)施例繪示兩個(gè)SONOS記憶體單元的剖面圖。
[0049]圖9是根據(jù)本發(fā)明的一實(shí)施例繪示制造一 SONOS結(jié)構(gòu)的工藝的流程圖。
[0050]1、200、200':SONOS 結(jié)構(gòu) 10、210、210'、610:基材
[0051]20、220、220':ONO 薄膜 30:較低氧化層
[0052]40:氮化硅層50:較高氧化層
[0053]60、310、310'、630:導(dǎo)電層 70、320、320'、640:硬遮罩層
[0054]80、330、330':通道90、340:源極側(cè)
[0055]100、350:漏極側(cè)110:源極側(cè)電荷
[0056]120:漏極側(cè)電荷230、230'、680:內(nèi)層氧化層
[0057]240,240;:穿隧氧化層250、25(V:柵極介電層
[0058]260、260':上介電層270、270'、740:氮化層
[0059]280,280':源極側(cè)電荷區(qū) 290、29(V:漏極側(cè)電荷區(qū)
[0060]300,300/、760:外層氧化層 315、635:側(cè)壁
[0061]360:源極側(cè)位元365:漏極側(cè)位元
[0062]370:緩沖區(qū)380:源極側(cè)位元電荷密度[0063]385:漏極側(cè)位元電荷密度 600、650、670、730、750:圖案化單元
[0064]620:介電層660:內(nèi)縮區(qū)
[0065]665:距離685:內(nèi)層氧化層厚度
[0066]690:階梯及圍繞形狀700:通道區(qū)
[0067]710:源極側(cè)區(qū)720:漏極側(cè)區(qū)
[0068]770:貫穿深度780:氮化層厚度
[0069]790:現(xiàn)有習(xí)知通道長(zhǎng)度795:通道長(zhǎng)度
【具體實(shí)施方式】
[0070]為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的半導(dǎo)體裝置裝置及其制造方法其【具體實(shí)施方式】、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說(shuō)明如后。
[0071]在本說(shuō)明書(shū)和權(quán)利要求書(shū)中，所使用的單數(shù)形式的“一”及“該”為包含多個(gè)對(duì)象，除非前后文另有說(shuō)明。舉例來(lái)說(shuō)，“一 SONOS結(jié)構(gòu)”為包括多個(gè)此類SONOS結(jié)構(gòu)。
[0072]盡管特定的用語(yǔ)被使用于本文中，但僅為一般性及描述性的字眼，并非用于限制本發(fā)明的目的。所有用語(yǔ)使用于本文中，包括技術(shù)性及專業(yè)術(shù)語(yǔ)，對(duì)于本發(fā)明所屬領(lǐng)域的具有通常知識(shí)的技術(shù)人員 在一般常識(shí)下應(yīng)有相同的意義，除非另外定義其用語(yǔ)。其中應(yīng)該了解該用語(yǔ)，例如是定義于普遍使用的字典內(nèi)的用語(yǔ)，則本發(fā)明所屬領(lǐng)域的具有通常知識(shí)的技術(shù)人員應(yīng)具有相同的解讀。其中應(yīng)該了解該用語(yǔ)，例如是定義于普遍使用的字典內(nèi)的用語(yǔ)，則其在所揭露內(nèi)容的前后文中的含義與在相關(guān)領(lǐng)域的含意是一致的。此類一般性慣用詞語(yǔ)常并不會(huì)被解釋為理想化的或過(guò)度正式的含意，除非在本文中被明確定義。
[0073]本文中使用的“S0N0S結(jié)構(gòu)”是指一半導(dǎo)體裝置的一元件，該半導(dǎo)體裝置例如是一記憶體裝置。記憶體裝置的非限定性的例子包括快閃記憶體裝置?？刹脸删幊讨蛔x記憶體(EPROM)及電子可擦除可編程只讀記憶體(EEPROM)裝置也為記憶體裝置的非限定性的例子。本發(fā)明的該柵極結(jié)構(gòu)可為具有組裝能力的一 SONOS結(jié)構(gòu)，可在記憶體裝置，或一元件的一部件，或此種柵極結(jié)構(gòu)的元件中操作。
[0074]一 SONOS結(jié)構(gòu)通常包括:一基材、一 ONO薄膜、以及一導(dǎo)電層。以此種多個(gè)SONOS結(jié)構(gòu)作為一記憶體裝置被用于識(shí)別信息，如識(shí)別處理系統(tǒng)中所需的信息。一 SONOS結(jié)構(gòu)的一元件包括一氮化層被設(shè)置以抓住皆具有一臨界電壓的二信息位元。
[0075]本發(fā)明的SONOS結(jié)構(gòu)及此裝置的制造方法可得到一 SONOS結(jié)構(gòu)，該SONOS結(jié)構(gòu)會(huì)減少或消除此種裝置所承受的第二位元效應(yīng)。此外，本發(fā)明的SONOS結(jié)構(gòu)及此裝置的制造方法可得到一 SONOS結(jié)構(gòu)，該SONOS結(jié)構(gòu)會(huì)減少或消除此種裝置所承受的短通道效應(yīng)。進(jìn)一步地，本發(fā)明的該SONOS結(jié)構(gòu)可避免記憶體裝置中漏泄電流路徑的發(fā)展。
[0076]通常來(lái)說(shuō)，本發(fā)明的該半導(dǎo)體裝置具有實(shí)質(zhì)上被一電荷捕捉薄膜所圍繞的一儲(chǔ)存結(jié)構(gòu)。該半導(dǎo)體裝置具有一基材，該儲(chǔ)存結(jié)構(gòu)設(shè)置于該基材之上。在本發(fā)明的某些實(shí)施例中，該儲(chǔ)存結(jié)構(gòu)可包括一介電層及一導(dǎo)電層。在本發(fā)明的一實(shí)施例中，該介電層具有一內(nèi)縮區(qū)。
[0077]在本發(fā)明的某些實(shí)施例中，該電荷捕捉薄膜可包括一第一介電層，共形地提供于該導(dǎo)電層的該側(cè)壁及該內(nèi)縮區(qū)的一表面。在本發(fā)明的某些實(shí)施例中，該電荷捕捉薄膜更可包括一數(shù)據(jù)儲(chǔ)存材料，該數(shù)據(jù)儲(chǔ)存材料可設(shè)置于該第一介電層上并且提供于填滿該內(nèi)縮區(qū)以定義一填充區(qū)。在本發(fā)明的某些實(shí)施例中，該電荷捕捉薄膜可包括一第二介電層，實(shí)質(zhì)上設(shè)置于該數(shù)據(jù)儲(chǔ)存材料之上。
[0078]圖3是繪示根據(jù)本發(fā)明的一實(shí)施例的一 SONOS記憶體單元的剖面圖。該SONOS結(jié)構(gòu)200具有一基材210及一氧化物-氮化物-氧化物(oxide nitrideoxide, ΟΝΟ)薄膜220。該ONO薄膜220包括一內(nèi)層氧化層230, —氮化層270,及一外層氧化層300。該內(nèi)層氧化層230圍繞于操作為一柵極的一導(dǎo)電層310以及任選的一硬遮罩層320。該內(nèi)層氧化層230一般操作為一介電層，此外，該內(nèi)層氧化層230包括其功能同于一穿隧氧化層240、一柵極介電層250的一外層、以及一上介電層260的區(qū)域。該柵極介電層250本身可為一氧化層或者本領(lǐng)域中所知可作為一柵極介電層250的任何其他材料或組合材料。
[0079]該氮化層270實(shí)質(zhì)上圍繞該內(nèi)層氧化層230并且也填充包括如圖3的一源極側(cè)電荷區(qū)280及一漏極側(cè)電荷區(qū)290所示的一連續(xù)內(nèi)縮區(qū)。該基材210可定義具有一源極側(cè)340及一漏極側(cè)350的一通道330，如圖3的實(shí)施圖例所示。該氮化層270的該源極側(cè)電荷區(qū)280對(duì)應(yīng)該源極側(cè)340的一電荷捕捉層，并且該氮化層270的該漏極側(cè)電荷區(qū)290對(duì)應(yīng)該漏極側(cè)350的一電荷捕捉層。
[0080]在不欲被理論所限制之下，該柵極介電層250提供明確定義的一介電屏障位于該源極側(cè)電荷區(qū)280與該漏極側(cè)電荷區(qū)290之間，該介電屏障特別指作用以實(shí)質(zhì)上降低可能沒(méi)有完全消除的該SONOS結(jié)構(gòu)200的該第二位元效應(yīng)。舉例來(lái)說(shuō)，圖4Α是繪示該氮化層中的電荷密度變化對(duì)一現(xiàn)有習(xí)知的SONOS記憶體單元的通道位置的示意圖。該漏極側(cè)位元365 (位元-2)的電荷密度容易與該源極側(cè)位元360 (位元-1)產(chǎn)生干涉,特別是在低臨界電壓的情況下。圖4Β是繪示根據(jù)本發(fā)明的一實(shí)施例中該氮化層中的電荷密度變化對(duì)一現(xiàn)有習(xí)知的SONOS記憶體單元的通道位置的示意圖。如圖4Β所示，柵極介電層250提供一緩沖區(qū)370介于一源極側(cè)位元的電荷密度380與一漏極側(cè)位元的電荷密度385之間。
[0081]圖4C是繪示本發(fā)明的某些實(shí)施例中SONOS記憶體單元的較低第二位元相對(duì)現(xiàn)有習(xí)知的SONOS記憶體單元的較高第二位元的程序電壓位準(zhǔn)減少后的可能范圍的示意圖。
[0082]本發(fā)明進(jìn)一步提供蝕刻該SONOS結(jié)構(gòu)形成該內(nèi)縮區(qū)的一較佳形狀。在本發(fā)明的某些實(shí)施例中，該內(nèi)縮區(qū)的一剖面實(shí)質(zhì)上為梯形形狀。在本發(fā)明的某些實(shí)施例中，填充區(qū)的一剖面實(shí)質(zhì)上為拋物面形狀。
[0083]圖5Α至圖5Ε是根據(jù)本發(fā)明的一實(shí)施例繪示該單元經(jīng)過(guò)不同的制造一 SONOS結(jié)構(gòu)的步驟以提供一填充內(nèi)縮區(qū)后的剖面圖。圖5Α是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元600的剖面圖，該圖案化單元600具有一介電層620、一導(dǎo)電層630、以及一硬遮罩層640設(shè)置于一基材610上。
[0084]圖5Β是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元650的剖面圖，該圖案化單元650具有一內(nèi)縮區(qū)660圍繞一介電層620。如圖5Β所示，該內(nèi)縮區(qū)660的外形接近一梯形形狀且圍繞該介電層620。圖5Β的該內(nèi)縮區(qū)660藉由一特別的內(nèi)縮蝕刻工藝可使得該內(nèi)縮區(qū)660實(shí)質(zhì)上具有一梯形形狀。
[0085]在本發(fā)明的一實(shí)施例中，該內(nèi)縮區(qū)660的一距離665,即該導(dǎo)電層630的一側(cè)壁635與該介電層620的最深穿透距離，或者說(shuō)該梯形形狀的最長(zhǎng)底與最短底之間的頂垂線或高，具有一范圍介于約10至約200nm間。在本發(fā)明的某些實(shí)施例中，該距離665可約為IOOnm0
[0086]該梯形形狀的內(nèi)縮區(qū)660使得能藉由該單元接受本文此處將描述的額外工藝，而形成如圖3所示的該源極側(cè)電荷區(qū)280及該漏極側(cè)電荷區(qū)290的形狀。根據(jù)本發(fā)明的一實(shí)施例，源極側(cè)電荷區(qū)280及該漏極側(cè)電荷區(qū)290實(shí)質(zhì)上具有一拋物面形狀，其尺寸可增加直到大約遇到點(diǎn)處，其中在上述點(diǎn)處的位置，該內(nèi)層氧化層230形成該穿隧氧化層240于該源極側(cè)電荷區(qū)280及該漏極側(cè)電荷區(qū)290的底部，并且在上述點(diǎn)處的位置，該內(nèi)層氧化層230形成該上介電層260于該源極側(cè)電荷區(qū)280及該漏極側(cè)電荷區(qū)290。
[0087]圖5C是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元670的一剖面具有一梯形形狀的內(nèi)縮區(qū)660，該內(nèi)縮區(qū)660具有一內(nèi)層氧化層680實(shí)質(zhì)上共形地被提供于該圖案化單元670的該側(cè)壁及該內(nèi)縮區(qū)660的該表面。
[0088]舉例來(lái)說(shuō)，該內(nèi)層氧化層680可利用任何本領(lǐng)域已知的沉積技術(shù)沿著該圖案化單元670的該側(cè)壁及該內(nèi)縮區(qū)660的該表面沉積。在本發(fā)明的某些實(shí)施例中，該內(nèi)層氧化層680將沿著該圖案化單元670的該側(cè)壁熱增長(zhǎng)至該內(nèi)縮區(qū)660的該表面。事實(shí)上任何形成一現(xiàn)有習(xí)知的該較低氧化層的已知技術(shù)均可用于形成該內(nèi)層氧化層680。
[0089]在本發(fā)明的某些實(shí)施例中，舉例來(lái)說(shuō)，該內(nèi)層氧化層可對(duì)應(yīng)一穿隧氧化層/上氧化介電層。在本發(fā)明的某些實(shí)施例中，該內(nèi)層氧化層可以一氧化物-氮化物-氧化物(0N0)薄膜形成。在本發(fā)明的某些實(shí)施例中，一氮化硅薄層可提供用于該穿隧氧化層/上氧化層，以抑制氧化及氮化硅熱工藝導(dǎo)致的該柵極電極及基材的侵蝕。該氮化硅薄層接著可藉由一熱氧化工藝轉(zhuǎn)換為一氮氧化娃(silicon-oxy-nitride, SiOxN)層。
[0090]在本發(fā)明的一實(shí)施例中，該內(nèi)層氧化層680具有從該側(cè)壁635延伸的一內(nèi)層氧化層厚度685,介于約Inm至約IOnm間。在本發(fā)明的一實(shí)施例中，該內(nèi)層氧化層厚度685可約為 5nm。
[0091]該內(nèi)層氧化層可為階梯及圍繞形狀690，以較佳地定義一通道區(qū)700、一源極側(cè)區(qū)710、以及一漏極側(cè)區(qū)720。在不欲被理論所限制之下，此種配置可提供更好的可編程性、可擦除性、以及讀取能力。
[0092]圖5D是根據(jù)本發(fā)明的一實(shí)施例繪示經(jīng)過(guò)沉積一氮化層740于該內(nèi)層氧化層680上后的一圖案化單元730的剖面圖。如圖所示，該氮化層740填入經(jīng)特殊設(shè)計(jì)的梯形內(nèi)縮區(qū)660
[0093]圖5E是根據(jù)本發(fā)明的一實(shí)施例繪示經(jīng)過(guò)形成一外層氧化層760后的一圖案化單元750的剖面圖。實(shí)際上，圖5E的該圖案化單元750可達(dá)成于圖3及圖6中被詳加描述的完整的該SONOS結(jié)構(gòu)200，該SONOS結(jié)構(gòu)200可經(jīng)過(guò)額外的工藝步驟，例如摻雜、蝕刻、研磨
-rj- 1.r L ο
[0094]根據(jù)圖6所示，圖6是根據(jù)本發(fā)明的一實(shí)施例繪示一圖案化單元的剖面圖。該SONOS結(jié)構(gòu)200被一貫穿深度770所定義，該貫穿深度770是該導(dǎo)電層310的一側(cè)壁315至該氮化層270的材料與該內(nèi)層氧化層230交會(huì)處的最深點(diǎn)，即該內(nèi)層氧化層230與該柵極介電層250的接觸處之間的距離。根據(jù)本發(fā)明的一實(shí)施例，該貫穿深度770的范圍介于約Onm (即未貫穿超過(guò)該側(cè)壁315)至約IOOnm間。在本發(fā)明的某些實(shí)施例中，其中該貫穿深度770約為50nm。
[0095]此外，如圖6所示，該SONOS結(jié)構(gòu)200進(jìn)一步被一氮化層厚度780所定義，該氮化層270的該氮化層厚度780是位于接近該導(dǎo)電層310的該側(cè)壁315及該硬遮罩層320處的該內(nèi)層氧化層230與該外層氧化層300間。根據(jù)本發(fā)明的一實(shí)施例，該氮化層厚度780可介于約O至約4nm間。根據(jù)本發(fā)明的某些實(shí)施例，該氮化層厚度780可約為lnm。
[0096]圖7是繪示圖1中的一現(xiàn)有習(xí)知的SONOS記憶體單元I的剖面與圖3所示的根據(jù)本發(fā)明的一實(shí)施例的一 SONOS記憶體單元200的剖面的比較的剖面圖。該現(xiàn)有習(xí)知的SONOS記憶體單元I具有一現(xiàn)有習(xí)知通道長(zhǎng)度790，而根據(jù)本發(fā)明的一實(shí)施例的該SONOS記憶體單元200具有一通道長(zhǎng)度795。如圖7所示，根據(jù)本發(fā)明的一實(shí)施例的該SONOS記憶體單元200的該通道長(zhǎng)度795大于該現(xiàn)有習(xí)知通道長(zhǎng)度790。在本發(fā)明的一些實(shí)施例中，該通道長(zhǎng)度795超過(guò)該導(dǎo)電層310的長(zhǎng)度至少約5%、至少約10%、至少約20%、至少約25%、且至少約50%。
[0097]在不欲被理論所限制之下，本發(fā)明中該SONOS結(jié)構(gòu)200的該通道長(zhǎng)度795的增加，可改善短通道效應(yīng)的表現(xiàn)以及在該源極側(cè)340及該漏極側(cè)350間的一較大的一沖擊電壓。在本發(fā)明的一些實(shí)施例中，該通道長(zhǎng)度795是大于該導(dǎo)電層310的長(zhǎng)度。在本發(fā)明的某些實(shí)施例中，該導(dǎo)電層310可為控制柵極。
[0098]一般來(lái)說(shuō)，該現(xiàn)有習(xí)知的SONOS記憶體單元以及本發(fā)明的該SONOS記憶體單元中，基材的該源極及該漏極區(qū)可被布植入離子以適當(dāng)?shù)匦拚鋮^(qū)域的電性?？衫萌魏我阎牟贾补に嚥贾苍撛礃O及該漏極區(qū)。
[0099]根據(jù)本發(fā)明的一實(shí)施例，該通道長(zhǎng)度795是大于該現(xiàn)有習(xí)知的通道長(zhǎng)度790約40%。在本發(fā)明的某些實(shí)施例中，本發(fā)明中該SONOS結(jié)構(gòu)200的該沖擊電壓是大于一現(xiàn)有習(xí)知的SONOS裝置I約33%。
[0100]圖8是根據(jù)本發(fā)明的一實(shí)施例繪示兩個(gè)SONOS記憶體單元的剖面。圖8是提供當(dāng)設(shè)置多于一個(gè)的本發(fā)明的SONOS記憶體單元用于一記憶體裝置內(nèi)時(shí)的實(shí)施例。如圖8的實(shí)施例所示，根據(jù)本發(fā)明的一實(shí)施例，該內(nèi)層氧化層230及230'、該氮化層270及270'、以及該外層氧化層300及300'形成一連續(xù)連接的ONO層于該SONOS記憶體200&200'之間。
[0101]圖9是根據(jù)本發(fā)明的一實(shí)施例繪示制造半導(dǎo)體裝置的工藝的流程圖。該制造半導(dǎo)體裝置的工藝900包括:提供一圖案化單元，該圖案化單元包括一介電層、一導(dǎo)電層、以及任選的一硬遮罩層的步驟910。該導(dǎo)電層可為一柵極層如本文中的說(shuō)明。進(jìn)行蝕刻以形成一內(nèi)縮區(qū)于該介電層內(nèi)的步驟920。在本發(fā)明的某些實(shí)施例中，該內(nèi)縮區(qū)可具有一梯形形狀如本文中的說(shuō)明。
[0102]該制造半導(dǎo)體裝置的工藝900通常包括形成一電荷捕捉層位于該圖案化單元的一側(cè)壁的步驟。在本發(fā)明的一實(shí)施例中，形成該電荷捕捉層的步驟包括該額外的步驟930如圖9所示，是形成一第一介電層，例如是一內(nèi)層氧化層，實(shí)質(zhì)上共形地沿著該單元的一側(cè)壁及該內(nèi)縮區(qū)的該表面形成?？扇芜x地進(jìn)行，該第一介電層可被階梯化及圍繞化于該半導(dǎo)體裝置的一穿隧氧化區(qū)上的步驟940。該制造半導(dǎo)體裝置的工藝900也包括沉積一數(shù)據(jù)儲(chǔ)存材料例如一氮化層于該內(nèi)層氧化層上的步驟950，以及該數(shù)據(jù)儲(chǔ)存材料實(shí)質(zhì)上填滿該內(nèi)縮區(qū)的步驟960。在本發(fā)明的某些實(shí)施例中，該數(shù)據(jù)儲(chǔ)存材料設(shè)置于該第一介電層之上并且實(shí)質(zhì)上同時(shí)地填滿該內(nèi)縮區(qū)。在本發(fā)明的某些實(shí)施例中，可執(zhí)行多種步驟以確保該內(nèi)縮區(qū)完全地被填滿。
[0103]最后，可進(jìn)行步驟970，其中一第二介電層，例如是一氧化層，可沿著該氮化層形成。舉例來(lái)說(shuō)，在本發(fā)明的某些實(shí)施例中，該第二介電層可沉積于該數(shù)據(jù)儲(chǔ)存材料上。在本發(fā)明的某些實(shí)施例中，該第二介電層可成長(zhǎng)于該數(shù)據(jù)儲(chǔ)存材料上。在本發(fā)明的更特定的實(shí)施例中，可藉由執(zhí)行一熱增長(zhǎng)步驟轉(zhuǎn)換該氮化層的一部分成為一氮氧化硅(silicon-oxy-nitride, SiOxN)層，使一氧化層可增長(zhǎng)于一氮化層上。
[0104]本發(fā)明的一層面，是提供一半導(dǎo)體裝置，如根據(jù)本發(fā)明的任何方法制造的一 SONOS結(jié)構(gòu)。
[0105]以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于其包括: 一基材； 一介電層，設(shè)置于該基材之上，該介電層具有一內(nèi)縮區(qū)； 一導(dǎo)電層，設(shè)置于該介電層上，該導(dǎo)電層具有一側(cè)壁；以及 一電荷捕捉薄膜，圍繞該介電層及該導(dǎo)電層的該側(cè)壁。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于其中該電荷捕捉薄膜包括: 一第一介電層，共形地提供于該導(dǎo)電層的該側(cè)壁及該內(nèi)縮區(qū)的一表面； 一數(shù)據(jù)儲(chǔ)存材料，設(shè)置于該第一介電層上并且提供于填滿該內(nèi)縮區(qū)以定義一填充區(qū)；以及 一第二介電層，設(shè)置于該數(shù)據(jù)儲(chǔ)存材料之上。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于其中該內(nèi)縮區(qū)的一截面為梯形形狀。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于其更包括一通道區(qū)設(shè)置在該基材中，該通道區(qū)從一源極側(cè)至一漏極側(cè)的長(zhǎng)度大于該導(dǎo)電層的長(zhǎng)度。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于其中該第一介電層為一氧化物-氮化物-氧化物薄膜。
6.一種半導(dǎo)體裝置的制造方法，其特征在于其包括以下步驟: 提供一圖案化單元，該圖案化單元包括:一介電層，一導(dǎo)電層，以及一硬遮罩層； 進(jìn)行刻蝕以形成一內(nèi)縮區(qū)于該介電層內(nèi)；以及 形成一電荷捕捉薄膜圍繞于該圖案化單兀的一側(cè)壁及該介電層的一外表面。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于其中形成該電荷捕捉薄膜的方法包括: 形成一第一介電層，共形地沿著該側(cè)壁及該內(nèi)縮區(qū)的一表面； 沉積一數(shù)據(jù)儲(chǔ)存材料于該第一介電層之上； 填充該內(nèi)縮區(qū)以定義一填充區(qū)；以及 形成一第二介電層于該數(shù)據(jù)儲(chǔ)存材料之上。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于其中該第一介電層為一氧化物-氮化物-氧化物薄膜。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于其中該數(shù)據(jù)儲(chǔ)存材料為一氮化物層，并且形成該第二介電層的步驟包括藉由熱氧化一部分的該氮化物層以增長(zhǎng)一氧化物層于該氮化物層上。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于其中該內(nèi)縮區(qū)的一截面為梯形形狀。
【文檔編號(hào)】H01L21/336GK103779428SQ201210400793
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2012年10月19日 優(yōu)先權(quán)日:2012年10月19日
【發(fā)明者】林靖璋 申請(qǐng)人:旺宏電子股份有限公司