專利名稱：用于小的高容量裸片的晶片級芯片尺寸封裝和集成電路封裝的制作方法
技術(shù)領(lǐng)域：
用于小的高容量裸片的晶片級芯片尺寸封裝和集成電路封裝技術(shù)領(lǐng)域[0001]本實用新型大體來說涉及半導(dǎo)體封裝，且更特定來說涉及用于小的高容量裸片的晶片級芯片尺寸(WLCSP)封裝。
背景技術(shù)：
[0002]WLCSP是指在晶片級上封裝集成電路而非在每一晶片切割之后組裝每一個別單元的封裝的傳統(tǒng)工藝的技術(shù)。常規(guī)WLCSP技術(shù)將晶片制作工藝擴(kuò)展為包含裝置互連及裝置保護(hù)過程。[0003]用以針對小裸片實施WLCSP技術(shù)的常規(guī)方法需要對一級晶片上的裸片進(jìn)行劃線并從所述晶片分離出所述裸片。接著將所述裸片進(jìn)一步分開地放置于二級晶片上，因此用以將所述裸片連接到印刷電路板(PCB)的焊料球?qū)⒕哂凶銐蚩臻g而不會影響下一裸片。當(dāng)從一級晶片切出裸片并將其放置于二級晶片中時，所述裸片需要完全對準(zhǔn)，否則結(jié)果將受損害。單獨的過程將原始接合墊分布成現(xiàn)在隔開的球墊。二級晶片的使用及對應(yīng)的額外工藝步驟導(dǎo)致耗時且昂貴的WLCSP解決方案。[0004]用以實施WLCSP的另一常規(guī)方法是將裸片重布局成更大大小以適應(yīng)目標(biāo)球的更大間距。此方法也為耗時且昂貴的，因為必須以不同布局來形成另一裸片，此需要額外設(shè)計時間。另外，產(chǎn)品與質(zhì)量控制人員需要表征及測試新設(shè)計以確保其在設(shè)計規(guī)格內(nèi)操作。假如顧客正在使用原始裸片，那么其可需要重新證明新裸片合格。實用新型內(nèi)容[0005]所揭示的WLCSP解決方案通過以下方式克服用于小的高容量裸片的扇出WLCSP解決方案及其它常規(guī)WLCSP解決 方案的限制增加半導(dǎo)體襯底上的裸片之間的劃線區(qū)域的寬度以適應(yīng)延伸超出所述裸片的外圍邊緣的接合結(jié)構(gòu)(例如，焊料球)?？稍诰涎豖及y 方向加寬所述劃線區(qū)域?？蓪⑺鼋?jīng)加寬劃線區(qū)域并入到掩模組的設(shè)計中。[0006]WLCSP的特定實施方案提供勝過常規(guī)解決方案的優(yōu)點，包含但不限于1)用以制作小WLCSP裸片的成本及時間減少；2)不必重新設(shè)計裸片布局；3)不增加用于WLCSP裸片評估的產(chǎn)品與質(zhì)量工程設(shè)計時間；4)顧客不需要重新證明新裸片布局合格；5)單個裸片探測可使用同一硬件(探測卡)，因為裸片及墊位置尚未改變；6)減少上市時間，因為不執(zhí)行劃線、鋸割及在二級晶片上放置裸片的額外且耗時的步驟；及7)原始一級設(shè)計數(shù)據(jù)庫中的任何改變將具有WLCSP裸片的相同改變。[0007]在附圖及下文說明中闡述一個或一個以上所揭示實施方案的細(xì)節(jié)。依據(jù)說明、圖式及權(quán)利要求書，其它特征、方面及優(yōu)點將變得顯而易見。


[0008]圖I是常規(guī)的扇出WLCSP的示意性橫截面圖。[0009]圖2A是示范性晶片前表面的示意性俯視平面圖，所述前表面包含用以適應(yīng)延伸超出裸片的外圍邊緣的接合結(jié)構(gòu)的經(jīng)加寬劃線區(qū)域。[0010]圖2B是從圖2A的晶片切出的示范性裸片的示意性俯視平面圖。[0011]圖2C是根據(jù)參考圖2A及圖2B所描述的技術(shù)制作且倒裝芯片接合到PCB的WLCSP 的示意性橫截面圖。[0012]圖3是用于制造具有支撐區(qū)域的WLCSP的示范性工藝的流程圖。
具體實施方式
[0013]圖I是常規(guī)的扇出WLCSP 100的示意性橫截面圖。在一些實施方案中，扇出 WLCSP100包括半導(dǎo)體裸片102及囊封半導(dǎo)體裸片102的一部分的模具帽108。直接在半導(dǎo)體裸片102的前表面上及模具帽108的部分表面上提供重布線層壓結(jié)構(gòu)110。重布線層壓結(jié)構(gòu)110中的重選路金屬層重分布半導(dǎo)體裸片102的前表面(電路側(cè))上的接觸墊104以在絕緣層上形成扇出接合墊106。此后，可將焊料球112附接到扇出接合墊106。可接著使用倒裝芯片技術(shù)將扇出WLCSP 100直接安裝到PCB上。在扇出WLCSP 100中使用重布線層壓結(jié)構(gòu)110進(jìn)行焊料球重分布需要額外的耗時且昂貴的工藝步驟，所述步驟可需要使用光學(xué)光刻及薄膜沉積技術(shù)進(jìn)行到晶片上的每一裸片的多層薄膜金屬重選路。[0014]圖2A是示范性晶片前表面的示意性俯視平面圖，所述前表面包含用以適應(yīng)延伸超出裸片202的外圍邊緣的接合結(jié)構(gòu)204的經(jīng)加寬劃線區(qū)域206。劃線區(qū)域206 (也稱為 “鋸割道”或“劃線通道”)包含“X”劃線區(qū)域206b及“y”劃線區(qū)域206a，其中“X”及“y” 是指晶片200的前表面上的水平及垂直方向。出于論述目的，圖2中僅展示四個裸片及兩個焊料球。實際上，晶片200將具有分布在晶片200的前表面上的更多的裸片，且每一裸片將連接到數(shù)個焊料球或凸塊(例如，8個焊料球)。[0015]在一些實施方案中，經(jīng)加寬劃線區(qū)域206可基于焊料球的預(yù)期間距(例如， 400 μ m)而加寬。 舉例來說，可在掩模組中加寬劃線區(qū)域206以適應(yīng)焊料球204的部分地延伸超出裸片202的外圍邊緣的部分加上用以允許在不損壞焊料球204或裸片202的情況下在焊料球204之間進(jìn)行鋸割的一些額外空間。在一些實施方案中，劃線區(qū)域206可為 D+n μ m寬，其中D為焊料球的直徑(例如，230 μ m)，且η為足以適應(yīng)鋸條(例如，100 μ m) 使得不會在鋸割期間損壞球或裸片的額外距離。在一些實施方案中，使劃線區(qū)域206的寬度延伸超出給定工藝的標(biāo)準(zhǔn)寬度(所述給定工藝受用以在鋸割過程期間分離裸片的鋸條的寬度限制)，以適應(yīng)延伸超出裸片的球。[0016]可將焊料球204直接(無重分布金屬或?qū)Ь€)放置于裸片202的接觸墊(未展示)上，從而允許經(jīng)加寬劃線區(qū)域206適應(yīng)焊料球204的部分地延伸超出裸片202的外圍邊緣的部分。因此，不需要在常規(guī)的扇出WLCSP 100中使用的重布線層壓結(jié)構(gòu)110或?qū)?yīng)的額外工藝步驟，例如到晶片200上的每一裸片202的多層薄膜金屬重選路。[0017]圖2B是從圖2A的晶片200切出的示范性裸片202的示意性俯視平面圖。在鋸割 (也稱為“切割”或“單個化”)之后，經(jīng)單個化裸片202包含集成電路區(qū)域209及經(jīng)延伸區(qū)域208。集成電路區(qū)域209包含集成電路及用于將接合結(jié)構(gòu)204附接到裸片202的接觸墊 (參見圖2C)。經(jīng)延伸區(qū)域208為預(yù)先單個化的經(jīng)加寬劃線區(qū)域206的在鋸割之后保留且至少部分地環(huán)繞集成電路區(qū)域209的一部分，如圖2B中所示。[0018]圖2C是根據(jù)參考圖2A及圖2B所描述的技術(shù)制作且倒裝芯片接合到PCB 212的 WLCSP的示意性橫截面圖。在所示的實例中，裸片202由模具帽214部分地囊封。裸片202 的前表面上的接觸墊210耦合到接合結(jié)構(gòu)204 (例如，焊料球或凸塊)。注意，接合結(jié)構(gòu)204 的若干部分橫向部分地延伸超出集成電路區(qū)域209的外圍邊緣且延伸到經(jīng)延伸區(qū)域208 中，如圖2C中所示。[0019]圖3是具有如圖2A中所示的經(jīng)加寬劃線區(qū)域的WLCSP制作工藝300的流程圖。 在一些實施方案中，可使用單個半導(dǎo)體襯底(例如，晶片200)來制作WLCSP，使得接合結(jié)構(gòu) 204的若干部分由于裸片202相對于接合結(jié)構(gòu)204為小的大小而部分地延伸超出集成電路區(qū)域209且延伸到經(jīng)加寬劃線區(qū)域206中。經(jīng)加寬劃線區(qū)域206可并入到掩模組的設(shè)計中且使用已知的WLCSP工藝及技術(shù)而施加到晶片200。[0020]在一些實施方案中，工藝300可通過在半導(dǎo)體襯底(例如，晶片)的前表面上形成間隔開的半導(dǎo)體裸片而開始。半導(dǎo)體裸片通過劃線區(qū)域而在所述半導(dǎo)體襯底上彼此分離，所述劃線區(qū)域延伸超出至少基于用以在鋸割過程期間分離裸片的鋸條的寬度的寬度 (302)。針對每一裸片，工藝300可通過在半導(dǎo)體襯底的前表面上形成接合結(jié)構(gòu)并使用(舉例來說)金屬接觸墊將所述接合結(jié)構(gòu)電耦合到裸片而繼續(xù)。針對每一裸片，接合結(jié)構(gòu)可部分地延伸超出裸片的外圍邊緣且延伸到經(jīng)加寬劃線區(qū)域中(304)。[0021]可沿著每一經(jīng)加寬劃線區(qū)域的中間鋸割半導(dǎo)體襯底以分離裸片，使得每一裸片維持環(huán)繞集成電路區(qū)域的經(jīng)延伸區(qū)域(306)，如圖2B及圖2C中所示。可使用倒裝芯片技術(shù)將個別裸片連接到印刷電路板?？蓪⑺鲇∷㈦娐钒灏惭b到任何所要電子裝置中。[0022]盡管此文件含有許多特定實施方案細(xì)節(jié)，但這些細(xì)節(jié)不應(yīng)解釋為對可主張的范圍的限定，而是應(yīng)理解為對特定實施例可特有的特征的說明。在此說明書中在單獨實施例的背景中描述的某些特征還可以組合形式實施于單個實施例中。相反地，在單個實施例的背景中描述的各種特征也可單獨地或以任何適合子組合形式實施于多個實施例中。而且，雖然上文可將特征描述為以某些組合形式起作用且甚至最初主張如此，但來自 所主張組合的一個或一個以上特征在一些情況下可從所述組合去除，且所述所主張組合可針對一子組合或一子組合的變化形式。
權(quán)利要求1.一種用于小的高容量裸片的晶片級芯片尺寸封裝設(shè)備，其特征在于包括半導(dǎo)體襯底，其具有前表面及后表面；多個間隔開的半導(dǎo)體裸片，其制作于所述前表面上且通過劃線區(qū)域而在所述前表面上物理分離；及一個或一個以上接合結(jié)構(gòu)，其形成于所述前表面上且電耦合到所述裸片，其中至少一個裸片的至少一個接合結(jié)構(gòu)部分地延伸超出所述裸片的外圍邊緣且延伸到劃線區(qū)域中，且其中所述劃線區(qū)域延伸超出至少基于用以在鋸割過程期間分離所述裸片的鋸條的寬度的覽度。
2.根據(jù)權(quán)利要求I所述 的晶片級芯片尺寸封裝設(shè)備，其特征在于所述至少一個接合結(jié)構(gòu)為球或凸塊。
3.根據(jù)權(quán)利要求2所述的晶片級芯片尺寸封裝設(shè)備，其特征在于所述球或凸塊為焊料球或凸塊。
4.根據(jù)權(quán)利要求I所述的晶片級芯片尺寸封裝設(shè)備，其特征在于所述設(shè)備為半導(dǎo)體晶片。
5.一種用于小的高容量裸片的集成電路封裝，其特征在于包括半導(dǎo)體襯底，其具有前表面及后表面；集成電路，其制作于所述襯底的所述前表面的第一區(qū)域上且含在所述第一區(qū)域內(nèi)；及一個或一個以上接合結(jié)構(gòu)，其物理及電耦合到集成電路裸片，其中至少一個接合結(jié)構(gòu)部分地延伸到所述前表面的在所述第一區(qū)域之外的第二區(qū)域中，其中所述第二區(qū)域為半導(dǎo)體晶片上預(yù)先單個化的經(jīng)加寬劃線區(qū)域的在鋸割之后保留且至少部分地環(huán)繞所述第一區(qū)域的一部分。
6.根據(jù)權(quán)利要求5所述的集成電路封裝，其特征在于所述至少一個接合結(jié)構(gòu)為球或凸塊。
7.根據(jù)權(quán)利要求6所述的集成電路封裝，其特征在于所述球或凸塊為焊料球或凸塊。
專利摘要所揭示的WLCSP解決方案通過以下方式克服用于小的高容量裸片的扇出WLCSP解決方案及其它常規(guī)WLCSP解決方案的限制增加半導(dǎo)體襯底上的裸片之間的劃線區(qū)域的寬度以適應(yīng)部分地延伸超出所述裸片的外圍邊緣的接合結(jié)構(gòu)(例如，焊料球)?？稍诰涎豿及y方向加寬所述劃線區(qū)域?？蓪⑺鼋?jīng)加寬劃線區(qū)域并入到掩模組的設(shè)計中。
文檔編號H01L21/768GK202678301SQ20112050779
公開日2013年1月16日 申請日期2011年12月5日 優(yōu)先權(quán)日2011年7月26日
發(fā)明者菲利普·S·額 申請人:愛特梅爾公司