專利名稱：存儲(chǔ)器制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器制備方法，具體涉及分柵式閃存存儲(chǔ)器制備方法，屬于半導(dǎo)體技術(shù)領(lǐng)域。
背景技術(shù)：
閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研究的熱點(diǎn)。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展和各類電子產(chǎn)品對(duì)存儲(chǔ)的需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和U盤等移動(dòng)和通訊設(shè)備中，閃存為一種非易變性存儲(chǔ)器，其運(yùn)作原理是通過改變晶體管或存儲(chǔ)單元的臨界電壓來控制門極通道的開關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲(chǔ)器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部分市場份額，成為發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲(chǔ)器。然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到編程電壓的限制，通過縮小器件尺寸來提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)，因而研制高存儲(chǔ)密度的閃存是閃存技術(shù)發(fā)展的重要推動(dòng)力。傳統(tǒng)的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到結(jié)構(gòu)的限制，實(shí)現(xiàn)器件的編程電壓進(jìn)一步減小將會(huì)面臨著很大的挑戰(zhàn)。一般而言，閃存為分柵結(jié)構(gòu)或堆疊柵結(jié)構(gòu)或兩種結(jié)構(gòu)的組合。分柵式閃存由于其特殊的結(jié)構(gòu)，相比堆疊柵閃存在編程和擦除的時(shí)候都體現(xiàn)出其獨(dú)特的性能優(yōu)勢(shì)，因此分柵式結(jié)構(gòu)由于具有高的編程效率，字線的結(jié)構(gòu)可以避免“過擦除”等優(yōu)點(diǎn)，應(yīng)用尤為廣泛。但是由于分柵式閃存相對(duì)于堆疊柵閃存多了一個(gè)字線從而使得芯片的面積也會(huì)增加，為了把較高組裝密度的存儲(chǔ)器單元引進(jìn)半導(dǎo)體存儲(chǔ)器件，存儲(chǔ)器件電路的設(shè)計(jì)布局也必須隨之而采用越來越小的尺寸。為了解決由存儲(chǔ)器單元的高密度組裝所引起的各種問題，必須改進(jìn)半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)。此外，在存儲(chǔ)器件結(jié)構(gòu)改進(jìn)的同時(shí)，由于存儲(chǔ)器陣列中每一位線須連接一導(dǎo)電金屬接觸線，因此在圓片上一定要有相當(dāng)高密度的金屬線。而增高單元的密度將會(huì)增加金屬線的密度，如此在制造上很困難，因?yàn)樗璧恼诒魏涂涛g步驟將需要產(chǎn)生非常細(xì)致的線。因此，通過增加存儲(chǔ)器單元數(shù)量的方式增加其密度的方案對(duì)工藝的要求非常的高，不適合普及和推廣。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種存儲(chǔ)器制備方法，其能夠在保持芯片的電學(xué)隔離性能不變的情況下，有效地縮小芯片的面積，同時(shí)也可以避免過擦除的問題，在提高存儲(chǔ)器陣列密度、保障引出電極質(zhì)量的同時(shí)，完成存儲(chǔ)器引出電極與芯片上其他半導(dǎo)體器件引出電極的制備。為解決上述技術(shù)問題，本發(fā)明提供的存儲(chǔ)器制備方法包括以下步驟(I)提供一半導(dǎo)體襯底，其上具有有源器件區(qū)；(2)在半導(dǎo)體襯底上依次形成第一介質(zhì)層、第一傳導(dǎo)層、第二介質(zhì)層、第二傳導(dǎo)層以及第一刻蝕阻擋層；(3)在有源器件區(qū)內(nèi)的第一刻蝕阻擋層上開窗口，并去除覆蓋半導(dǎo)體襯底上有源器件區(qū)外部分表面的第一刻蝕阻擋層，在上述刻蝕側(cè)壁形成第一隔離介質(zhì)層；(4)以第一刻蝕阻擋層及第一隔離介質(zhì)層作掩膜，刻蝕至暴露出半導(dǎo)體襯底表面，得到位于半導(dǎo)體結(jié)構(gòu)表面的第一溝槽；(5)在步驟(4)得到的半導(dǎo)體結(jié)構(gòu)表面依次沉積第三傳導(dǎo)層、第二刻蝕阻擋層和第三刻蝕阻擋層；(6)依次去除覆蓋有源器件區(qū)表面的第三刻蝕阻擋層和第二刻蝕阻擋層，并平坦 化至暴露出第一刻蝕阻擋層表面；(7)在第一溝槽內(nèi)填充的第三傳導(dǎo)層表面覆蓋第四刻蝕阻擋層，并以此為掩膜，去除覆蓋結(jié)構(gòu)表面的第一刻蝕阻擋層和第三刻蝕阻擋層；(8)以第四刻蝕阻擋層為掩膜，在半導(dǎo)體襯底上的有源器件區(qū)進(jìn)行刻蝕至暴露出所述半導(dǎo)體襯底表面；(9)光刻構(gòu)圖去除有源器件區(qū)外多余的第二傳導(dǎo)層和第三隔離介質(zhì)層，形成與外電源連接的電極。進(jìn)一步的，步驟(2)還包括形成STI淺溝槽隔離結(jié)構(gòu)的步驟，其具體包括(201)在半導(dǎo)體襯底上依次形成第一介質(zhì)層、第一傳導(dǎo)層、STI刻蝕阻擋層；(202)在STI刻蝕阻擋層上開窗口，依次刻蝕第一傳導(dǎo)層、第一介質(zhì)層及部分半導(dǎo)體襯底形成第STI溝槽；(203)在STI溝槽中填充絕緣材料，并去除STI刻蝕阻擋層及多余的填充材料，得到STI淺溝槽隔離結(jié)構(gòu)；(204)在步驟(203)得到的結(jié)構(gòu)表面依次形成第二介質(zhì)層、第二傳導(dǎo)層和第一刻蝕阻擋層。進(jìn)一步的，步驟⑷包括(401)刻蝕第二傳導(dǎo)層、第二介質(zhì)層至暴露出第一傳導(dǎo)層表面；(402)在第二傳導(dǎo)層側(cè)壁形成第二隔離介質(zhì)層；(403)刻蝕第一傳導(dǎo)層、第一介質(zhì)層至暴露出半導(dǎo)體襯底表面；(404)在第一傳導(dǎo)層、第一介質(zhì)層側(cè)壁及第一隔離介質(zhì)層、第二隔離介質(zhì)層和暴露出的半導(dǎo)體襯底表面形成第三隔離介質(zhì)層。進(jìn)一步的，第一介質(zhì)層為柵氧化層，其厚度為50 A-200 A。進(jìn)一步的，第二介質(zhì)層、第二隔離介質(zhì)層均為絕緣介質(zhì)層，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)。其中，第二介質(zhì)層厚度為50人 350A,第二隔離介質(zhì)層在溝道長度方向的寬度范圍為50A 350A。進(jìn)一步的，第三介質(zhì)隔離層為隧穿氧化層，其介質(zhì)材料為氧化硅或氮化硅或二者的復(fù)合結(jié)構(gòu)，其在溝道長度方向的寬度范圍為50A 200 A,其厚度為80A-150 A。進(jìn)一步的，第一傳導(dǎo)層介質(zhì)材料為多晶硅或氮化硅或具有導(dǎo)電性的納米晶體材料；第二傳導(dǎo)層介質(zhì)材料為多晶硅或金屬；第三傳導(dǎo)層介質(zhì)材料為多晶硅或金屬。進(jìn)一步的，第一刻蝕阻擋層、第三刻蝕阻擋層介質(zhì)材料為氮化硅構(gòu)。進(jìn)一步的，第一隔離介質(zhì)層、第二刻蝕阻擋層、第四刻蝕阻擋層均為二氧化硅。
進(jìn)一步的，填充在第一溝槽內(nèi)的第三傳導(dǎo)層作為字線，并同時(shí)形成存儲(chǔ)器單元的柵極；步驟出)中剩余的第一傳導(dǎo)層、第二傳導(dǎo)層分別作為存儲(chǔ)器的浮柵和控制柵。本發(fā)明的技術(shù)效果是，該存儲(chǔ)器制備方法通過使兩個(gè)存儲(chǔ)位單元共享使用同一個(gè)字線，以對(duì)字線，兩個(gè)控制柵以及存儲(chǔ)器源漏極區(qū)域施加不同的工作電壓實(shí)現(xiàn)對(duì)存儲(chǔ)位單元的讀取、擦除以及采用熱電子注入方式進(jìn)行的編程動(dòng)作。該方法中，共享字線的存儲(chǔ)器使得分柵式閃存其能夠在保持芯片的電學(xué)隔離性能不變的情況下，有效地縮小芯片面積，同時(shí)也可以避免過擦除的問題。此外，本發(fā)明提供的存儲(chǔ)器制備方法在不對(duì)存儲(chǔ)器引出電極造成損傷和影響的情況下，同時(shí)實(shí)現(xiàn)了芯片上其他半導(dǎo)體器件引出電極的制備，且并不增加工藝步驟和工藝難度。


圖I為本發(fā)明提供的存儲(chǔ)器制備方法流程圖；圖2為本發(fā)明提供的存儲(chǔ)器制備方法中步驟(2)流程圖；圖3為本發(fā)明提供的存儲(chǔ)器制備方法中步驟⑷流程圖；圖4-圖19為本發(fā)明提供的存儲(chǔ)器制備方法各步驟的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。圖I為本發(fā)明提供的存儲(chǔ)器制備方法流程圖。如圖I所示，本具體實(shí)施方式
提供的存儲(chǔ)器制備方法包括步驟SI :提供一半導(dǎo)體襯底100。該步驟中，半導(dǎo)體襯底一般為硅襯底或SOI襯底。如圖4所示，半導(dǎo)體襯底100上具有有源器件區(qū)域010和其他器件區(qū)域020。步驟S2 :在半導(dǎo)體襯底上100依次形成第一介質(zhì)層101、第一傳導(dǎo)層110、第二介質(zhì)層102、第二傳導(dǎo)層120以及第一刻蝕阻擋層111。該步驟還包括形成STI淺溝槽隔離結(jié)構(gòu)200或ACT隔離結(jié)構(gòu)的步驟。圖2為本發(fā)明提供的存儲(chǔ)器制備方法中步驟S2流程圖。如圖2所示，以形成STI淺溝槽隔離結(jié)構(gòu)為例，步驟S2具體包括 步驟S201 :在半導(dǎo)體襯底100上依次形成第一介質(zhì)層101、第一傳導(dǎo)層110、STI刻蝕阻擋層131 ；步驟S202 :在STI刻蝕阻擋層131上開窗口，依次刻蝕第一傳導(dǎo)層110、第一介質(zhì)層101及部分半導(dǎo)體襯底100形成STI溝槽132 ；步驟S203 :在STI溝槽132中填充絕緣材料，并去除STI刻蝕阻擋層131及多余的填充材料，得到STI淺溝槽隔離結(jié)構(gòu)200 ；步驟S204 :在步驟S203得到的結(jié)構(gòu)表面依次形成第二介質(zhì)層102、第二傳導(dǎo)層120和第一刻蝕阻擋層111。步驟S201中，如圖5所示，第一介質(zhì)層101為柵氧化層，其介質(zhì)材料通常為二氧化硅或氮氧化硅。隨著器件特征尺寸的進(jìn)一步縮小，第一介質(zhì)層101的材料優(yōu)選為氧化鉿、氧化鋯、氧化鋁等高介電常數(shù)材料，以減小器件的漏電流。第一介質(zhì)層101的制備工藝可以為化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或熱氧化法等。本具體實(shí)施方式
中，第一介質(zhì)層101的厚度為50 A 200 A,更優(yōu)的，第一介質(zhì)層101的厚度為80 A 150人。該步驟中，第一傳導(dǎo)層110用以制備存儲(chǔ)器的浮柵FG，其介質(zhì)材料為多晶硅或氮化硅或具有導(dǎo)電性的納米晶體材料，為獲得較好的電學(xué)性能，通常在多晶硅材料中摻雜雜質(zhì)粒子，如N型雜質(zhì)磷或P型雜質(zhì)硼。形成第一傳導(dǎo)層110的方法包括化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)等。本具體實(shí)施方式
中，第一傳導(dǎo)層110的 厚度為100A 500A,更優(yōu)的，第一傳導(dǎo)層110的厚度為200A 400A。該步驟中，STI刻蝕阻擋層131用于在形成STI淺溝槽隔離結(jié)構(gòu)200過程中作為掩膜層，保護(hù)有源器件區(qū)域010和其他期間區(qū)域020的各膜層結(jié)構(gòu)不被刻蝕，其介質(zhì)材料為氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)，其制備工藝可以為化學(xué)氣相沉積(CVD)。步驟S202中，如圖6所示，在有源器件區(qū)010和其他器件區(qū)域020的邊界處，在STI刻蝕阻擋層131表面開窗口，并以其為掩膜依次去除第一傳導(dǎo)層110、第一介質(zhì)層101以及部分半導(dǎo)體襯底100，形成STI溝槽132。該步驟中，STI刻蝕阻擋層131開窗口采用光刻刻蝕的方法實(shí)現(xiàn)，第一傳導(dǎo)層110、第一介質(zhì)層101的去除以及在暴露出的半導(dǎo)體襯底100上刻蝕形成溝槽額工藝為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)。步驟S203中，如圖7所示，在STI溝槽132中填充絕緣材料，形成STI淺溝槽隔離結(jié)構(gòu)200，并去除STI刻蝕阻擋層131以及多余的填充材料。該步驟中，STI溝槽132中填充的絕緣材料為本領(lǐng)域技術(shù)人員熟知的用于制備STI/ACT隔離結(jié)構(gòu)的任何材料。STI刻蝕阻擋層131的去除采用濕法腐蝕工藝進(jìn)行，多余的填充材料去除以及完整STI淺溝槽隔離結(jié)構(gòu)200的形成還包括采用化學(xué)機(jī)械拋光方法的平坦化過程等。步驟S204，如圖8所示，在步驟S203得到的結(jié)構(gòu)表面依次形成第二介質(zhì)層102、第二傳導(dǎo)層120和第一刻蝕阻擋層111。該步驟中，第二介質(zhì)層102為絕緣層間介質(zhì)層，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)，其制備工藝可以為化學(xué)氣相沉積(CVD)。本具體實(shí)施方式
中，第二介質(zhì)層102的厚度為50人 350A,更優(yōu)的，第二介質(zhì)層102的厚度為100A 300A。該步驟中，第二傳導(dǎo)層120用以制備存儲(chǔ)器的控制柵CG，其介質(zhì)材料為多晶硅或金屬，其材料為多晶硅時(shí)，多晶硅的摻雜類型原則上與半導(dǎo)體襯底的摻雜類型相同，其制備工藝可以為化學(xué)氣相沉積(CVD)等。本具體實(shí)施方式
中，第二傳導(dǎo)層120的厚度為600A 1700A,更優(yōu)的，第二傳導(dǎo)層120的厚度為800A 1500A。該步驟中，第一刻蝕阻擋層111用于在隨后的刻蝕工藝中作為掩膜層，保護(hù)其下面的膜層不被刻蝕，其介質(zhì)材料為氮化娃、碳化娃、氮氧化娃、含碳娃氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)，其制備工藝可以為化學(xué)氣相沉積(CVD)。本具體實(shí)施方式
中，第一刻蝕阻擋層111的厚度為1500人 6000A,更優(yōu)的，第一刻蝕阻擋層111的厚度為3000人 5000人。在具體制備工藝中，該步驟根據(jù)不同器件尺寸及半導(dǎo)體工藝，選擇相應(yīng)的STl或ACT隔離結(jié)構(gòu)。
步驟S3 :在有源器 件區(qū)010內(nèi)的第一刻蝕阻擋層111上開窗口，并去除覆蓋半導(dǎo)體襯底100上其他區(qū)域020表面的第一刻蝕阻擋層111，在上述刻蝕側(cè)壁形成第一隔離介質(zhì)層 201。該步驟中，如圖9所示，在有源器件區(qū)010內(nèi)第一刻蝕阻擋層111上開窗口以及去除覆蓋半導(dǎo)體襯底100上其他區(qū)域020表面的第一刻蝕阻擋層111的工藝為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，例如采用旋涂工藝在第一刻蝕阻擋層111上形成光刻膠層，然后采用曝光、顯影工藝處理，去除設(shè)定區(qū)域上的光刻膠，形成光刻膠開口，最后以光刻膠為掩膜，刻蝕第一刻蝕阻擋層111，將光刻膠上的開口圖案轉(zhuǎn)移到第一刻蝕阻擋層111上。該步驟中，如圖10所示，在刻蝕形成的第一刻蝕阻擋層111側(cè)壁形成第一隔離介質(zhì)層201。該第一隔離介質(zhì)層201位于第一刻蝕阻擋層111的所有刻蝕側(cè)壁，外圍輪廓為弧形，其形成工藝與半導(dǎo)體制備工藝中側(cè)墻的形成工藝近似，可以為在所開窗口內(nèi)沉積第一隔離介質(zhì)材料，采用等離子刻蝕工藝刻蝕該第一隔離介質(zhì)材料，并在等離子體刻蝕工藝中同時(shí)進(jìn)行化學(xué)刻蝕和物理轟擊，去除窗口中間部分的第一隔離介質(zhì)材料，刻蝕工藝完成后，即在窗口的兩個(gè)側(cè)壁形成弧形的第一隔離介質(zhì)層201。該具體實(shí)施方式
中，第一隔離介質(zhì)層201的介質(zhì)材料為二氧化硅。步驟S4 :以第一刻蝕阻擋層111及第一隔離介質(zhì)層201作掩膜，刻蝕至暴露出第一介質(zhì)層101表面，得到位于半導(dǎo)體結(jié)構(gòu)表面的第一溝槽210。圖3為本發(fā)明提供的存儲(chǔ)器制備方法中步驟S4流程圖。如圖3所示,步驟S4具體包括以下步驟步驟S401 :刻蝕第二傳導(dǎo)層120、第二介質(zhì)層102至暴露出第一傳導(dǎo)層110表面；步驟S402 :在第二傳導(dǎo)層120側(cè)壁形成第二隔離介質(zhì)層202 ；步驟S403 :刻蝕第一傳導(dǎo)層110、第一介質(zhì)層101至暴露出半導(dǎo)體襯底100表面；步驟S404 :在第一傳導(dǎo)層110、第一介質(zhì)層101側(cè)壁及第一隔離層201、第二隔離層202和暴露出的半導(dǎo)體襯底100表面形成第三隔離介質(zhì)層203。步驟S401、步驟S402中，如圖11所示，以第一刻蝕阻擋層111及第一隔離介質(zhì)層201作掩膜,依次刻蝕第二傳導(dǎo)層120、第二介質(zhì)層102至暴露出第一傳導(dǎo)層110表面。第二傳導(dǎo)層120、第二介質(zhì)層102的刻蝕工藝為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)?？涛g完成后，在第二傳導(dǎo)層120側(cè)壁形成第二隔離介質(zhì)層202。該第二隔離介質(zhì)層位于第二傳導(dǎo)層120側(cè)壁，外圍輪廓為弧形，其形成工藝與半導(dǎo)體制備工藝中側(cè)墻的形成工藝近似，可以為在刻蝕形成的溝槽內(nèi)沉積第二隔離介質(zhì)材料，采用等離子刻蝕工藝刻蝕該第二隔離介質(zhì)材料，并在等離子體刻蝕工藝中同時(shí)進(jìn)行化學(xué)刻蝕和物理轟擊，去除窗口中間部分的第二隔離介質(zhì)材料，刻蝕工藝完成后，即在第二傳導(dǎo)層120側(cè)壁形成弧形的第二隔離介質(zhì)層202。該步驟中，第二隔離介質(zhì)層202為絕緣介質(zhì)層，用于將第二傳導(dǎo)層120與隨后形成的第三傳導(dǎo)層130隔離開，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)。在本具體實(shí)施方式
中，第二隔離介質(zhì)層202在溝道長度方向的寬度范圍為50人 350A,更優(yōu)的，第二隔離介質(zhì)層202在溝道長度方向的寬度范圍為
80A 200A。步驟S403、步驟S404中，如圖12所示，以第一刻蝕阻擋層111及第一隔離介質(zhì)層201、第二隔離介質(zhì)層202作掩膜,刻蝕第一傳導(dǎo)層110、第一介質(zhì)層101至暴露出半導(dǎo)體襯底100表面，其中，第一傳導(dǎo)層110和第一介質(zhì)層101的刻蝕/腐蝕工藝為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)。刻蝕/腐蝕完成后，在第一傳導(dǎo)層110、第一介質(zhì)層101側(cè)壁及第一隔離介質(zhì)層201、第二隔離介質(zhì)層202和暴露出的半導(dǎo)體襯底100表面形成第三隔離介質(zhì)層
203。該第三隔離介質(zhì)層位于第一傳導(dǎo)層110、第一介質(zhì)層101側(cè)壁和第一隔離介質(zhì)層201、第二隔離介質(zhì)層202表面，外圍輪廓為弧形，并覆蓋位于第一溝槽210底部的、暴露出的半導(dǎo)體襯底100表面，其形成工藝與半導(dǎo)體制備工藝中側(cè)墻的形成工藝近似，可以為在刻蝕形成的溝槽內(nèi)沉積第三隔離介質(zhì)材料，采用等離子刻蝕工藝刻蝕該第三隔離介質(zhì)材料，并在等離子體刻蝕工藝中同時(shí)進(jìn)行化學(xué)刻蝕和物理轟擊，去除窗口中間部分多余的第三隔離介質(zhì)材料，刻蝕工藝完成后，即在第一傳導(dǎo)層110、第一介質(zhì)層101側(cè)壁及第一隔離介質(zhì)層201、第二隔離介質(zhì)層202表面形成弧形的第三隔離介質(zhì)層203，并覆蓋位于第一溝槽210底部的、暴露出的半導(dǎo)體襯底100表面。 該步驟中，第三隔離介質(zhì)層203為隧穿氧化層，用于將隨后形成的第三傳導(dǎo)層130與第一傳導(dǎo)層110及半導(dǎo)體襯底100隔離開，并實(shí)現(xiàn)存儲(chǔ)器的讀寫等編程操作。第三隔離介質(zhì)層203的介質(zhì)材料為氧化硅或氮化硅或二者的復(fù)合結(jié)構(gòu)。在本具體實(shí)施方式
中，第三隔離介質(zhì)層203在溝道長度方向的寬度范圍為50A 200 A,其厚度范圍為80A-150 A;更優(yōu)的，第三隔離介質(zhì)層203在溝道長度方向的寬度范圍為80A 150 A,厚度為100 A 130 A。本具體實(shí)施方式
中，第三隔離介質(zhì)層203同時(shí)覆蓋半導(dǎo)體襯底100上的其他區(qū)域020表面，用以充當(dāng)該區(qū)域引出電極的柵氧化層。該步驟中，所涉及的刻蝕工藝為等離子干法刻蝕或反應(yīng)離子刻蝕，也可以選用濕法腐蝕工藝。刻蝕過程中根據(jù)介質(zhì)層材料的變化,變換不同的刻蝕劑,為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)。步驟S5 :在步驟S4得到的半導(dǎo)體結(jié)構(gòu)表面依次沉積第三傳導(dǎo)層130、第二刻蝕阻擋層112和第三刻蝕阻擋層113。該步驟中，如圖13所示，第三傳導(dǎo)層130的制備工藝可選用化學(xué)氣相沉積(CVD)方法，所沉積的第三傳導(dǎo)層130的厚度大于第一溝槽210的深度，其介質(zhì)材料為多晶硅或金屬。該步驟中，如圖13所示，第二刻蝕阻擋層112通過熱氧化、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)等方法制備，起到保護(hù)層的作用，在隨后的刻蝕工藝中保護(hù)位于其下方的第三傳導(dǎo)層130，其介質(zhì)材料為二氧化硅。該步驟中，如圖13所示，第三刻蝕阻擋層113介質(zhì)材料為氮化硅。本具體實(shí)施方式
中，第三刻蝕阻擋層113的厚度為300A 500A,更優(yōu)的，第三刻蝕阻擋層113的厚度為400A。步驟S6 :依次去除覆蓋有源器件區(qū)010表面的第三刻蝕阻擋層113和第二刻蝕阻擋層112，并平坦化至暴露出第一刻蝕阻擋層111表面。該步驟中，如圖14所示，覆蓋有源器件區(qū)010表面的第三刻蝕阻擋層113、第二刻蝕阻擋層112的去除為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)，例如采用旋涂工藝在第三刻蝕阻擋層113表面形成光刻膠層，然后采用曝光、顯影工藝處理，去除設(shè)定區(qū)域上的光刻膠，形成光刻膠開口，最后以光刻膠為掩膜，依次去除第三刻蝕阻擋層113和第二刻蝕阻擋層112。本具體實(shí)施方式
中，第三刻蝕阻擋層113和第二刻蝕阻擋層112的去除均可采用干法刻蝕或濕法腐蝕方法完成。該步驟中，如圖15所示，采用化學(xué)機(jī)械拋光(CMP)方法對(duì)結(jié)構(gòu)表面進(jìn)行平坦化至暴露出第一刻蝕阻擋層111表面，此時(shí)，填充在第一溝槽210內(nèi)的第三傳導(dǎo)層130a表面與第一刻蝕阻擋層111表面基本持平。第三傳導(dǎo)層130a作為存儲(chǔ)器陣列的字線WL，并形成了存儲(chǔ)器單元的柵極G。步驟S7:在第一溝槽210內(nèi)填充的第三傳導(dǎo)層130a表面覆蓋第四刻蝕阻擋層114，并以此為掩膜，去除覆蓋結(jié)構(gòu)表面的第一刻蝕阻擋層111和第三刻蝕阻擋層113。該步驟中，如圖16所示，在第一溝槽210內(nèi)填充的第三傳導(dǎo)層130a表面形成第四刻蝕阻擋層114。第四刻蝕阻擋層114起到保護(hù)層的作用，在隨后的刻蝕工藝中保護(hù)存儲(chǔ)器結(jié)構(gòu)及位于其中的字線(即第三傳導(dǎo)層130a)，其介質(zhì)材料為二氧化硅，。
該步驟中，如圖17所示，覆蓋結(jié)構(gòu)表面的第一刻蝕阻擋層111和第三刻蝕阻擋層113的去除均可采用濕法腐蝕工藝進(jìn)行，可選的腐蝕劑為熱磷酸等。本具體實(shí)施方式
中，在第一刻蝕阻擋層111和第三刻蝕阻擋層113的腐蝕過程中，第二刻蝕阻擋層112也被同步腐蝕去除。步驟S8 以第四刻蝕阻擋層114為掩膜，在半導(dǎo)體襯底100上的有源器件區(qū)010進(jìn)行刻蝕至暴露出所述半導(dǎo)體襯底100表面。該步驟中，如圖18所示，以第四刻蝕阻擋層114為掩膜，依次去除有源器件區(qū)010表面的第二傳導(dǎo)層120、第二介質(zhì)層102、第一傳導(dǎo)層110以及第一介質(zhì)層101,至暴露出半導(dǎo)體襯底100表面。刻蝕后保留的第一傳導(dǎo)層110為分柵式閃存存儲(chǔ)器的浮柵FG，刻蝕后保留的第二傳導(dǎo)層120為分柵式閃存存儲(chǔ)器的控制柵CG。該步驟中，半導(dǎo)體襯底100上的其他區(qū)域020被光刻膠掩膜覆蓋，刻蝕去除上述介質(zhì)層的工藝為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)。步驟S9 :光刻構(gòu)圖形成與外電源連接的電極。該步驟中，如圖19所示，在半導(dǎo)體襯底100上的其他區(qū)域020內(nèi)根據(jù)設(shè)計(jì)結(jié)構(gòu)光刻構(gòu)圖，并去除多余的第三傳導(dǎo)層130和第三隔離介質(zhì)層203，形成半導(dǎo)體襯底100上其他半導(dǎo)體器件與外電源連接的電極130b。該過程中，多余第三傳導(dǎo)層230和第一介質(zhì)層101的去除工藝為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)。本具體實(shí)施方式
提供的存儲(chǔ)器制備方法中，還包括形成存儲(chǔ)器單元源摻雜區(qū)、漏摻雜區(qū)以及與源/漏摻雜區(qū)連接的位線、字線WL/柵極旁側(cè)的側(cè)墻、以及常規(guī)的金屬連接等步驟，這些結(jié)構(gòu)的實(shí)現(xiàn)可采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)。如圖19所示，半導(dǎo)體襯底100上具有STI淺溝槽200隔離的有源器件區(qū)010和其他區(qū)域020，存儲(chǔ)器位于有源器件區(qū)010內(nèi)。本具體實(shí)施方式
提供的存儲(chǔ)器制備方法得到的存儲(chǔ)器結(jié)構(gòu)為分柵式閃存存儲(chǔ)器，每一個(gè)存儲(chǔ)器單元包括兩個(gè)存儲(chǔ)位單元，每個(gè)存儲(chǔ)位單元分別具有第一傳導(dǎo)層110形成的浮柵FG和間隔設(shè)置其上的第二傳導(dǎo)層120形成的控制柵CG，兩個(gè)存儲(chǔ)位單元共用一字線130a。該存儲(chǔ)器結(jié)構(gòu)中，字線130a與浮柵FG(即第一傳導(dǎo)層110)及半導(dǎo)體襯底100之間設(shè)置有隧穿氧化層(即第三隔離介質(zhì)層203);浮柵FG(S卩第一傳導(dǎo)層110)與半導(dǎo)體襯底100之間均設(shè)置有柵氧化層；浮柵FG(即第一傳導(dǎo)層110)與控制柵CG(即第二傳導(dǎo)層120)之間設(shè)置有層間介質(zhì)層(即第二介質(zhì)層102)。存儲(chǔ)位單元通過在字線130a上加高壓擦除電荷，而編程動(dòng)作則采用熱電子注入方式進(jìn)行。
如圖19所示，半導(dǎo)體襯底100上其他區(qū)域020上其他半導(dǎo)體器件引出電極130b旁側(cè)具有側(cè)墻213，其制備方法可以為本領(lǐng)域技術(shù)人員熟知的任何方法，其介質(zhì)材料為氧化
硅或多孔二氧化硅。作為最佳實(shí)施例，本具體實(shí)施方式
提供的存儲(chǔ)器制備方法中，第一介質(zhì)層101、第二介質(zhì)層102、第三介質(zhì)層103、第二刻蝕阻擋層112、第四刻蝕阻擋層114、第一隔離介質(zhì)層201、第二隔離介質(zhì)層202、第三隔離介質(zhì)層203均為二氧化娃；第一傳導(dǎo)層110、第二傳導(dǎo)層120、第三傳導(dǎo)層130均為多晶硅；第一刻蝕阻擋層111、第三刻蝕阻擋層113均為氮化硅。其中，第一介質(zhì)層101的厚度為100 A,第二介質(zhì)層102的厚度為200A;第一傳導(dǎo)層Iio的厚度為200A,第二傳導(dǎo)層120的厚度為1000A,第一刻蝕阻擋層ill的厚度為4000A,第三刻蝕阻擋層113的厚度為400A,第二隔離介質(zhì)層202在溝槽長度方向的寬度為100 A,第三隔離介質(zhì)層203在溝道長度方向的寬度為100A,厚度為80 A。此時(shí)，存儲(chǔ)位單元上通過在字 線130a上施加高壓擦除電荷，并采用多晶硅對(duì)多晶硅之間的擦除方式，而編程動(dòng)作則采用熱電子注入方式進(jìn)行。作為可選實(shí)施例，本具體實(shí)施方式
提供的存儲(chǔ)器制備方法中，第一介質(zhì)層101為、第二介質(zhì)層102、第三介質(zhì)層103、第二刻蝕阻擋層112、第四刻蝕阻擋層、第一隔離介質(zhì)層201、第二隔離介質(zhì)層202、第三隔離介質(zhì)層203均為二氧化娃；第一傳導(dǎo)層110、第二傳導(dǎo)層120均為具有導(dǎo)電性的納米晶體材料，第三傳導(dǎo)層130為金屬；第一刻蝕阻擋層111、第三刻蝕阻擋層113均為氮化硅。其中，第一介質(zhì)層101的厚度為120 A,第二介質(zhì)層102的厚度為250A;第一傳導(dǎo)層110的厚度為300A,第二傳導(dǎo)層120的厚度為1200A,第一刻蝕阻擋層111的厚度為4500A,第三刻蝕阻擋層113的厚度為500A,第二隔離介質(zhì)層202在溝槽長度方向的寬度為120 A,第三隔離介質(zhì)層203在溝道長度方向的寬度為110A,厚度為150 A。此時(shí)，存儲(chǔ)位單元上通過在字線130a上施加高壓擦除電荷，而編程動(dòng)作則采用熱電子注入方式進(jìn)行。本具體實(shí)施方式
提供的存儲(chǔ)器制備方法，通過使兩個(gè)存儲(chǔ)位單元共享使用同一個(gè)字線130a，以對(duì)字線130a，兩個(gè)控制柵(即第二傳導(dǎo)層120)以及存儲(chǔ)器源漏極區(qū)域施加不同的工作電壓實(shí)現(xiàn)對(duì)存儲(chǔ)位單元的讀取、擦除以及采用熱電子注入方式進(jìn)行的編程動(dòng)作。該方法中，共享字線130a的存儲(chǔ)器使得分柵式閃存其能夠在保持芯片的電學(xué)隔離性能不變的情況下，有效地縮小芯片面積，同時(shí)也可以避免過擦除的問題。此外，本具體實(shí)施方式
提供的存儲(chǔ)器制備方法中，存儲(chǔ)器陣列字線130a(即存儲(chǔ)器單元柵極G)與襯底上其他半導(dǎo)體器件的引出電極130b同步完成，不增加任何工藝步驟和工藝難度，制備過程中不會(huì)對(duì)存儲(chǔ)器等半導(dǎo)體結(jié)構(gòu)造成損傷和影響。。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)施例。
權(quán)利要求
1.一種存儲(chǔ)器制備方法，步驟包括 (1)提供一半導(dǎo)體襯底，其上具有有源器件區(qū)； (2)在所述半導(dǎo)體襯底上依次形成第一介質(zhì)層、第一傳導(dǎo)層、第二介質(zhì)層、第二傳導(dǎo)層以及第一刻蝕阻擋層； (3)在所述有源器件區(qū)內(nèi)的第一刻蝕阻擋層上開窗口并去除覆蓋半導(dǎo)體襯底上有源器件區(qū)外部分表面的第一刻蝕阻擋層，并在上述刻蝕側(cè)壁形成第一隔離介質(zhì)層； (4)以所述第一刻蝕阻擋層及第一隔離介質(zhì)層作掩膜，刻蝕至暴露出所述半導(dǎo)體襯底表面，得到位于半導(dǎo)體結(jié)構(gòu)表面的第一溝槽； (5)在步驟(4)得到的結(jié)構(gòu)表面依次沉積第三傳導(dǎo)層、第二刻蝕阻擋層和第三刻蝕阻擋層； (6)依次去除覆蓋有源器件區(qū)表面的第三刻蝕阻擋層和第二刻蝕阻擋層，并平坦化至暴露出所述第一刻蝕阻擋層表面； (7)在所述第一溝槽內(nèi)填充的第三傳導(dǎo)層表面覆蓋第四刻蝕阻擋層，并以此為掩膜，去除覆蓋結(jié)構(gòu)表面的第一刻蝕阻擋層和第三刻蝕阻擋層； (8)以所述第四刻蝕阻擋層為掩膜，在所述半導(dǎo)體襯底上的有源器件區(qū)域進(jìn)行刻蝕至暴露出所述半導(dǎo)體襯底表面； (9)光刻構(gòu)圖去除所述有源器件區(qū)外多余的第二傳導(dǎo)層和第三隔離介質(zhì)層，形成與外電源連接的電極。
2.根據(jù)權(quán)利要求I所述的存儲(chǔ)器制備方法，其特征在于，所述步驟(2)包括形成STI淺溝槽隔離結(jié)構(gòu)的步驟，其具體包括 (201)在所述半導(dǎo)體襯底上依次形成第一介質(zhì)層、第一傳導(dǎo)層、STI刻蝕阻擋層； (202)在所述STI刻蝕阻擋層上開窗口，依次刻蝕第一傳導(dǎo)層、第一介質(zhì)層及部分半導(dǎo)體襯底形成第STI溝槽； (203)在所述STI溝槽中填充絕緣材料，并去除所述STI刻蝕阻擋層及多余的填充材料，得到STI淺溝槽隔離結(jié)構(gòu)； (204)在步驟(203)得到的結(jié)構(gòu)表面依次形成第二介質(zhì)層、第二傳導(dǎo)層和第一刻蝕阻擋層。
3.根據(jù)權(quán)利要求I或2所述的存儲(chǔ)器制備方法，其特征在于，所述步驟(4)包括 (401)刻蝕所述第二傳導(dǎo)層、第二介質(zhì)層至暴露出第一傳導(dǎo)層表面； (402)在所述第二傳導(dǎo)層側(cè)壁形成第二隔離介質(zhì)層； (403)刻蝕所述第一傳導(dǎo)層、第一介質(zhì)層至暴露出所述半導(dǎo)體襯底表面； (404)在所述第一傳導(dǎo)層、第一介質(zhì)層側(cè)壁及第一隔離介質(zhì)層、第二隔離介質(zhì)層、暴露出的半導(dǎo)體襯底表面形成第三隔離介質(zhì)層。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器制備方法，其特征在于，所述第一介質(zhì)層為柵氧化層，其厚度為50人 200 K。
5.根據(jù)權(quán)利要求3所述的存儲(chǔ)器制備方法，其特征在于，所述第二介質(zhì)層、第二隔離介質(zhì)層均為絕緣介質(zhì)層，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)；其中，所述第二介質(zhì)層厚度為50人 350A,所述第二隔離介質(zhì)層在溝道長度方向的寬度范圍為50A 350A。
6.根據(jù)權(quán)利要求3所述的存儲(chǔ)器制備方法，其特征在于，所述第三介質(zhì)隔離層為隧穿氧化層，其介質(zhì)材料為氧化硅或氮化硅或二者的復(fù)合結(jié)構(gòu)，其在溝道長度方向的寬度范圍為50A 200人,其厚度為80人 150 A。
7.根據(jù)權(quán)利要求3所述的存儲(chǔ)器制備方法，其特征在于，所述第一傳導(dǎo)層介質(zhì)材料為多晶硅或氮化硅或具有導(dǎo)電性的納米晶體材料；所述第二傳導(dǎo)層介質(zhì)材料為多晶硅或金屬；所述第三傳導(dǎo)層介質(zhì)材料為多晶硅或金屬。
8.根據(jù)權(quán)利要求3所述的存儲(chǔ)器制備方法，其特征在于，所述第一刻蝕阻擋層、第三刻蝕阻擋層介質(zhì)材料為氮化娃。
9.根據(jù)權(quán)利要求3所述的存儲(chǔ)器制備方法，其特征在于，所述第一隔離介質(zhì)層、第二刻 蝕阻擋層、第四刻蝕阻擋層均為二氧化硅。
10.根據(jù)權(quán)利要求3任意一項(xiàng)所述的存儲(chǔ)器制備方法，其特征在于，所述填充在第一溝槽內(nèi)的第三傳導(dǎo)層作為字線，并同時(shí)形成存儲(chǔ)器單元的柵極；所述步驟(6)中剩余的第一傳導(dǎo)層、第二傳導(dǎo)層分別作為存儲(chǔ)器的浮柵和控制柵。
全文摘要
一種存儲(chǔ)器制備方法，屬于半導(dǎo)體技術(shù)領(lǐng)域，先后在半導(dǎo)體襯底上完成存儲(chǔ)器字線、存儲(chǔ)位單元的控制柵及浮柵的制備，并分步完成對(duì)第二耦合傳導(dǎo)層的刻蝕，在不損傷和影響存儲(chǔ)器結(jié)構(gòu)的情況下，完成襯底上其他半導(dǎo)體器件引出電極的制備。該方法中，共享字線的存儲(chǔ)器使得分柵式閃存其能夠在保持芯片的電學(xué)隔離性能不變的情況下，有效地縮小芯片面積，同時(shí)也可以避免過擦除的問題。此外，本發(fā)明提供的存儲(chǔ)器制備方法中，存儲(chǔ)器陣列字線與襯底上其他半導(dǎo)體器件的引出電極同步完成，不增加任何工藝步驟和工藝難度，制備過程中不會(huì)對(duì)存儲(chǔ)器等半導(dǎo)體結(jié)構(gòu)造成損傷和影響。
文檔編號(hào)H01L21/8247GK102637646SQ201110035568
公開日2012年8月15日 申請(qǐng)日期2011年2月10日 優(yōu)先權(quán)日2011年2月10日
發(fā)明者孔蔚然, 張博, 顧靖 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司