專利名稱：半導(dǎo)體結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，具體涉及保護(hù)環(huán)的結(jié)構(gòu)，屬于半導(dǎo)體技術(shù)領(lǐng)域。
背景技術(shù)：
現(xiàn)代高壓功率半導(dǎo)體器件由于其工作頻率高、開關(guān)速度快、控制效率高而得到越來越廣泛的應(yīng)用，但是由于半導(dǎo)體工藝采用平面型終端結(jié)構(gòu)，結(jié)的深度較淺、結(jié)邊緣彎曲使得耐壓降低、穩(wěn)定性差，器件容易被破壞。為了提高器件耐壓及耐壓穩(wěn)定性，通常在器件邊界處采取措施即終端保護(hù)技術(shù)來減小表面電場強(qiáng)度，提高功率器件PN結(jié)的擊穿電壓。常用的終端結(jié)構(gòu)有以下幾種場板(Field Plate, FP)、場限環(huán)(FieldLimitingRing, FLR)、結(jié)終端擴(kuò)展(Junction Termination Extention, JTE)和橫向變慘雜(Variation of Lateral Doping, VLD)。其中，F(xiàn)P與FLR適用于電流垂直流向的器件,使之具有大的電流處理能力和大的電流增益，二者結(jié)合使用時(shí)刻有效抑制主結(jié)邊緣曲率效應(yīng)引起的電場集中，從而提供耐壓，并且與低壓集成電路工藝兼容。圖I為平面型器件常用的場限環(huán)結(jié)構(gòu)示意圖。如圖I所示，在具有第一半導(dǎo)體類型的半導(dǎo)體襯底101上生長一層外延層102 ;在外延層102表面形成具有第二半導(dǎo)體類型的I個(gè)主結(jié)103與多個(gè)場限環(huán)結(jié)104，主結(jié)103與場限環(huán)結(jié)104表面具有摻雜區(qū)105，摻雜區(qū)105具有相同的擴(kuò)散深度與摻雜濃度，在工藝上主結(jié)103與場限環(huán)結(jié)104在同一時(shí)間完成擴(kuò)散；在主結(jié)103與場限環(huán)結(jié)104的表面依次沉積氧化層106與場板107，并且場板107、氧化層106與外延層102構(gòu)成了 MIS結(jié)構(gòu)；當(dāng)給主結(jié)103加反偏電壓時(shí)，主結(jié)103的耗盡區(qū)也隨之增大，向外擴(kuò)展，MIS結(jié)構(gòu)也處于耗盡狀態(tài)，當(dāng)電壓增大到主結(jié)的雪崩擊穿電壓之前，主結(jié)103的耗盡區(qū)與場限環(huán)結(jié)104的耗盡區(qū)匯合，二者處于穿通狀態(tài)，此時(shí)場限環(huán)結(jié)104起到分壓的作用。在場限環(huán)結(jié)構(gòu)中，需要嚴(yán)格控制摻雜區(qū)的摻雜濃度與擴(kuò)散深度、以及主結(jié)與場限環(huán)結(jié)之間或相鄰場限環(huán)結(jié)之間的間距、場板的長度、氧化層的厚度等，因此會(huì)給結(jié)構(gòu)設(shè)計(jì)、模擬仿真帶來困難。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種半導(dǎo)體結(jié)構(gòu)，提高PN結(jié)的擊穿電壓，從而改善整個(gè)PN結(jié)的擊穿電壓，提高整個(gè)器件的性能，且結(jié)構(gòu)與工藝步驟簡單。為解決上述技術(shù)問題，本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)包括具有第一半導(dǎo)體類型的半導(dǎo)體襯底；覆蓋半導(dǎo)體襯底表面的外延層；位于外延層內(nèi)的具有第二半導(dǎo)體類型的第一擴(kuò)散區(qū)；在第一擴(kuò)散區(qū)表面的氧化層，且其表面與外延層表面基本持平；位于外延層表面的多晶硅層，且覆蓋部分氧化層表面、部分外延層表面及暴露出的第一擴(kuò)散區(qū)表面；以及位于暴露出的氧化層表面、暴露出的外延層表面與多晶硅層表面的絕緣層。本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)中，多晶娃層覆蓋部分外延層表面、全部第一擴(kuò)散區(qū)表面與部分氧化層表面，且多晶硅層覆蓋氧化層表面的尺寸D2為30微米至50微米。多晶硅層覆蓋第一擴(kuò)散區(qū)表面及部分外延層表面的尺寸Dl為5微米至10微米。本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)中，第一擴(kuò)散區(qū)通過擴(kuò)散或低能離子注入并高溫推進(jìn)形成，其摻雜濃度為2E1 IcnT3至3E1 IcnT3，其深度為5微米至10微米。氧化層通過熱氧化形成，其介質(zhì)材料為二氧化硅，其氧化層的厚度為2微米至3微米。多晶硅層通過化學(xué)氣相淀積方法沉積，其厚度為O. 4微米至O. 8微米。絕緣層采用熱氧化生長方法形成，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物、正硅酸乙酯TEOS中的任意一種，其厚度為
I.. 5微米至2. 5微米。作為較佳技術(shù)方案，第一半導(dǎo)體類型為N型，第二半導(dǎo)體類型為P型。 作為可選技術(shù)方案，第一半導(dǎo)體類型為P型，第二半導(dǎo)體類型為N型。本發(fā)明還提供了一種上述半導(dǎo)體結(jié)構(gòu)的制備方法，用以提高PN結(jié)表面的擊穿電壓，從而提高整個(gè)PN結(jié)的擊穿電壓，提高器件的耐用性，從而提高器件性能，其步驟包括(I)提供半導(dǎo)體襯底，并在半導(dǎo)體襯底表面生長外延層；(2)在外延層內(nèi)摻雜形成第一摻雜區(qū)；(3)在第一摻雜區(qū)表面生長氧化層；(4)在外延層表面沉積多晶硅層，且多晶硅層覆蓋第一摻雜區(qū)表面、部分氧化層表面以及部分外延層表面；(5)在暴露出的氧化層表面、暴露出的外延層表面及多晶娃層表面沉積一絕緣層。本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)制備方法中，第一擴(kuò)散區(qū)通過擴(kuò)散或低能離子注入并高溫推進(jìn)形成，其摻雜濃度為2E1 IcnT3至3E1 IcnT3，其深度為5微米至10微米；氧化層采用熱氧化方法生長，其介質(zhì)材料為二氧化硅，其厚度為2微米至3微米；多晶硅層通過CVD 方法沉積，其厚度為O. 4微米至O. 8微米，且所述多晶硅層覆蓋氧化層表面的尺寸為D2為30微米至50微米，多晶硅層覆蓋第一擴(kuò)散區(qū)表面及部分外延層表面的尺寸Dl為5微米至10微米；絕緣層的沉積采用熱氧化生長，其厚度I. 5微米至2. 5微米，絕緣層的介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳氮氧化硅、正硅酸乙酯TEOS中任意一種。本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)制備方法中，外延層的生長、氧化層、絕緣層的形成、以及多晶硅層的制備均采用標(biāo)準(zhǔn)常規(guī)半導(dǎo)體工藝實(shí)現(xiàn)。在該制備方法中，半導(dǎo)體襯底的摻雜濃度大于外延層的摻雜濃度，第一摻雜區(qū)為輕摻雜區(qū)域，其摻雜方式為擴(kuò)散或低能離子注入，并經(jīng)高溫推進(jìn)形成。作為較佳技術(shù)方案，第一半導(dǎo)體類型為N型，第二半導(dǎo)體類型為P型。作為可選技術(shù)方案，第一半導(dǎo)體類型為P型，第二半導(dǎo)體類型為N型。本發(fā)明的技術(shù)效果是通過使用RESURF技術(shù)，在半導(dǎo)體結(jié)構(gòu)中設(shè)置低摻雜的第一摻雜區(qū)，當(dāng)PN結(jié)反偏時(shí)，RESURF技術(shù)使PN結(jié)能均勻承壓。在本發(fā)明提出的半導(dǎo)體結(jié)構(gòu)中，增加了氧化層，且氧化層較厚，也可有效提高擊穿電壓。同時(shí)，本發(fā)明中提出的半導(dǎo)體結(jié)構(gòu)，結(jié)構(gòu)簡單，工藝簡便，大大簡化了器件設(shè)計(jì)、仿真與制作。


圖I為平面型器件常用的場限環(huán)結(jié)構(gòu)示意圖；圖2為本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)剖面結(jié)構(gòu)示意圖；圖3為本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)制備方法流程圖4a 圖4e為本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)制備方法工藝步驟結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述。圖2為本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)剖面結(jié)構(gòu)示意圖。如圖2所示,半導(dǎo)體結(jié)構(gòu)200包括具有第一半導(dǎo)體類型的半導(dǎo)體襯底201 ;覆蓋半導(dǎo)體襯底201表面的外延層202 ;位于外延層202內(nèi)的具有第二半導(dǎo)體類型的第一擴(kuò)散區(qū)206 ;在第一擴(kuò)散區(qū)206表面的氧化層207,其表面與外延層表面基本持平；位于外延層202表面的多晶硅層208，且多晶硅層208還覆蓋部分氧化層207表面及暴露出的所述第一 擴(kuò)散區(qū)206表面；以及覆蓋暴露出的氧化層207表面、暴露出的外延層202表面及多晶硅層208表面的絕緣層209。本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)中，多晶硅層208覆蓋氧化層207表面的尺寸D2為30微米至50微米，多晶硅層208覆蓋第一擴(kuò)散區(qū)206表面及部分外延層202表面的尺寸Dl為5微米至10微米。在本具體實(shí)施方式
中，半導(dǎo)體結(jié)構(gòu)200的第一擴(kuò)散區(qū)206通過擴(kuò)散或者低能離子注入并高溫推進(jìn)形成，其摻雜濃度為2E1 IcnT3至3E1 IcnT3，其深度為5微米至10微米；氧化層207通過熱氧化形成，其介質(zhì)材料為二氧化硅，其厚度為2微米至3微米；多晶硅層208通過化學(xué)氣相淀積方法沉積，其厚度為O. 4微米至O. 8微米；絕緣層209采用熱氧化生長方法形成，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物、正硅酸乙酯TEOS中的任意一種，其厚度為I. 5微米至2. 5微米。作為最佳實(shí)施例，半導(dǎo)體類型為N型。即在N+摻雜的半導(dǎo)體襯底201上外延生長一 N-摻雜的外延層202，在外延層202內(nèi)通過擴(kuò)散或低能離子注入并高溫推進(jìn)形成P-摻雜的第一擴(kuò)散區(qū)206，在第一擴(kuò)散區(qū)206表面通過熱氧化方法生長氧化層207 ;在外延層202表面覆蓋多晶硅層208，且多晶硅層208還覆蓋部分氧化層207表面及暴露出的第一擴(kuò)散區(qū)206表面；以及覆蓋暴露出的的氧化層207表面、暴露出的外延層202表面與多晶硅層208表面的絕緣層209。作為又一實(shí)施例，半導(dǎo)體類型為P型。即在P+摻雜的半導(dǎo)體襯底201上外延生長一 P-摻雜的外延層202，在外延層202內(nèi)通過擴(kuò)散或低能離子注入并高溫推進(jìn)形成N-摻雜的第一擴(kuò)散區(qū)206，在第一擴(kuò)散區(qū)206表面通過熱氧化方法生長氧化層207 ;在外延層202表面覆蓋多晶硅層208，且多晶硅層208還覆蓋部分氧化層207表面及暴露出的第一擴(kuò)散區(qū)206表面；以及覆蓋暴露出的氧化層207表面、暴露出的外延層202表面與多晶硅層208表面的絕緣層209。作為最佳實(shí)施例的參數(shù)選擇，半導(dǎo)體結(jié)構(gòu)200中，多晶硅層208覆蓋氧化層207表面的尺寸D2為40微米，多晶硅層208覆蓋第一擴(kuò)散區(qū)206表面及部分外延層202表面的尺寸Dl為6微米；第一擴(kuò)散區(qū)206的摻雜濃度為2. 5E1 IcnT3，其厚度為6微米；氧化層207的介質(zhì)材料為二氧化硅，其厚度為2. 5微米；多晶硅層208的厚度為O. 5微米；絕緣層209的介質(zhì)材料為正硅酸乙酯，其厚度為2微米。本具體實(shí)施方式
還提供了一種半導(dǎo)體結(jié)構(gòu)的制備方法，圖3為本具體實(shí)施方式
提供的半導(dǎo)體結(jié)構(gòu)制備方法流程圖。
在本具體實(shí)施方式
中，半導(dǎo)體結(jié)構(gòu)200的制備方法包括以下步驟步驟一，提供半導(dǎo)體襯底201，并在半導(dǎo)體襯底201表面生長一外延層202。該步驟中，如圖4a所示，所涉及的半導(dǎo)體襯底201及外延層202均為相同半導(dǎo)體類型摻雜，其中，外延層202位于半導(dǎo)體襯底201表面，半導(dǎo)體襯底201的摻雜濃度高于外延層202的摻雜濃度。步驟二，在外延層202內(nèi)進(jìn)行擴(kuò)散或者低能離子注入并高溫推進(jìn)，形成第一摻雜區(qū) 206。該步驟中，如圖4b所示，在外延層202表面依次沉積二氧化硅及氮化硅層，并以此作掩膜進(jìn)行擴(kuò)散或者低能離子注入并高溫推進(jìn)，形成第一摻雜區(qū)206，其摻雜濃度為2Ellcm_3至3Ellcm_3，其深度為5微米至10微米，最后去除用作掩膜的二氧化硅及氮化硅 層。步驟三，在第一摻雜區(qū)206表面通過熱氧化方法生長氧化層207。該步驟中，如圖4c所示，在外延層202表面沉積氮化硅層，采用熱氧化方法生長氧化層207，氧化層207的厚度小于第一摻雜區(qū)206的深度，最后去除用作掩膜的氮化硅層。氧化層207的介質(zhì)材料為二氧化硅，其厚度為2微米至3微米。步驟四，在外延層202表面沉積多晶硅層208，且多晶硅層208還覆蓋部分氧化層207表面及暴露出的第一擴(kuò)散區(qū)206表面。該步驟中，如圖4d所示，多晶硅層208通過化學(xué)氣相淀積方法沉積，采用刻蝕方法去除多余的多晶硅，該多晶硅層208的厚度為0. 4微米至0. 8微米。多晶硅層208覆蓋氧化層表面的尺寸D2為30微米至50微米，多晶硅層208覆蓋第一擴(kuò)散區(qū)206表面及部分外延層202表面的尺寸Dl為5微米至10微米。步驟五，在暴露的氧化層207表面與多晶硅層208表面沉積絕緣層209。該步驟中，如圖4e所示，絕緣層209采用熱氧化生長方法形成，其厚度為I. 5微米至2. 5微米。作為優(yōu)選技術(shù)方案，絕緣層209的介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳氮氧化硅、正硅酸乙酯TEOS中任意一種。作為較佳技術(shù)方案，第一半導(dǎo)體類型為N型，第二半導(dǎo)體類型為P型。作為可選技術(shù)方案，第一半導(dǎo)體類型為P型，第二半導(dǎo)體類型為N型。在具體實(shí)施方式
中，通過使用RESURF技術(shù)，在半導(dǎo)體結(jié)構(gòu)中設(shè)置低摻雜的第一摻雜區(qū)，當(dāng)PN結(jié)反偏時(shí)，RESURF技術(shù)使PN結(jié)能均勻承壓。在本發(fā)明提出的半導(dǎo)體結(jié)構(gòu)中，增加了氧化層，且氧化層較厚，也可有效提高擊穿電壓。同時(shí)，本發(fā)明中提出的半導(dǎo)體結(jié)構(gòu)，結(jié)構(gòu)簡單，工藝簡便，大大簡化了器件設(shè)計(jì)、仿真與制作。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu),包括 半導(dǎo)體襯底，具有第一半導(dǎo)體類型摻雜； 第一半導(dǎo)體類型摻雜的外延層，位于所述半導(dǎo)體襯底表面； 其特征在于，還包括 第一擴(kuò)散區(qū)，具有第二半導(dǎo)體類型摻雜，位于所述外延層內(nèi)； 氧化層，位于在所述第一擴(kuò)散區(qū)內(nèi)，且其表面與所述外延層表面基本持平； 多晶硅層，覆蓋部分所述氧化層表面、部分所述外延層表面及暴露出的所述第一擴(kuò)散區(qū)表面； 以及絕緣層，覆蓋暴露出的所述氧化層表面、暴露出的所述外延層表面與所述多晶硅層表面。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述多晶硅層覆蓋所述氧化層表面的尺寸為30微米至50微米，所述多晶硅層覆蓋所述第一擴(kuò)散區(qū)表面及部分所述外延層表面的尺寸為5微米至10微米。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)的摻雜濃度為2Ellcm_3至3Ellcm_3，所述第一摻雜區(qū)的離子注入并高溫推進(jìn)后的深度為5微米至10微米。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述氧化層的介質(zhì)材料為二氧化硅，所述氧化層的厚度為2微米至3微米。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述多晶硅層的厚度為0.4微米至0.8微米。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述絕緣層的介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物、正硅酸乙酯TEOS中的任意一種，所述絕緣層的厚度為I. 5微米至2. 5微米。
7.根據(jù)權(quán)利要求1-6任意一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體類型為N型，所述第二半導(dǎo)體類型為P型。
8.根據(jù)權(quán)利要求1-6任意一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體類型為P型，所述第二半導(dǎo)體類型為N型。
9.一種如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其步驟包括 (1)提供一半導(dǎo)體襯底，并在所述半導(dǎo)體襯底表面生長外延層； (2)在所述外延層內(nèi)摻雜形成所述第一摻雜區(qū)； (3)在所述第一摻雜區(qū)表面生長所述氧化層； (4)在所述外延層表面沉積多晶硅層，且所述多晶硅層覆蓋所述第一摻雜區(qū)表面、部分所述氧化層表面以及部分所述外延層表面； (5)在暴露出的所述氧化層表面、暴露出的所述外延層表面及多所述晶硅層表面沉積所述絕緣層。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)制備方法，其特征在于，所述多晶硅覆蓋所述氧化層表面的尺寸為30微米至50微米，所述多晶硅層覆蓋所述第一擴(kuò)散區(qū)表面及部分所述外延層表面的尺寸為5微米至10微米。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)制備方法，其特征在于，所述第一摻雜區(qū)通過擴(kuò)散或離子注入并高溫推進(jìn)形成，所述第一摻雜區(qū)的摻雜濃度為2Ellcm_3至3Ellcm_3，其深度為5微米至10微米。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)制備方法，其特征在于，所述氧化層通過熱氧化方法形成，所述氧化層的介質(zhì)材料為二氧化硅，所述氧化層的厚度為2微米至3微米。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)制備方法，其特征在于，所述多晶硅層通過化學(xué)氣相淀積方法形成，所述多晶硅層的厚度為0. 4微米至0. 8微米。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)制備方法，其特征在于，所述絕緣層采用熱氧化生長方法形成，其厚度 為I. 5微米至2. 5微米，其介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物、正硅酸乙酯TEOS中的任意一種。
15.根據(jù)權(quán)利要求9-14任意一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體類型為N型，所述第二半導(dǎo)體類型為P型。
16.根據(jù)權(quán)利要求9-14任意一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體類型為P型，所述第二半導(dǎo)體類型為N型。
全文摘要
半導(dǎo)體結(jié)構(gòu)及其制備方法，屬于半導(dǎo)體器件領(lǐng)域，包括具有第一半導(dǎo)體類型的半導(dǎo)體襯底；覆蓋半導(dǎo)體襯底表面的外延層；位于外延層內(nèi)的具有第二半導(dǎo)體類型的第一擴(kuò)散區(qū)；在第一擴(kuò)散區(qū)表面的氧化層，且其表面與外延層表面基本持平；位于外延層表面的多晶硅層，且覆蓋部分氧化層表面、部分外延層表面及暴露出的所述第一擴(kuò)散區(qū)表面；以及位于暴露出的氧化層表面、暴露出的外延層表面與多晶硅層表面的絕緣層。通過使用RESURF技術(shù)，在半導(dǎo)體結(jié)構(gòu)中設(shè)置低摻雜的第一摻雜區(qū)，當(dāng)PN結(jié)反偏時(shí)，RESURF技術(shù)使PN結(jié)能均勻承壓。此外，較厚的氧化層也能有效提高PN結(jié)的擊穿電壓。同時(shí)，本發(fā)明中提出的半導(dǎo)體結(jié)構(gòu)，結(jié)構(gòu)簡單，工藝簡便。
文檔編號H01L21/02GK102637719SQ201110035570
公開日2012年8月15日 申請日期2011年2月10日 優(yōu)先權(quán)日2011年2月10日
發(fā)明者克里斯, 吳小利, 王顥 申請人:上海宏力半導(dǎo)體制造有限公司