專(zhuān)利名稱(chēng)：平面擴(kuò)展漏極晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種平面擴(kuò)展漏極晶體管及其制造方法。
背景技術(shù)：
擴(kuò)展漏極MOS(EDMOS)晶體管是在嵌入電源市場(chǎng)中使用的主 要器件。其結(jié)構(gòu)與傳統(tǒng)的MOSFET類(lèi)似。EDMOS晶體管包括有在 漏極區(qū)和溝道區(qū)之間的被稱(chēng)為漂移區(qū)的一個(gè)區(qū)，該漂移區(qū)被低度或輕 度摻雜。此漂移區(qū)被用來(lái)得到比在溝道和漏極之間的p-n結(jié)更高的擊 穿電壓。
圖7圖示出了與例如美國(guó)專(zhuān)利申請(qǐng)2004/002196所示的EDMOS 類(lèi)似的一種傳統(tǒng)的EDMOS晶體管。圖7A中以沿著從源極到漏極的 縱軸的截面圖形式的一個(gè)NMOS晶體管。圖7A的EDMOS晶體管 700包括基片701，在基片701上形成有不同的區(qū)。在圖7A中從左 至右，通過(guò)高摻雜區(qū)^++)形成源區(qū)702，并且示出該源區(qū)702連接 到源區(qū)接觸703。隨后通過(guò)一個(gè)P阱形成一個(gè)溝道區(qū)704，在溝道區(qū) 704之上形成控制柵極705，控制柵極705具有控制柵極接觸706， 并且該控制柵極705通過(guò)柵極絕緣層707與溝道區(qū)704絕緣。隨后在 該基片中形成僅被輕度摻雜(N-)的漂移區(qū)708。高度摻雜區(qū)^++)形成 漏極區(qū)709,該漏極區(qū)709被連接到漏極接觸710。箭頭711示意說(shuō)明 了電流的流動(dòng)。圖7B示出了圖7A所示EDMOS晶體管700的透視 圖。為了直觀起見(jiàn)，漏極區(qū)709和漂移區(qū)708的一部分被切掉。而且, 不同區(qū)被展示為簡(jiǎn)單的立方體。
根據(jù)需要的擊穿電壓類(lèi)型，決定該漂移區(qū)是否被擴(kuò)展和/或被降 低或增加摻雜。因此對(duì)于低擊穿電壓來(lái)說(shuō)，此漂移區(qū)的長(zhǎng)度相對(duì)較小， 且其摻雜相對(duì)較高。但這將導(dǎo)致的這樣的情況，即該晶體管或器件的
總體電阻相對(duì)受限，并且該總體電阻主要由溝道電阻所決定。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種平面擴(kuò)展漏極晶體管及其制造方 法，其中該平面擴(kuò)展漏極晶體管在優(yōu)選地不占較大面積的同時(shí)可最佳 地展現(xiàn)低電阻特性并且因此可同時(shí)實(shí)現(xiàn)較大電流通過(guò)該晶體管。
為了實(shí)現(xiàn)本發(fā)明上述目的，本發(fā)明獨(dú)立權(quán)利要求的技術(shù)方案提 供一種平面擴(kuò)展漏極晶體管及其制造方法。
根據(jù)一個(gè)示例的實(shí)施例，提供的平面擴(kuò)展漏極晶體管包括控 制柵極、漏極區(qū)、溝道區(qū)、以及漂移區(qū)，其中該漂移區(qū)被設(shè)置在該溝 道區(qū)和該漏極區(qū)之間。而且,該控制柵極被至少部分地埋入到該溝道 區(qū)中，并且該漂移區(qū)包括的摻雜材料密度低于該漏極區(qū)的摻雜材料密 度。具體地說(shuō)，該平面擴(kuò)展漏極晶體管可能包括一個(gè)漂移區(qū)。S卩，在該 漏極區(qū)和該溝道區(qū)之間僅設(shè)置一個(gè)漂移區(qū)，而在源極區(qū)和溝道區(qū)之間 不設(shè)置漂移區(qū)，即該溝道區(qū)和源極區(qū)彼此銜接。而且，該控制柵極和 該溝道區(qū)可通過(guò)一柵極絕緣層彼此絕緣。
根據(jù)本發(fā)明的示例的實(shí)施例，提供了一種制造平面擴(kuò)展漏極晶 體管的方法，其中該方法包括步驟在基片上形成半導(dǎo)體層，其中該半 導(dǎo)體層具有與該基片接觸的第一側(cè)和形成一個(gè)表面的第二相對(duì)側(cè)；并
且，通過(guò)去除在半導(dǎo)體層的第一部分中的該半導(dǎo)體層的一部分來(lái)形成 伸入到該半導(dǎo)體層的第一部分中的一個(gè)溝槽，使得該溝槽在該半導(dǎo)體 層的表面下方的至少一部分被去除。而且,在該溝槽中形成一個(gè)控制 柵極，并且通過(guò)在該半導(dǎo)體層中形成漏極區(qū)、源極區(qū)、漂移區(qū)和溝道 區(qū)而形成一個(gè)平面擴(kuò)展漏極晶體管，其中在該第一部分中形成該溝道 區(qū)，使得該控制柵極的至少一部分被該溝道區(qū)掩埋。具體地說(shuō)，可以在 形成該控制柵極之前在該溝槽中形成一柵極絕緣層。而且，可選地， 可通過(guò)該半導(dǎo)體層的第一部分的剩余部分，即由在該溝槽的形成過(guò)程 中未被除去的部分來(lái)形成該溝道區(qū)。具體地說(shuō)，該溝槽可以具有一梯 形截面。根據(jù)此示例的實(shí)施例,可通過(guò)任何適用的基片，例如通過(guò)SOI 基片，來(lái)形成該基片。
術(shù)語(yǔ)"平面的"特別表示相對(duì)于基片的延伸而言該晶體管是水平設(shè)置，并且可尤其區(qū)別于所謂的垂直晶體管。
術(shù)語(yǔ)"掩埋"可具體表示第一層的至少一部分(例如控制柵極)被 設(shè)置在第二層的表面之下(例如溝道區(qū))。例如，第一層可被第二層 完全包封，或可在第二層中形成的溝槽中形成該第一層。因此，實(shí)現(xiàn) 的設(shè)計(jì)方案是，該控制柵極的至少一部分被定位在由溝道區(qū)的表面水 平面形成的水平面之下。作為選擇，當(dāng)然可能在第一層和第二層之間 有第三層，例如柵極絕緣層。
術(shù)語(yǔ)"漂移區(qū)"可以具體地表示在漏極區(qū)和溝道區(qū)之間的一個(gè)區(qū)， 即低或輕摻雜的一個(gè)區(qū)。具體地說(shuō)，漂移區(qū)的摻雜可通過(guò)與漏極區(qū)相 同的摻雜材料來(lái)實(shí)現(xiàn)，但摻雜較低濃度，即在漂移區(qū)施加比漏極區(qū)較
低離子的摻雜。此漂移區(qū)可被用來(lái)得到比在溝道和漏極之間的p-n結(jié) 更高的擊穿電壓。
通過(guò)根據(jù)上述示例的實(shí)施例的平面擴(kuò)展漏極晶體管(平面的 EDMOS晶體管)，由于該控制柵極的至少一部分被設(shè)置為埋入到該溝 道區(qū)中，因而有可能提供一個(gè)以上的溝道區(qū)。具體地說(shuō)，其中可以形 成兩個(gè)溝道區(qū)或電流通路，一個(gè)形成在該控制柵極的下面而另一形成 在該控制柵極的上面。這將導(dǎo)致的情況是，由于可通過(guò)控制柵極影響 溝道區(qū)的更大面積,因而可降低溝道區(qū)的電阻，使得有可能有更大的電 流通過(guò)該溝道區(qū)而無(wú)需增加該平面的EDMOS晶體管的總面積。具體 地說(shuō)，由于根據(jù)本發(fā)明示例實(shí)施例的EDMOS晶體管有多于一個(gè)的可 能的電流通路，因而可不必象在普通EDMOS中那樣為了增加可能的 電流而增加溝道區(qū)的寬度。通過(guò)把控制柵極的至少一部分埋入設(shè)置在 源極區(qū)和漂移區(qū)之間的溝道區(qū)中，在可能提供幾個(gè)電流通路的同時(shí), 有可能實(shí)現(xiàn)從源極區(qū)通過(guò)該溝道區(qū)和該漂移區(qū)至漏極區(qū)的直接的電 流流動(dòng)。
可以看作示例的實(shí)施例的要點(diǎn)的是，把至少一個(gè)控制柵極埋入 或凹進(jìn)到形成溝道區(qū)的半導(dǎo)體層中，從而對(duì)于同一器件面積來(lái)說(shuō)，有 可能增加溝道的數(shù)量和/或溝道的面積。該方式有可能倍增電流通路 的數(shù)量，以便存在可有效地減少或降低溝道電阻的更多并行的溝道電 阻路徑。直觀地說(shuō)，可增加該控制柵極密度。為了產(chǎn)生掩埋的控制柵極，可將一個(gè)溝槽掘進(jìn)到該溝道區(qū)中,其中該溝槽可以有例如梯形或 管形的截面形狀。具體地說(shuō)，根據(jù)示例實(shí)施例方法中的工藝流程可以
盡可能多地保持與普通工藝流程相同，使得有可能與傳統(tǒng)的CMOS 處理流程相比只添加很少的附加工藝步驟。具體地說(shuō)，根據(jù)本方法示 例實(shí)施例，附加掩模的數(shù)量可能在一個(gè)工藝流程中受到限制。根據(jù)一 個(gè)示例實(shí)施例，該平面擴(kuò)展漏極晶體管可被形成為一個(gè)NMOS或 PMOS器件。
隨后描述該平面擴(kuò)展漏極晶體管的其他示例實(shí)施例。但是，這些
實(shí)施例也適用于制造該平面擴(kuò)展漏極晶體管的方法。
根據(jù)另一示例實(shí)施例，該平面擴(kuò)展漏極晶體管進(jìn)一步包括，控
制柵極接觸和源極區(qū)，其中該控制柵極接觸被電連接到該控制柵極，并 且其中該源極區(qū)至少部分地設(shè)置在該溝道區(qū)和該控制柵極接觸之間。
即，該控制柵極接觸可被設(shè)置在距該溝道區(qū)比距該源極區(qū)更遠(yuǎn)的位置 上。具體地說(shuō)，該控制柵極的一部分可被設(shè)置為掩埋在該源極區(qū)和/ 或該溝道區(qū)之下。具體地說(shuō),一柵極絕緣層可被進(jìn)一步設(shè)置在該源極 區(qū)與該控制柵極接觸和/或該控制柵極之間。
這種把控制柵極的一部分埋入在該溝道層中或設(shè)置在該溝道層 的表面之下的設(shè)計(jì)方案所導(dǎo)致的情況是形成一個(gè)以上的溝道區(qū)，這將
實(shí)現(xiàn)在該源極區(qū)和漏極區(qū)之間可以流動(dòng)更大的電流。術(shù)語(yǔ)"溝道層" 可以具體表示形成該溝道的整個(gè)層，例如被形成作為同一材料的單
層，必要時(shí)可以被形成為摻雜材料的單層。術(shù)語(yǔ)"溝道區(qū)"可以具體表 示該溝道層中引起電流在源極區(qū)和漏極區(qū)之間流動(dòng)的那部分，即溝道 層中提供晶體管的溝道功能的那部分。
根據(jù)該平面擴(kuò)展漏極晶體管的另一示例實(shí)施例，該控制柵極由 一個(gè)層形成。具體地說(shuō)，該控制柵極的至少一部分可以具有一個(gè)板狀 形式。而且可以通過(guò)多個(gè)板狀層來(lái)形成多個(gè)控制柵極，多個(gè)板狀層以 夾層方式放置，即以交替方式放置，其中一個(gè)板狀控制柵極跟著一個(gè) 溝道區(qū)，溝道區(qū)后再跟著一個(gè)板狀控制柵極，以此類(lèi)推。具體地說(shuō)，至 少一個(gè)板狀控制柵極可被完全埋入在該溝道層中。即，可在晶體管的 第一部分,即溝道區(qū)中形成一個(gè)多層的夾層結(jié)構(gòu)，所述溝道區(qū)設(shè)置在源極區(qū)和漂移區(qū)之間。這一夾層結(jié)構(gòu)可形成多個(gè)控制柵極和提供多個(gè)電
流流通路徑的多個(gè)溝道區(qū)。
根據(jù)另一示例實(shí)施例，該平面擴(kuò)展漏極晶體管還包括多個(gè)控制 柵極，其中的控制柵極具有實(shí)質(zhì)上為圓形的橫截面。具體地說(shuō)，控制柵
極可以具有一個(gè)在源極區(qū)和漂移區(qū)之間延伸的縱軸，其中取的是垂直 于該縱軸的截面。因此，控制柵極可被形成具有實(shí)質(zhì)上為管狀的形狀。 具體地說(shuō)，該管狀控制柵極可被埋入到該溝道層中，例如可被完全嵌入 該溝道層。該管狀控制柵極可形成一種層，即可水平地設(shè)置在該平面 型晶體管的坐標(biāo)系的一個(gè)平面中?？蛇x地，可在該溝道層中形成每一 個(gè)都具有多個(gè)管狀控制柵極的多個(gè)這種控制柵極層。
根據(jù)另一示例實(shí)施例，該平面擴(kuò)展漏極晶體管還包括多個(gè)控制 柵極，其中的多個(gè)控制柵極具有梳狀結(jié)構(gòu)。具體地說(shuō)，該梳狀結(jié)構(gòu)可包
括多個(gè)溝槽，或可由多個(gè)溝槽形成，該梳狀結(jié)構(gòu)可被形成在溝道層或 溝道區(qū)中。
術(shù)語(yǔ)"梳狀結(jié)構(gòu)"可以具體地表示一種結(jié)構(gòu)，以截面圖表示包括多 個(gè)控制柵極和多個(gè)溝道區(qū)，它們以齒狀結(jié)構(gòu)設(shè)置，即控制柵極和溝道 區(qū)相互嚙合。由于溝道層的較大面積將受到控制柵的狀態(tài)的影響，所 以該梳狀結(jié)構(gòu)可以增加溝道區(qū)的面積,即增加其中可以流動(dòng)電流的面 積。
根據(jù)另一示例實(shí)施例，該平面擴(kuò)展漏極晶體管還包括至少一個(gè) 控制柵極接觸，以及源極區(qū)，其中該至少一個(gè)控制柵極接觸被電連接到 多個(gè)控制柵極的至少之一，并且其中該至少一個(gè)控制柵極接觸被至少 部分地設(shè)置在該漂移區(qū)和該源極區(qū)之間。
這樣一個(gè)設(shè)計(jì)方案可以實(shí)現(xiàn)下列順序的區(qū)域。由漏極區(qū)形成第 一區(qū)，該漏極區(qū)鄰接漂移區(qū)，該漂移區(qū)鄰接其中結(jié)合或嵌入了控制柵 極的溝道區(qū),該溝道區(qū)鄰接源極區(qū)。
隨后描述制造該平面擴(kuò)展漏極晶體管的方法的另一示例實(shí)施 例。但這些實(shí)施例也適用于平面擴(kuò)展漏極晶體管。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟在該基片的第二 部分上形成一個(gè)中間層,以及在該基片和該中間層上形成半導(dǎo)體層，使得該半導(dǎo)體層的第一部分被設(shè)置在該中間層上。具體地說(shuō),該半導(dǎo)
體層可以完全或部分地覆蓋該中間層。例如，該中間層可以包括SiGe 或可由SiGe形成，而該半導(dǎo)體層可由硅形成。
此示例實(shí)施例不限于EDMOS晶體管的制造方法而是也可被用 于LDMOS或CMOS晶體管的制造。換句話(huà)說(shuō)，在"平面擴(kuò)展漏極晶體 管"中的術(shù)語(yǔ)"擴(kuò)展漏極"僅是可選的。即，具體地說(shuō)漂移區(qū)的形成是不 是必要的，相反地，對(duì)于此示例實(shí)施例來(lái)說(shuō)，漂移區(qū)的形成僅是可選 的。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟以溝槽接觸該中 間層的方式來(lái)實(shí)現(xiàn)溝槽的形成。例如，形成溝槽，使得該溝槽暴露該 中間層的局部，例如暴露該中間層的上表面或中間層的側(cè)表面。因此, 可從外部訪問(wèn)該中間層的至少一部分,例如可從該半導(dǎo)體層的表面進(jìn) 行訪伺。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟在形成控制柵極
之前通過(guò)去除該中間層而形成一空腔。具體地說(shuō)，蝕刻可以實(shí)現(xiàn)該去
除。在以SiGe形成中間層和以硅形成半導(dǎo)體層的情況下，由于可像硅 那樣以較高的蝕刻速率來(lái)蝕刻SiGe，所以可通過(guò)蝕刻容易地除去該中 間層。而且，可在該溝槽和在該空腔中形成控制柵極。
在空腔中也形成控制柵極會(huì)導(dǎo)致這種情況，即控制柵極的至少 一部分被溝道區(qū)完全包封或環(huán)繞，即完全埋入在溝道區(qū)之下。這可能 導(dǎo)致的情況是，可通過(guò)圍繞該控制柵極的大面積形成該溝道區(qū)，使得 在該控制柵極的開(kāi)關(guān)的控制下可有更大的電流流經(jīng)溝道區(qū)。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟形成連接在該溝 槽中形成的該控制柵極的控制柵極接觸，其中該源極區(qū)被至少部分地 形成在該溝道區(qū)和該控制柵極接觸之間。即，該控制柵極接觸可被形 成在距該溝道區(qū)比距該源極區(qū)更遠(yuǎn)的位置上。具體地說(shuō)，該源極區(qū)可 圍繞由該控制柵極接觸接觸的該控制柵極的一部分。
這可以實(shí)現(xiàn)平面擴(kuò)展漏極晶體管的漏極區(qū)、漂移區(qū)、溝道區(qū)、 源極區(qū)、和控制柵極接觸的不同區(qū)的一個(gè)水平設(shè)計(jì)方案，其中該控制 柵極本身可被部分地形成為低于該溝道區(qū)和該源極區(qū)的一部分或埋入到該溝道區(qū)和該源極區(qū)的一部分中。即，該源極區(qū)可以覆蓋該控制 柵極的一部分。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟在該半導(dǎo)體層的 第一部分中形成多個(gè)溝槽，并且在該多個(gè)溝槽中形成多個(gè)控制柵極。 具體地說(shuō)，該溝槽可被例如以一種梳狀結(jié)構(gòu)實(shí)質(zhì)上彼此平行地形成。 例如，每一個(gè)溝槽可具有一個(gè)梯形截面，使得通過(guò)該半導(dǎo)體層的第一 部分的截面看起來(lái)像齒狀結(jié)構(gòu)。優(yōu)選地,在每一溝槽中可形成一個(gè)控 制柵極。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟形成一個(gè)控制柵 極接觸，其與該半導(dǎo)體層的第一部分中的多個(gè)控制柵極的至少幾個(gè)控
制柵極接觸。具體地說(shuō)，每一個(gè)控制柵極都被連接到可被直接設(shè)置在 形成在溝槽中的控制柵極上面的控制柵極接觸。g卩，該控制柵極接觸 可被形成在該晶體管溝道區(qū)的上面。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟從所述多個(gè)溝槽 中形成多個(gè)管狀空腔,并且在所述多個(gè)管狀空腔中形成多個(gè)控制柵 極。具體地說(shuō)，可通過(guò)氫氣退火例如由硅形成的半導(dǎo)體層來(lái)實(shí)現(xiàn)這一 步驟,即在增加溫度的氫氣環(huán)境下執(zhí)行一個(gè)氫氣退火處理步驟。
此示例實(shí)施例不限于EDMOS晶體管的制造方法而是也可被用
于LDMOS或CMOS晶體管的制造。換句話(huà)說(shuō)，在"平面擴(kuò)展漏極晶體 管"中的術(shù)語(yǔ)"擴(kuò)展漏極"僅是可選的。即，具體地說(shuō)漂移區(qū)的形成是不 是必要的，相反地，對(duì)于此示例實(shí)施例來(lái)說(shuō)，漂移區(qū)的形成僅是可選 的。
根據(jù)另一示例實(shí)施例的方法進(jìn)一步包括步驟在半導(dǎo)體層中形
成另一個(gè)溝槽，其形成方式使得每一空腔的至少一部分暴露于該另一 個(gè)溝槽。
該另一個(gè)溝槽隨后可被用于形成與空腔的接觸,即接觸在空腔中 形成的控制柵極。
概括而言，本發(fā)明的一個(gè)示例方面可表現(xiàn)為，將至少一個(gè)控制 柵極埋入到形成溝道區(qū)的半導(dǎo)體層中，由此對(duì)于同一個(gè)器件面積來(lái) 說(shuō)，有可能增加溝道的數(shù)量和/或溝道的面積。以此方式有可能倍增電流通路的數(shù)量，以便有可有效地減少或降低溝道電阻的更多并行的 溝道電阻路徑。
本發(fā)明上述定義的方面以及其他方面將從隨后描述的實(shí)施例實(shí) 例以及參考這些實(shí)施例實(shí)例的說(shuō)明中顯見(jiàn)。上述方面和最佳實(shí)施例可 被結(jié)合，即一個(gè)最佳實(shí)施例明確描述的特征可被與另一描述的示例實(shí) 施例結(jié)合。


隨后將參考實(shí)施例示例更詳細(xì)地描述本發(fā)明，但描述的示例實(shí) 施例不是對(duì)本發(fā)明的限制。
圖1是根據(jù)第一示例實(shí)施例的平面擴(kuò)展漏極晶體管的示意圖。
圖2是根據(jù)第二示例實(shí)施例的平面擴(kuò)展漏極晶體管的示意圖。 圖3是根據(jù)第三示例實(shí)施例的平面擴(kuò)展漏極晶體管的示意圖。 圖4的示意圖示出了制造根據(jù)第一示例實(shí)施例的平面擴(kuò)展漏極
晶體管的方法的工藝流程。
圖5的示意圖示出了制造根據(jù)第二示例實(shí)施例的平面擴(kuò)展漏極
晶體管的方法的工藝流程。
圖6的示意圖示出了制造根據(jù)第三示例實(shí)施例的平面擴(kuò)展漏極
晶體管的方法的工藝流程。
圖7是傳統(tǒng)平面擴(kuò)展漏極晶體管的示意圖。
具體實(shí)施例方式
附圖中的例示是示意性的。不同附圖中以類(lèi)似或相同參考符號(hào) 表示類(lèi)似或相同的部件。
下面參考圖1至圖6說(shuō)明本發(fā)明的平面擴(kuò)展漏極晶體管以及制 造方法。所有的示例實(shí)施例都描述的是NMOS器件，但當(dāng)然也可以是 PMOS器件。
圖1示出根據(jù)第一示例實(shí)施例的一個(gè)平面擴(kuò)展漏極晶體管(平面 EDMOS晶體管)100示意圖。圖1A的EDMOS晶體管100包括基片 101，在基片101上形成不同的區(qū)。圖1A從左到右，控制柵極102連接到控制柵極接點(diǎn)103并且由控制絕緣層104環(huán)繞。該控制柵極 102部分地形成在由高摻雜區(qū)^++)形成并連接到源極區(qū)接觸106的 源極區(qū)105之中和下面。由一個(gè)P阱形成一個(gè)溝道區(qū)107，控制柵極 102的一部分延伸貫穿該溝道區(qū)107，使得該溝道區(qū)107掩埋控制柵 極102的這些部分。隨后在該基片中形成僅被輕度摻雜(N-)的漂移區(qū) 108。隨后，通過(guò)高摻雜區(qū)^++)形成漏極區(qū)109，其中該漏極區(qū)109連 接到一個(gè)漏極接觸110。箭頭111示意說(shuō)明了電流的流動(dòng)。具體地說(shuō)， 可以注意到形成了兩個(gè)溝道區(qū)或電流通路，這兩個(gè)溝道區(qū)或電流通道 在圖1A中設(shè)置在埋入該溝道區(qū)或溝道層中的控制柵極102部分的下 面和上面。圖1B示出了圖1A所示EDMOS晶體管100的透視圖。 為了直觀原因，漏極區(qū)109和漂移區(qū)108的一部分被切掉，并且不同 的區(qū)被示出為簡(jiǎn)單的立方體。而且，為了清楚起見(jiàn)，圖1B省略了控制 柵極接觸。
圖2是根據(jù)第二示例實(shí)施例的平面擴(kuò)展漏極晶體管200的不意 圖。圖2示出的EDM0S晶體管200是對(duì)應(yīng)于圖1B的透視圖。EDMOS 晶體管200包括基片201，在基片201上形成不同的區(qū)。從圖2的右 上到左下，平面擴(kuò)展漏極晶體管200包括多個(gè)控制柵極202,這些控制 柵極202沒(méi)有在圖2上部中示出并且可被接到控制柵極接觸，為了清 楚的原因，沒(méi)有示出控制柵極接觸。多個(gè)控制柵極的每一個(gè)都由一個(gè) 管狀結(jié)構(gòu)形成。柵極絕緣層204環(huán)繞控制柵極。如圖2A所示，控制 柵極202部分地形成在源極區(qū)205之中和下面，源極區(qū)205由高摻雜 區(qū)^++)形成并可被連接到一個(gè)源區(qū)接觸。隨后，由一個(gè)P阱形成一 個(gè)溝道區(qū)207，控制柵極202的一部分延伸貫穿該溝道區(qū)207，使得 該溝道區(qū)207掩埋了這部分控制柵極202。隨后在該基片中形成僅被 輕度慘雜(N-)的漂移區(qū)208。隨后，通過(guò)高摻雜區(qū)^++)形成漏極區(qū)209， 其中該漏極區(qū)209可連接到一個(gè)漏極接觸。箭頭211示意說(shuō)明了電流 的流動(dòng)。具體地說(shuō)，可以注意到形成了多個(gè)溝道區(qū)或電流通路，這些溝 道區(qū)或電流通路在圖2中設(shè)置在埋入該溝道區(qū)或溝道層中的控制柵 極202部分的下面和上面。
圖3是根據(jù)第三示例實(shí)施例的平面擴(kuò)展漏極晶體管300的示意圖。圖3A示出的EDMOS晶體管300是對(duì)應(yīng)于圖2的透視圖。EDMOS 晶體管300包括基片301，在基片301上形成不同的區(qū)。從圖3A中 的右上到左下，該平面擴(kuò)展漏極晶體管300包括由高摻雜區(qū)^++)形 成并可被連接到一個(gè)源區(qū)接觸的源極區(qū)305。隨后由一P阱形成一個(gè) 溝道區(qū)307。多個(gè)控制柵極302嵌入到溝道區(qū)307或溝道層中，這些 控制柵極302可被接到一個(gè)控制柵極接觸,為了清楚的原因,沒(méi)有示出 該控制柵極接觸。多個(gè)控制柵極302的每一個(gè)都由一個(gè)梳狀結(jié)構(gòu)形 成。該控制柵極302由柵極絕緣層304圍繞并且至少被部分地埋入到 溝道層307中。即，該控制柵極302被建在溝道層307中形成的溝槽 中，使得該梳狀結(jié)構(gòu)的側(cè)面與該溝道層307緊密接觸，從而形成多個(gè) 溝道區(qū)或電流通路。
隨后在該基片中形成僅被輕度摻雜(N-)的漂移區(qū)308。隨后,通過(guò) 高摻雜區(qū)^++)形成漏極區(qū)309,其中該漏極區(qū)309可被連接到一個(gè)漏 極接點(diǎn)。箭頭311示意說(shuō)明了電流的流動(dòng)。
圖3B示出圖3A圖平面擴(kuò)展漏極晶體管300，其中控制柵極接觸 303被加到多個(gè)梳狀控制柵極302上。
圖4示意性示出了制造根據(jù)第一示例實(shí)施例的平面擴(kuò)展漏極晶 體管的一種方法的工藝流程，該工藝流程類(lèi)似于傳統(tǒng)EDMOS工藝流 程，但是不同在于，根據(jù)一個(gè)示例實(shí)施例的工藝流程適于把一柵極埋 入到硅中，例如埋入到溝道區(qū)中，并且隨后連接該柵極。在第一工藝 步驟中,結(jié)果被圖4A示出，在硅基片401的第一子層413的第一部分 中形成硅-鍺(SiGe)層412。在結(jié)果被圖4B示出的隨后步驟中，由硅基 片401的第二子層掩埋SiGe層412，可通過(guò)外延在該第一子層上生 長(zhǎng)出第二子層，其中該第二子層具有一個(gè)預(yù)定厚度?？蛇x地，可形成例 如硅的半導(dǎo)體材料的多個(gè)中間層和子層，這將可實(shí)現(xiàn)具有以?shī)A層結(jié)構(gòu) 設(shè)置的多個(gè)控制柵極的晶體管。在其結(jié)果被圖4C示出的下一步驟中， 溝槽414被掘進(jìn)到第二子層、SiGe層412、以及可選的第一子層413， 使得達(dá)到該掩埋的SiGe層412。可通過(guò)在蝕刻處理中使用所謂STI(淺 溝槽隔絕)掩膜的方法來(lái)執(zhí)行該掘進(jìn)。隨后，通過(guò)蝕刻除去SiGe層412， 結(jié)果在圖4D中示出。由于SiGe的蝕刻速率高于基片401的硅材料的蝕刻速率，所以能夠選擇性地除去SiGe層412而不攻擊基片401的 硅材料。因此，在硅基片401中可以形成一個(gè)空腔415。在其結(jié)果被圖 4E示出的下一步驟中，在溝槽414和空腔415中生長(zhǎng)或淀積一個(gè)柵極 氧化物404，例如由氧化硅形成的一個(gè)柵極絕緣層404。在結(jié)果被圖4F 示出的隨后的步驟中,可通過(guò)淀積像多晶硅之類(lèi)的導(dǎo)電材料來(lái)形成控 制柵極402。在其結(jié)果被圖4G示出的進(jìn)一步的步驟中，可通過(guò)注入必 要的摻雜材料來(lái)形成該平面擴(kuò)展漏極晶體管的不同組成部分。因此, 形成漏極區(qū)409、漂移區(qū)408、溝道區(qū)407和源極區(qū)405。
圖5示意圖示出了根據(jù)第二示例實(shí)施例的平面擴(kuò)展漏極晶體管 的制造方法的某些步驟的工藝流程，其類(lèi)似于上述工藝流程，但該工 藝依靠氫氣退火來(lái)產(chǎn)生多個(gè)空腔。因此僅詳細(xì)描述不同的部分。具體 地說(shuō)，本工藝流程中不包括SiGe層淀積。在其結(jié)果被圖5A示出的第 一步驟中,在硅基片501中掘進(jìn)多個(gè)溝槽514，例如通過(guò)使用STI掩膜 的蝕刻工藝來(lái)掘進(jìn)所述多個(gè)溝槽514。在其結(jié)果被圖5B示出的下一 步驟中，硅基片501的硅材料在高溫下暴露于氫氣環(huán)境。在如此條件 之下，硅原子開(kāi)始遷移并源自溝槽514在硅基片501中產(chǎn)生管狀空腔 515。與如上所述的工藝流程類(lèi)似，可用由氧化硅和多晶硅分別形成 的柵極絕緣層504和控制柵極502填充每一個(gè)空腔515，如圖5C所 示。在隨后的步驟中，可通過(guò)注入必要的摻雜材料來(lái)形成平面擴(kuò)展漏 極晶體管的不同組成部分。
圖6示意圖示出了根據(jù)第三示例實(shí)施例的平面擴(kuò)展漏極晶體管 的制造方法的工藝流程。第三示例實(shí)施例的工藝流程類(lèi)似于上述第二 示例實(shí)施例的工藝流程。因此，僅詳細(xì)描述不同部分。如在第二示例 實(shí)施例中那樣，例如通過(guò)應(yīng)用STI掩膜的蝕刻工藝在硅基片601中掘 進(jìn)多個(gè)溝槽614。但是，根據(jù)第三示例實(shí)施例的本工藝流程，不形成空 腔,而是在每個(gè)溝槽614中淀積柵極絕緣層604。隨后例如通過(guò)在柵極 絕緣層604上淀積多晶硅的方法形成控制柵極602。在控制柵極602 的頂部上形成與全部控制柵極602電連接的一個(gè)控制柵極接觸603。
最后應(yīng)當(dāng)指出，上述實(shí)施例是說(shuō)明而不是限制本發(fā)明，并且本 領(lǐng)域技術(shù)人員將能夠在不背離所附權(quán)利要求書(shū)限定的本發(fā)明的實(shí)質(zhì)范圍的情況下設(shè)計(jì)許多可選實(shí)施例。在權(quán)利要求中，括號(hào)內(nèi)的參考標(biāo) 記都將不應(yīng)被理解為對(duì)權(quán)利要求的限制。"包括"一詞不排除那些列在 作為整體的任意權(quán)利要求或說(shuō)明書(shū)中的部件或步驟之外的其他部件 或步驟的存在。 一個(gè)部件的單獨(dú)的引用并不排除這種部件的多個(gè)引 用，反之亦然。在列舉若干裝置的一個(gè)器件權(quán)利要求中，這些裝置幾 個(gè)可以由一個(gè)并且是同一個(gè)軟件或硬件選項(xiàng)來(lái)實(shí)現(xiàn)。事實(shí)僅僅在于， 在相互不同的從屬權(quán)利要求中引用的確定措施并不表示這些措施不 能被有利地組合。
權(quán)利要求
1.一種平面擴(kuò)展漏極晶體管(100)包括控制柵極(102)；漏極區(qū)(109)；溝道區(qū)(107)；和漂移區(qū)(108)，其中所述漂移區(qū)(108)設(shè)置在所述溝道區(qū)(107)和所述漏極區(qū)(109)之間；其中所述控制柵極(102)被至少部分地埋入到所述溝道區(qū)(107)中；以及其中所述漂移區(qū)(108)包括的摻雜材料的密度低于所述漏極區(qū)(109)的摻雜材料的密度。
2.根據(jù)權(quán)利要求1的平面擴(kuò)展漏極晶體管(100)，還包括 控制柵極接觸(103);和源極區(qū)(105);其中所述控制柵極接觸(103)被電連接至所述控制柵極(102);以及其中所述源極區(qū)(105)被至少部分地設(shè)置在所述溝道區(qū)(107)和 所述控制柵極接觸(103)之間。
3.根據(jù)權(quán)利要求2的平面擴(kuò)展漏極晶體管(IOO)， 其中所述控制柵極(102)是由一平面層形成。
4.根據(jù)權(quán)利要求2的平面擴(kuò)展漏極晶體管(200)，還包括: 多個(gè)控制柵極(202)，其中所述控制柵極(202)具有圓形的截面。
5.根據(jù)權(quán)利要求1的平面擴(kuò)展漏極晶體管(300)，還包括:多個(gè)控制柵極(302)，其中所述多個(gè)控制柵極(302)被設(shè)置為一種梳狀結(jié)構(gòu)。
6.根據(jù)權(quán)利要求5的平面擴(kuò)展漏極晶體管(300)，還包括至少一個(gè)控制柵極接觸(303);和源極區(qū)(305)，其中所述至少一個(gè)控制柵極接觸(303)被電連接到所述多個(gè)控制 柵極(302)中的至少一個(gè)；和其中所述至少一個(gè)控制柵極接觸(303)被至少部分地設(shè)置在所述 漂移區(qū)(307)和所述源極區(qū)(305)之間。
7. —種制造平面擴(kuò)展漏極晶體管(100)的方法，包括步驟 在基片(401)上形成半導(dǎo)體層(413),其中所述半導(dǎo)體層(413)具有與所述基片(413)接觸的第一側(cè)和形成一個(gè)表面的第二相對(duì)側(cè)；通過(guò)去除在所述半導(dǎo)體層(413)的第一部分中的該半導(dǎo)體層(413)的一部分來(lái)形成伸入到該半導(dǎo)體層(413)的第一部分中的一個(gè)(414)溝槽，使得去除該半導(dǎo)體層(413)的表面下方的所述溝槽(414)的至少一部分；在所述溝槽(414)中形成控制柵極(402);通過(guò)在所述半導(dǎo)體層(413)中形成漏極區(qū)、源極區(qū)、漂移區(qū)和溝 道區(qū)來(lái)形成平面擴(kuò)展漏極晶體管(100)，其中在所述第一部分中形成所 述溝道區(qū)，使得所述控制柵極(402)的至少一部分被掩埋在所述溝道區(qū) 中。
8.根據(jù)權(quán)利要求7的方法，還包括步驟 在所述基片(401)的第二部分上形成中間層(412);以及 在所述基片(401)和所述中間層(412)上形成所述半導(dǎo)體層(413)， 使得所述半導(dǎo)體層(413)的第一部分被設(shè)置在所述中間層(412)上。
9.根據(jù)權(quán)利要求8所述的方法，還包括步驟:以所述中間層(412)與所述溝槽(414)接觸的方式來(lái)實(shí)現(xiàn)形成所 述溝槽(414)。
10. 根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括步驟 通過(guò)在形成所述控制柵極(402)之前通過(guò)去除所述中間層(412)來(lái)形成一個(gè)空腔。
11. 根據(jù)權(quán)利要求7所述的方法，還包括步驟 形成控制柵極接觸，所述控制柵極接觸與在所述溝槽(414)中形成的控制柵極(402)連接，其中所述源極區(qū)被至少部分地形成在所述溝道區(qū)和所述控制柵 極接觸之間。
12. 根據(jù)權(quán)利要求7所述的方法，還包括步驟 在所述半導(dǎo)體層的第一部分中形成多個(gè)溝槽(614);以及 在所述多個(gè)溝槽(614)中形成多個(gè)控制柵極(602)。
13. 根據(jù)權(quán)利要求12所述的方法，還包括步驟 形成一個(gè)控制柵極接觸(603)，其與所述半導(dǎo)體層的第一部分中的多個(gè)控制柵極(602)的至少幾個(gè)接觸。
14. 根據(jù)權(quán)利要求12所述的方法，還包括步驟 從所述多個(gè)溝槽(514)中形成多個(gè)管狀空腔(515);和 在所述多個(gè)管子狀空腔(515)中形成多個(gè)控制柵極(502)。
15. 根據(jù)權(quán)利要求14所述的方法，還包括步驟 在所述半導(dǎo)體層中形成另一個(gè)溝槽，其形成方式使得每一所述空腔(515)的至少一部分暴露于所述另一個(gè)溝槽。
全文摘要
提供的平面擴(kuò)展漏極晶體管(100)包括控制柵極(102)、漏極區(qū)(109)、溝道區(qū)(107)、以及漂移區(qū)(108)，其中所述漂移區(qū)(108)被設(shè)置在所述溝道區(qū)(107)和所述漏極區(qū)(109)之間。而且，所述控制柵極(102)被至少部分地埋入所述溝道區(qū)(107)中，并且所述漂移區(qū)(108)包括摻雜材料的密度低于該漏極區(qū)(109)的摻雜材料密度。
文檔編號(hào)H01L29/78GK101636844SQ200880008643
公開(kāi)日2010年1月27日 申請(qǐng)日期2008年3月12日 優(yōu)先權(quán)日2007年3月19日
發(fā)明者皮埃爾·戈阿蘭 申請(qǐng)人:Nxp股份有限公司