專利名稱：具有垂直存取裝置的存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本文中揭示的信息大體上涉及集成電路裝置和制造方法，包含半導(dǎo)體存儲(chǔ)器裝置和形成所述裝置的方法。
背景技術(shù)：
許多電子裝置例如個(gè)人計(jì)算機(jī)、工作站、計(jì)算機(jī)服務(wù)器、大型主機(jī)和其它與計(jì)算機(jī)有關(guān)的設(shè)備(例如打印機(jī)、掃描儀和硬盤驅(qū)動(dòng)器)需要提供較大數(shù)據(jù)存儲(chǔ)能力同時(shí)招致的功率損耗較低的存儲(chǔ)器裝置。 一種類型的非常適合用于前述裝置的存儲(chǔ)器裝置是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
簡(jiǎn)而言之，且一般而言，DRAM包含具有多個(gè)合適地布置成行和列的存儲(chǔ)器單元的存儲(chǔ)器陣列。多個(gè)導(dǎo)電"字線"沿陣列的行定位以耦合相應(yīng)行中的單元，而多個(gè)導(dǎo)電"位線"沿陣列的列定位，且耦合到相應(yīng)列中的單元。陣列中的存儲(chǔ)器單元包含存取裝置(例如晶體管)和存儲(chǔ)裝置(例如電容器)。所述存取裝置和所述存儲(chǔ)裝置可操作地耦合，以便通過在存儲(chǔ)裝置上外加預(yù)定的電荷狀態(tài)(對(duì)應(yīng)于選定邏輯狀態(tài))并通過存取裝置存取電荷狀態(tài)以檢索存儲(chǔ)的信息而將信息存儲(chǔ)在存儲(chǔ)器單元內(nèi)。
通過激活字線中的特定一者，同時(shí)激活位線中的特定一者來選擇存儲(chǔ)器陣列中的個(gè)別存儲(chǔ)器單元。因此，為了寫入到存儲(chǔ)器單元，將選定位線驅(qū)動(dòng)到高或低邏輯狀態(tài)，其中將存取裝置接通足夠的時(shí)間以便將存儲(chǔ)裝置充電到高或低邏輯狀態(tài)。隨后將存取裝置斷開，從而在存儲(chǔ)裝置上留下選定的邏輯狀態(tài)。由于通常會(huì)發(fā)生電流泄漏，所以周期性地對(duì)存儲(chǔ)裝置進(jìn)行刷新，以便在存儲(chǔ)裝置中維持所要的邏輯狀態(tài)。為了對(duì)存儲(chǔ)在存儲(chǔ)器單元中的邏輯狀態(tài)進(jìn)行讀取或刷新，準(zhǔn)許位線在存取裝置接通時(shí)浮動(dòng)，從而可感測(cè)并合適地放大位線上的微小電位差。如果電位差超過了預(yù)定閾值，則對(duì)單元進(jìn)行刷新。
9為了增加DRAM裝置的存儲(chǔ)器容量，已穩(wěn)定地減小存儲(chǔ)器單元的組件占據(jù)的表面積，以便可增加半導(dǎo)體襯底上的存儲(chǔ)器單元的堆積密度。已通過以下方式來實(shí)現(xiàn)表面積的減小和堆積密度的相應(yīng)提高存儲(chǔ)器單元組件的特征尺寸總體減小，且形成顯著三維的存儲(chǔ)器單元組件，使得存儲(chǔ)器單元組件除了大體上在襯底的表面上延伸之外還延伸到襯底中。
一種顯著提高存儲(chǔ)器裝置中的存儲(chǔ)器單元的堆積密度的有用的結(jié)構(gòu)是垂直存取裝置。 一般而言，在蝕刻于襯底中的凹座中形成垂直存取裝置。因此形成一對(duì)垂直側(cè)壁，其中一水平底面在所述垂直側(cè)壁之間延伸。通常將介電層施加于凹座內(nèi)部，且采用選擇性摻雜向側(cè)壁區(qū)施加所要的導(dǎo)電性。柵極結(jié)構(gòu)通常鄰近所述側(cè)壁區(qū)定位。如所屬領(lǐng)域中眾所周知，垂直存取裝置的各個(gè)部分于是可操作地耦合到存儲(chǔ)器裝置的各個(gè)其它部分。
雖然垂直存取裝置通常會(huì)提高堆積密度，但現(xiàn)有技術(shù)垂直存取裝置中存在的一個(gè)顯著缺點(diǎn)是隅角區(qū)可能產(chǎn)生相對(duì)高的靜電電位，其可能會(huì)導(dǎo)致隅角區(qū)中的局部介電擊穿。雖然隅角區(qū)中的介電擊穿可至少部分地通過介電絕緣層的厚度的增加而受到抑制，但此方法會(huì)引起若干缺陷。舉例來說，隨著選定介電層的厚度增加，裝置中的柵極電容減小，這可能會(huì)對(duì)裝置的開關(guān)時(shí)間產(chǎn)生不利影響。

發(fā)明內(nèi)容


下文參看以下各圖詳細(xì)描述本發(fā)明的各種實(shí)施例。
圖1是根據(jù)本發(fā)明的各種實(shí)施例的存儲(chǔ)器裝置的圖解方框圖。
圖2是圖l所示的存儲(chǔ)器陣列的部分示意圖。
圖3是圖2的存儲(chǔ)器陣列的存儲(chǔ)器單元的示意圖。
圖4是展示根據(jù)本發(fā)明的若干實(shí)施例形成的多個(gè)垂直存取裝置的存儲(chǔ)器裝置的部分等角視圖。
圖5是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的部分側(cè)面正視圖。圖6是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的另一部分側(cè)面正視圖。圖7是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的又一部分側(cè)面正視圖。圖8是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的再一部分側(cè)面正視圖。圖9是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的部分側(cè)面正視圖。圖io是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的另一部分側(cè)面正視圖。
圖11是根據(jù)本發(fā)明的若干實(shí)施例的存取裝置的又一部分側(cè)面正視圖。圖12是根據(jù)本發(fā)明的若干實(shí)施例的存儲(chǔ)器裝置的部分側(cè)面正視圖。圖13是根據(jù)本發(fā)明的若干實(shí)施例的存儲(chǔ)器裝置的另一部分側(cè)面正視圖。圖14是根據(jù)本發(fā)明的若干實(shí)施例的存儲(chǔ)器裝置的另一部分側(cè)面正視圖。圖15是根據(jù)本發(fā)明的若干實(shí)施例的存儲(chǔ)器裝置的部分俯視平面圖。圖16是根據(jù)本發(fā)明的另一實(shí)施例的處理系統(tǒng)的圖解方框圖。
具體實(shí)施例方式
所揭示的各種實(shí)施例中的許多實(shí)施例涉及存儲(chǔ)器裝置和制造所述裝置的方法，且特別涉及存儲(chǔ)器裝置的垂直存取裝置。在以下描述且在圖1到圖16中闡述本發(fā)明的特定實(shí)施例的具體細(xì)節(jié)，以提供對(duì)所述實(shí)施例的透徹了解。然而，所屬領(lǐng)域的技術(shù)人員將了解，實(shí)施例是可能的，且許多實(shí)施例可在沒有以下描述中描述的若干細(xì)節(jié)的情況下實(shí)踐。
圖1是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器裝置10的圖解方框圖。通過各種制造方法在半導(dǎo)體襯底12上制造存儲(chǔ)器裝置10，所述制造方法包含選擇性掩蔽、光刻、蝕刻、材料沉積、選擇性摻雜、平坦化和其它已知的制造方法。通過選擇性地應(yīng)用前述制造方法在半導(dǎo)體襯底12上設(shè)置具有多個(gè)存儲(chǔ)器單元(圖1中未圖示)的存儲(chǔ)器陣列14。存儲(chǔ)器陣列14中包含的存儲(chǔ)器單元各包含根據(jù)本發(fā)明的實(shí)施例構(gòu)造的存取裝置，下文將對(duì)其進(jìn)行更詳細(xì)地論述。存儲(chǔ)器裝置10還包含一個(gè)或一個(gè)以上外圍電路16，其通過多個(gè)控制線18可操作地耦合到存儲(chǔ)器陣列14。所述外圍電路16大體上包含經(jīng)配置以對(duì)存儲(chǔ)器陣列14內(nèi)的存儲(chǔ)器單元尋址以便可存儲(chǔ)和存取信息的電路。因此，存儲(chǔ)器裝置10中的外圍電路16可包含讀出放大器、合適的多路復(fù)用和多路分用電路、鎖存電路、緩沖器電路，以及經(jīng)配置以與外部裝置通信的輸入和輸出電路。外圍電路16還可包含各種可操作以將電力供應(yīng)到存儲(chǔ)器裝置10和/或調(diào)整所述電力的電路。
圖2是根據(jù)圖1所示的實(shí)施例的存儲(chǔ)器陣列14的部分示意圖。存儲(chǔ)器陣列14包含多個(gè)耦合到大體上垂直的字線20和位線22的存儲(chǔ)器單元18。字線20和位線22協(xié)作地形成多個(gè)地址線，所述地址線可耦合到圖1的外圍電路16。如下文將更詳細(xì)論述，存儲(chǔ)器單元18各包含一存取裝置和一存儲(chǔ)裝置(圖2中未圖示)，其可操作地耦合到相應(yīng)的字線20和位線22。確切地說，所述存取裝置是根據(jù)本發(fā)明的實(shí)施例構(gòu)造的，下文中也將更詳細(xì)地對(duì)所述實(shí)施例進(jìn)行論述。雖然圖示了單個(gè)存儲(chǔ)器陣列14，但應(yīng)了解，存儲(chǔ)器陣列14可被隔離成多個(gè)存儲(chǔ)體，其中每一存儲(chǔ)體具有專用的輸入和輸出端口，所述端口
11進(jìn)一步耦合到共用內(nèi)部總線，從而可循序或同時(shí)向不同存儲(chǔ)體寫入信息和從不同存儲(chǔ)體存取信息。
圖3是根據(jù)圖2所示的實(shí)施例的存儲(chǔ)器單元18的示意圖。存儲(chǔ)器單元18包含存取裝置30，其可為金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFET)。因此，如果溝道區(qū)由n型半導(dǎo)體材料構(gòu)成則存取裝置30可為p-MOSFET裝置，或替代地，如果溝道區(qū)由p型半導(dǎo)體材料構(gòu)成則存取裝置30可為n-MOSFET裝置。在任一情況下，存取裝置30均大體上通過合適地?fù)诫s半導(dǎo)體襯底12 (圖1)形成，所述半導(dǎo)體襯底12可為由硅或由半導(dǎo)體材料的混合物(例如硅和鍺(SiGe))構(gòu)成的塊狀襯底?；蛘?，襯底12可包含絕緣體上硅結(jié)構(gòu)，例如藍(lán)寶石上硅襯底。隨后，合適摻雜的區(qū)可通過將摻雜的區(qū)互連而可操作地耦合到存儲(chǔ)器單元18的其它部分。所述互連可由選定金屬形成，或替代地由其它導(dǎo)電材料(例如多晶硅)形成。同樣，所述存取裝置30是根據(jù)本發(fā)明的實(shí)施例構(gòu)造的，下文中將更詳細(xì)地對(duì)所述實(shí)施例進(jìn)行論述。存儲(chǔ)器單元18還包含耦合到存取裝置30的存儲(chǔ)裝置38。存儲(chǔ)裝置38可為電容性結(jié)構(gòu)，其具有合適大的電容，以便可由存取裝置30將適當(dāng)?shù)男盘?hào)傳送到外圍電路16 (圖1)。因此，電容性結(jié)構(gòu)可包含三維電容結(jié)構(gòu)，例如溝槽和堆疊電容器結(jié)構(gòu)。舉例來說，所述電容性結(jié)構(gòu)可包含授予德波爾(DeBoer)等人的標(biāo)題為"使用雙面電極的DRAM電容器設(shè)計(jì)"("DRAM Capacitor Formulation Using a Double-SidedElectrode")的第6,635,540號(hào)美國(guó)專利中揭示的三維電容性裝置，所述專利以引用的方式并入本文中。
圖4是展示位于圖1的半導(dǎo)體襯底12上的多個(gè)垂直存取裝置42的存儲(chǔ)器裝置40的部分等角視圖，其將用于描述各種實(shí)施例。為了說明的清晰起見，可省略存儲(chǔ)器裝置40的若干部分，但所述部分可能在授予沃納 張格林(Werner Juengling)的2004年9月1日申請(qǐng)的標(biāo)題為"具有垂直晶體管的DRAM單元"("DRAM Cells with VerticalTransistors")的第US 2006/0046407 Al號(hào)美國(guó)公開申請(qǐng)案中詳細(xì)揭示，所述申請(qǐng)案以引用的方式并入本文中。垂直存取結(jié)構(gòu)42中的每一者可在x方向上相互隔開選定距離d,。垂直存取結(jié)構(gòu)42各包含相對(duì)的一對(duì)柱狀部分44,其從襯底12向外延伸，從而界定相對(duì)的一對(duì)大體上平行的側(cè)壁45，其具有在側(cè)壁45之間延伸的底面47。柱狀部分44在y方向上隔開選定距離d2。如下文將詳細(xì)論述，柱狀部分44通過分別提供源極/漏極區(qū)和溝道區(qū)而協(xié)作地形成垂直存取裝置42。如下文將詳細(xì)描述，多個(gè)相互對(duì)準(zhǔn)的第一溝槽50沿著結(jié)構(gòu)42且在結(jié)構(gòu)42之間延伸，且經(jīng)配置以容納可通過各種方法在第一溝槽50中沉積的導(dǎo)電字線(圖4中未圖示)。大約垂直于第一溝槽50的多個(gè)相互對(duì)準(zhǔn)的第二溝槽52由側(cè)壁45和底面47界定。還在裝置40中形成相對(duì)較深的第三溝槽53，其大約與第二溝槽52對(duì)準(zhǔn)，且位于垂直存取結(jié)構(gòu)42之間。
現(xiàn)在將使用圖5到圖11來說明根據(jù)各種實(shí)施例的形成具有垂直存取裝置42的存儲(chǔ)器裝置40的方法?，F(xiàn)在參看圖5，其展示襯底12的部分側(cè)面正視圖，襯底12包含在形成圖4所示的結(jié)構(gòu)期間施加于襯底12的介電層60。半導(dǎo)體襯底12可包含任何具有半導(dǎo)體表面的基于半導(dǎo)體的結(jié)構(gòu)，所述基于半導(dǎo)體的結(jié)構(gòu)可包含硅、絕緣體上硅(SOI)和藍(lán)寶石上硅(SOS)結(jié)構(gòu)。此外，襯底12可包含摻雜和未摻雜半導(dǎo)體材料，和/或支撐在半導(dǎo)體底座上的硅的外延層。此外，構(gòu)成半導(dǎo)體襯底12的材料無需完全基于硅。舉例來說，襯底12也可包含完全由鍺形成或由硅與鍺組合形成或由砷化鎵形成的部分。現(xiàn)在將在下文中進(jìn)一步詳細(xì)論述根據(jù)實(shí)施例的摻雜結(jié)構(gòu)。介電層60可包含任何合適的介電材料，其可包含使用化學(xué)氣相沉積(CVD)沉積在表面上的相對(duì)較厚的二氧化硅層?；蛘?，介電層60可為通過在高溫下將襯底12暴露于氧氣氣氛而形成的熱生長(zhǎng)層。
垂直存取結(jié)構(gòu)42包含第二溝槽52，其是通過將襯底12合適地蝕刻到深度d3而形成。溝槽52可使用濕式蝕刻工藝來蝕刻，或者其可使用干式蝕刻工藝來蝕刻，干式蝕刻工藝可包含等離子蝕刻、離子研磨和反應(yīng)離子蝕刻(RIE)。溝槽50和溝槽53大體上形成到大于深度d3的深度，且也可使用濕式蝕刻或干式蝕刻工藝來形成。溝槽50被蝕刻到大約1.5F的深度，其中F為裝置40的相關(guān)垂直特征尺寸。 一般來說，相關(guān)特征尺寸是由用于形成裝置40的光掩模上的最小可分辨特征確定。在各種實(shí)施例中，溝槽50的深度大約為1750埃(A)，但溝槽50可形成到其它可小于或大于此深度的合適深度。
現(xiàn)在參看圖6，可將介電填充物49沉積到溝槽52中，所述介電填充物49至少部分地填充溝槽52。雖然可使用各種介電材料，但在各種實(shí)施例中，可例如通過二氧化硅來形成介電填充物45，所述二氧化硅是通過使用低壓化學(xué)氣相沉積(LPCVD)、等離子增強(qiáng)化學(xué)氣相沉積(PECVD)或其它類似的沉積方法對(duì)正硅酸乙酯(TEOS)進(jìn)行高溫分解而形成?？稍跍喜?3中填充介電材料55，其可包含例如使用化學(xué)氣相沉積(CVD)或通過其它已知方法沉積的二氧化硅。
圖7是圖4的存儲(chǔ)器裝置40的部分側(cè)面正視圖，其將用于進(jìn)一步描述形成方法?？上驕喜?0的側(cè)壁46和底面48沉積溝槽介電層62。雖然溝槽介電層62可為任何可在側(cè)壁46和底面48上生長(zhǎng)或沉積的合適的介電材料，但溝槽介電層62可包含熱生長(zhǎng)二氧化硅(Si02)層。 一般來說，熱生長(zhǎng)Si02層將形成受襯底12的結(jié)晶取向控制的厚度。因此，在側(cè)壁46上產(chǎn)生熱生長(zhǎng)Si02層達(dá)所需的厚度，而在底面48上形成的二氧化硅層可相對(duì)的厚度薄。或者，溝槽介電層62可包含氮化硅(Si3N4)層。 隨后可向至少溝槽50的側(cè)壁46和底面48沉積導(dǎo)電薄膜64達(dá)所需厚度。導(dǎo)電薄膜64可 包含金屬，例如過渡金屬，或者其可包含其它導(dǎo)電材料，例如氮化鈦(TiN)和氮化鉭 (TaN)，和各種硅化物，例如硅化鈷(CoSi)和硅化鎳(NiSi)。構(gòu)成薄膜64的導(dǎo)電材料 還可包含多晶硅，其可為摻雜或未摻雜的。導(dǎo)電薄膜64可使用化學(xué)氣相沉積(CVD)方 法來沉積，所述方法可包含低壓化學(xué)氣相沉積(LPCVD)。在各種實(shí)施例中，導(dǎo)電薄膜 64可沉積在側(cè)壁46和底面48上達(dá)大約0.25 F與大約0.5 F之間的范圍內(nèi)的厚度，其中F 為裝置40的相關(guān)特征尺寸。也可將導(dǎo)電薄膜64形成到大約150 A與大約350 A之間的 范圍內(nèi)的厚度?？上蛑辽贉喜?0施加輔助層66,所述輔助層66可包含Si02層或Si3N4 層，且可使用CVD或其它合適方法沉積。此外，可對(duì)層66使用其它合適的材料，其可 包含導(dǎo)電材料。
現(xiàn)在參看圖8，可選擇性蝕刻輔助層66以移除輔助層66和導(dǎo)電薄膜64的若干部分。 在各種實(shí)施例中，溝槽50的底部68可經(jīng)間隔物蝕刻(spacer-etch),以便移除鄰近底部 68的輔助層66。此外，可通過間隔物蝕刻以類似方式移除導(dǎo)電薄膜64的鄰近底部68的 部分，以便使導(dǎo)電薄膜64的其余部分相互電隔離。在各種實(shí)施例中，溝槽52的底部68 可經(jīng)間隔物蝕刻穿過輔助層66和導(dǎo)電薄膜64,且向下蝕刻到溝槽介電層62中。如圖8 所示，在溝槽52的底部68處引導(dǎo)的間隔物蝕刻也移除輔助層66的在溝槽50外部的部 分。對(duì)溝槽50的底部68中的輔助層66和導(dǎo)電薄膜64進(jìn)行間隔物蝕刻可使用各向異性 干式蝕刻方法進(jìn)行，所述方法例如是等離子蝕刻、離子束蝕刻和反應(yīng)離子蝕刻(RIE)。
雖然圖8展示了朝輔助層66和導(dǎo)電薄膜64引導(dǎo)的間隔物蝕刻，但應(yīng)了解，也可朝 所揭示的結(jié)構(gòu)的其它部分引導(dǎo)間隔物蝕刻。舉例來說，間隔物蝕刻也可蝕刻下伏硅材料 的顯著部分，或間隔物蝕刻可通過選擇適當(dāng)?shù)奈g刻技術(shù)來實(shí)現(xiàn)層66、薄膜64和下伏硅 材料的減少。
遵照?qǐng)D8所示的間隔物蝕刻程序，且現(xiàn)在參看圖9，可進(jìn)一步蝕刻導(dǎo)電薄膜64，使 得薄膜64對(duì)輔助層66進(jìn)行底切。因此，導(dǎo)電薄膜64的下邊緣70延伸到溝槽50中達(dá)深 度d4，其大體上大于溝槽52的深度d3 (圖5),使得下邊緣70定位成遠(yuǎn)離側(cè)壁46和底 面48的交叉部分。也可蝕刻導(dǎo)電薄膜64以對(duì)導(dǎo)電薄膜64進(jìn)行底切，使得上邊緣72延 伸到溝槽50中達(dá)深度d5。下邊緣70和上邊緣72的位置可使用濕式和/或干式蝕刻方法 來合適地定位，以便向裝置42施加所需的特性。舉例來說，下邊緣70和上邊緣72的位 置可經(jīng)過合適的配置，以便在裝置42中提供所要的柵極電容，或施加其它的所需操作特
14性，例如提供裝置42的所需閾值電壓。在圖9所示的底切程序期間，輔助層66保護(hù)導(dǎo) 電薄膜64的縱向表面，以便維持導(dǎo)電薄膜64的所要厚度"如圖10所示，可任選地選 擇性地從導(dǎo)電薄膜64移除輔助層66的其余部分?？赏ㄟ^使層66變致密來增強(qiáng)層66 (圖
9) 對(duì)于移除的選擇性。舉例來說，當(dāng)介電層66包含沉積的Si3N4層時(shí)，可通過使層66 暴露于氮化氣氛來使層66變致密，所述氮化氣氛在預(yù)定條件下維持固定的一段時(shí)間。
現(xiàn)在轉(zhuǎn)向圖11，垂直存取結(jié)構(gòu)42包含至少部分地在柱狀部分44中延伸的第一摻雜 區(qū)74，和延伸到襯底12中的第二摻雜區(qū)76。為了在圖11中清晰地說明，移除裝置42 的正面部分上的導(dǎo)電薄膜64，而保留裝置42的背面部分上的導(dǎo)電薄膜64。然而，應(yīng)了 解，導(dǎo)電薄膜64可存在于垂直存取裝置42的相對(duì)側(cè)上?？赏ㄟ^離子植入工藝來選擇性 形成第一摻雜區(qū)74，以便向區(qū)74施加所需的導(dǎo)電性。在各種實(shí)施例中，離子植入工藝 可包含對(duì)選定化學(xué)物質(zhì)的有角度的離子植入，使得離子植入不會(huì)延伸到溝槽52中。用于 離子植入的合適化學(xué)物質(zhì)可包含例如磷、砷和硼離子，但也可使用其它合適的化學(xué)物質(zhì)。
在各種實(shí)施例中，可摻雜第一摻雜區(qū)74以產(chǎn)生n +導(dǎo)電性，同時(shí)可摻雜第二摻雜區(qū) 76以產(chǎn)生p-導(dǎo)電性。在各種實(shí)施例中的又一實(shí)施例中，可選擇性摻雜第一摻雜區(qū)74以 產(chǎn)生p+導(dǎo)電性，同時(shí)摻雜第二摻雜區(qū)76以產(chǎn)生n-導(dǎo)電性。在其它各種實(shí)施例中，可選 擇性摻雜第一摻雜區(qū)74和第二摻雜區(qū)76以產(chǎn)生其它導(dǎo)電性。舉例來說，可摻雜第一摻 雜區(qū)74以產(chǎn)生第一導(dǎo)電性，所述第一導(dǎo)電性可為p或n型導(dǎo)電性，且可摻雜第二摻雜區(qū) 76以產(chǎn)生第二導(dǎo)電性，所述第二導(dǎo)電性也可為p或n型導(dǎo)電性，其中第一導(dǎo)電性不同于 第二導(dǎo)電性。在各種實(shí)施例中的又一實(shí)施例中，可將額外離子植入工藝引導(dǎo)到溝槽50(圖
10) 中以改進(jìn)溝槽介電層62和襯底12的鄰近溝槽50的底面48的部分的絕緣性質(zhì)。 仍參看圖ll，可在襯底12中形成第一摻雜區(qū)74達(dá)深度d6。深度d6可大于深度ds，
但小于深度d4，從而使得導(dǎo)電薄膜64延伸超過第一摻雜區(qū)74。然而，在各種實(shí)施例中
的其它實(shí)施例中，深度d6可向下延伸到深度d4,甚至延伸超過深度d4。
圖12是包含根據(jù)各種實(shí)施例形成的至少一個(gè)垂直存取裝置的存儲(chǔ)器裝置100的部分 側(cè)面正視圖。存儲(chǔ)器裝置100包含支撐襯底102，其可包含摻雜或未摻雜半導(dǎo)體材料， 其可為硅的塊狀襯底。或者，所述塊狀襯底可由半導(dǎo)體材料的混合物構(gòu)成，例如硅和鍺 (SiGe)。襯底102還可包含其它已知的半導(dǎo)體結(jié)構(gòu)，例如絕緣體上硅結(jié)構(gòu)。存儲(chǔ)器裝置 IOO還包含至少一個(gè)根據(jù)前述方法形成的垂直存取裝置104，其與介電材料106鄰接。介 電材料106可包含前述介電材料中的任一材料，例如二氧化硅。在存儲(chǔ)器裝置100上形 成導(dǎo)電薄膜106，其在垂直存取裝置104的有源區(qū)上延伸，從而形成裝置100的導(dǎo)電字線。如前所述，導(dǎo)電薄膜106可由金屬導(dǎo)電薄膜、半導(dǎo)體材料(例如摻雜或未摻雜的多 晶硅)或硅化物構(gòu)成。導(dǎo)電薄膜106可延伸到裝置100的終端部分108，所述部分可由 介電材料構(gòu)成，例如先前揭示的介電材料中的任一者。導(dǎo)電薄膜106的沿終端部分108 延伸的部分可與終端部分108的實(shí)質(zhì)側(cè)面部分鄰接。導(dǎo)電薄膜106也可圍繞終端部分108 連續(xù)延伸，并延伸到終端部分108的相對(duì)側(cè)上?，F(xiàn)在也參看圖13，存儲(chǔ)器裝置100的背 面正視圖將導(dǎo)電薄膜106展示為圍繞終端部分108延伸，使得導(dǎo)電薄膜106耦合到設(shè)置 在終端部分109的相對(duì)側(cè)上的導(dǎo)電薄膜106。雖然導(dǎo)電薄膜106展示為圍繞終端部分108 延伸，但應(yīng)了解，終端部分108的相應(yīng)側(cè)上的導(dǎo)電薄膜106可通過提供在相應(yīng)側(cè)上的薄 膜106之間延伸的接觸結(jié)構(gòu)來電耦合，下文將對(duì)其進(jìn)行更詳細(xì)的描述。
仍參看圖12，導(dǎo)電薄膜106可耦合到接觸結(jié)構(gòu)108,接觸結(jié)構(gòu)108也可合適地形成 以在終端部分108的頂部部分上延伸，使得導(dǎo)電薄膜106的沿終端部分108的相對(duì)側(cè)延 伸的部分也耦合到接觸結(jié)構(gòu)108。接觸結(jié)構(gòu)108可由通過已知的金屬沉積方法設(shè)置在終 端部分108上的金屬構(gòu)成。接觸結(jié)構(gòu)108也可由導(dǎo)電非金屬材料構(gòu)成，例如摻雜或未摻 雜多晶硅乃至硅化物材料?？稍诖鎯?chǔ)器裝置100中包括其它結(jié)構(gòu)以準(zhǔn)許裝置100作為非 易失性存儲(chǔ)器裝置而操作。 一個(gè)或一個(gè)以上導(dǎo)電結(jié)構(gòu)112可以可操作地耦合到存取裝置 104，所述導(dǎo)電結(jié)構(gòu)形成裝置100的導(dǎo)電位線。導(dǎo)電結(jié)構(gòu)U2也可由通過已知方法設(shè)置在 存取裝置104上的金屬構(gòu)成。導(dǎo)電結(jié)構(gòu)112也可由導(dǎo)電非金屬材料構(gòu)成，例如摻雜或未 摻雜多晶硅乃至硅化物材料。存儲(chǔ)裝置114也可以可操作地耦合到存取裝置104以便為 預(yù)定邏輯狀態(tài)提供存儲(chǔ)構(gòu)件。存儲(chǔ)裝置114可包含容器電容器或其它類似結(jié)構(gòu)，其大體 上在裝置100的制造期間形成。
圖14是存儲(chǔ)器裝置100的另一側(cè)面正視圖。存儲(chǔ)器裝置IOO進(jìn)一步包含位于導(dǎo)電薄 膜106與存取裝置104之間的介電層116。介電層116可根據(jù)前述方法形成，且可由先前
揭示的介電材料中的任一者構(gòu)成。
圖15是存儲(chǔ)器裝置100的部分俯視平面圖。如該圖中所示，導(dǎo)電薄膜106和導(dǎo)電結(jié) 構(gòu)112協(xié)作地分別形成大約垂直的字線和位線的網(wǎng)，所述字線和位線耦合到存取裝置 104，存取裝置104又可以可操作地耦合到存儲(chǔ)裝置114以形成存儲(chǔ)器裝置100。雖然圖 12到圖15中只展示了存儲(chǔ)器陣列的一部分，但應(yīng)了解，如此項(xiàng)技術(shù)中已知，存儲(chǔ)器裝 置100可被隔離成不同的存儲(chǔ)體。此外，存儲(chǔ)器裝置100還可包含讀出放大器、尋址電 路、鎖存電路、多路復(fù)用電路和圖15中未展示的其它已知電路。
圖16是根據(jù)本發(fā)明的另一實(shí)施例的處理系統(tǒng)200的圖解方框圖。處理系統(tǒng)200包含中央處理單元(CPU) 202，其可包含任何能夠接收數(shù)據(jù)和經(jīng)編程指令且進(jìn)一步經(jīng)配置以 根據(jù)所述經(jīng)編程指令來處理數(shù)據(jù)的數(shù)字裝置。因此，CPU 202可包含微處理器，例如通 用單芯片或多芯片微處理器，或者其可包含數(shù)字信號(hào)處理單元或其它類似的可編程處理 單元。CPU 202經(jīng)配置以經(jīng)由通信總線206與存儲(chǔ)器單元204通信。存儲(chǔ)器單元204包 含根據(jù)本發(fā)明的前述實(shí)施例構(gòu)造的垂直存取裝置，例如圖12所示的垂直存取裝置42。 處理系統(tǒng)200也可包含耦合到總線206的各種其它裝置，其可操作以協(xié)作地與CPU 202 和存儲(chǔ)器單元204交互。舉例來說，處理系統(tǒng)200可包含一個(gè)或一個(gè)以上輸入/輸出(I/O) 裝置208，例如打印機(jī)、顯示裝置、鍵盤、鼠標(biāo)或其它已知的輸入/輸出裝置。處理系統(tǒng) 200也可包含大容量存儲(chǔ)裝置210,其可包含硬盤驅(qū)動(dòng)器、軟盤驅(qū)動(dòng)器、光盤裝置 (CD-ROM)或其它類似裝置。
雖然已說明和描述了本發(fā)明的各種實(shí)施例，但如上所述，在不偏離本發(fā)明的精神和 范圍的情況下可進(jìn)行許多改變。舉例來說，雖然參看DRAM存儲(chǔ)器裝置描述了垂直存取 裝置的若干實(shí)施例，但應(yīng)了解，也可不加顯著修改而將若干實(shí)施例并入在各種各樣的其 它存儲(chǔ)器裝置中，所述存儲(chǔ)器裝置例如是靜態(tài)存儲(chǔ)器，動(dòng)態(tài)存儲(chǔ)器，例如動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器(DRAM))、擴(kuò)展數(shù)據(jù)輸出(EDO) DRAM、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、雙數(shù)據(jù) 速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR SDRAM)、同步鏈路動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (SLDRAM)、視頻隨機(jī)存取存儲(chǔ)器(VRAM)、 RAMBUS動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(RDRAM)、 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，快閃存儲(chǔ)器以及其它已知的存儲(chǔ)器裝置。
形成本文的一部分的附圖以說明而非限制的方式展示了可實(shí)踐標(biāo)的物的特定實(shí)施 例。以充分的細(xì)節(jié)描述所說明的實(shí)施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本文中揭示 的教示?？衫煤蛷闹袑?dǎo)出其它實(shí)施例，從而可在不偏離本發(fā)明的范圍的情況下進(jìn)行結(jié) 構(gòu)性和邏輯上的代替和改變。因此，本實(shí)施方式不應(yīng)以限制性意義來理解，且各種實(shí)施 例的范圍僅由所附權(quán)利要求書連同所述權(quán)利要求書被賦予的等效物的完整范圍來定義。
因此，雖然本文中已說明和描述了特定實(shí)施例，但應(yīng)了解，可用任何經(jīng)計(jì)算以實(shí)現(xiàn) 相同目的的布置來代替所展示的特定實(shí)施例。本發(fā)明意圖涵蓋對(duì)各種實(shí)施例的任何和所 有修改或變動(dòng)。所屬領(lǐng)域的技術(shù)人員在審閱了以上描述后將容易理解以上實(shí)施例與本文 中未具體描述的其它實(shí)施例的組合。
發(fā)明摘要是遵照37 C.F.R. § 1.72(b)而提供，所述法條要求一份將使讀者能快速確定 技術(shù)揭示內(nèi)容的本質(zhì)的摘要。發(fā)明摘要是在其將不用于解釋或限制權(quán)利要求書的范圍或意義的理解上提交的。此外，在前述實(shí)施方式中，可看出為了使揭示內(nèi)容簡(jiǎn)單化而可將 各種特征在單個(gè)實(shí)施例中分組在一起。所揭示的此方法不應(yīng)解釋為反映所主張的實(shí)施例 需要多于每一權(quán)利要求中明確敘述的特征的意圖。相反，如所附權(quán)利要求書所反映，發(fā) 明標(biāo)的物在于少于單個(gè)揭示的實(shí)施例中的所有特征。因此，所附權(quán)利要求書在此并入到 實(shí)施方式中，其中每一權(quán)利要求獨(dú)立地作為單獨(dú)的實(shí)施例。
權(quán)利要求
1.一種形成用于存儲(chǔ)器裝置的存儲(chǔ)器裝置結(jié)構(gòu)的方法，其包括在襯底中提供凹座，所述凹座具有一對(duì)相對(duì)的側(cè)壁和在所述相對(duì)的側(cè)壁之間延伸的底面；向所述凹座的所述側(cè)壁和所述底面沉積介電層；在所述介電層上形成導(dǎo)電薄膜；及對(duì)所述導(dǎo)電薄膜進(jìn)行處理以從所述凹座的所述底面移除所述薄膜并從所述相對(duì)的側(cè)壁移除所述導(dǎo)電薄膜的至少一部分。
2. 根據(jù)權(quán)利要求1所述的方法，其中提供凹座進(jìn)一步包括將所述凹座蝕刻到大約1.5 F 的深度，其中F是所述存儲(chǔ)器裝置的相關(guān)垂直特征尺寸。
3. 根據(jù)權(quán)利要求2所述的方法，其中將所述凹座蝕刻到大約1.5 F的深度進(jìn)一步包括 將所述凹座蝕刻到大約1750埃(A)的深度。
4. 根據(jù)權(quán)利要求1所述的方法，其中向所述凹座的所述側(cè)壁和所述底面沉積介電層迸 一步包括生長(zhǎng)二氧化硅層和氮化硅層中的一者。
5. 根據(jù)權(quán)利要求1所述的方法，其中在所述介電層上形成導(dǎo)電薄膜進(jìn)一步包括將所述 導(dǎo)電薄膜沉積到大約0.25 F與大約0.5 F之間的范圍內(nèi)的厚度，其中F是所述存儲(chǔ) 器裝置的相關(guān)特征尺寸。
6. 根據(jù)權(quán)利要求5所述的方法，其中將所述導(dǎo)電薄膜沉積到大約0.25 F與大約0.5 F 之間的范圍內(nèi)的厚度進(jìn)一步包括將所述薄膜形成到大約150埃(A)與大約350埃 (A)之間的范圍內(nèi)的厚度。
7. 根據(jù)權(quán)利要求6所述的方法，其中在所述介電層上形成導(dǎo)電薄膜進(jìn)一步包括沉積金 屬層、多晶硅層、氮化鈦(TiN)層、氮化鉅(TaNi)層、硅化鈷(CoSi)層和硅 化鎳(NiSi)層中的一者。
8. 根據(jù)權(quán)利要求1所述的方法，其中對(duì)所述導(dǎo)電薄膜進(jìn)行處理進(jìn)一步包括向所述導(dǎo)電薄膜沉積輔助層；對(duì)所述輔助層和所述導(dǎo)電薄膜進(jìn)行間隔物蝕刻以從所述凹座的所述底面移除所 述輔助層和所述導(dǎo)電薄膜；及對(duì)所述導(dǎo)電薄膜的定位于所述輔助層與所述介電層之間且鄰近所述側(cè)壁的部分 進(jìn)行底切以用可調(diào)整的方式獲得選定操作特性。
9. 根據(jù)權(quán)利要求8所述的方法，其進(jìn)一步包括移除所述輔助層的鄰近所述側(cè)壁的部分。
10. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括通過形成鄰近所述導(dǎo)電薄膜的具有選定 導(dǎo)電性的區(qū)而在所述裝置中提供有源區(qū)域。
11. 根據(jù)權(quán)利要求IO所述的方法，其中通過形成具有選定導(dǎo)電性的區(qū)而在所述裝置中 提供有源區(qū)域進(jìn)一步包括形成具有n導(dǎo)電性的區(qū)。
12. 根據(jù)權(quán)利要求IO所述的方法，其中通過形成具有選定導(dǎo)電性的區(qū)而在所述裝置中 提供有源區(qū)域進(jìn)一步包括形成具有p導(dǎo)電性的區(qū)。
13. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括提供具有第一導(dǎo)電性的第一區(qū)和具有第 二導(dǎo)電性的第二區(qū)，其中所述第一導(dǎo)電性不同于所述第二導(dǎo)電性。
14. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括通過在所述凹座中沉積導(dǎo)電材料而在所 述凹座中形成導(dǎo)電柵極結(jié)構(gòu)，及將所述導(dǎo)電柵極結(jié)構(gòu)耦合到導(dǎo)電字線結(jié)構(gòu)。
15. —種存儲(chǔ)器裝置結(jié)構(gòu)，其包括凹座，其形成在半導(dǎo)體襯底中，且包含一對(duì)相對(duì)側(cè)壁，所述側(cè)壁包含具有選定導(dǎo) 電性的有源區(qū)；導(dǎo)電薄膜結(jié)構(gòu)，其至少部分地設(shè)置在所述凹座的相應(yīng)側(cè)壁上；及 介電層，其插入在所述有源區(qū)與所述導(dǎo)電薄膜結(jié)構(gòu)之間。
16. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述半導(dǎo)體襯底進(jìn)一步包括塊狀硅 襯底與絕緣體上硅襯底中的一者。
17. 根據(jù)權(quán)利要求16所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述半導(dǎo)體襯底進(jìn)一步包括包含摻 雜和未摻雜半導(dǎo)體材料、硅的外延層、由鍺形成的部分、由硅和鍺組合形成的部分 和由砷化鎵形成的部分中的至少一者。
18. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述凹座延伸到所述襯底中達(dá)大約 1.5F的深度，其中F是所述存儲(chǔ)器裝置的選定特征尺寸。
19. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述凹座延伸到凹座深度，且所述 導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到小于所述凹座深度的深度。，
20. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述有源區(qū)延伸到所述側(cè)壁中達(dá)第 一深度，且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到大于所述第一深度的第 二深度。
21. 根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述導(dǎo)電薄膜結(jié)構(gòu)進(jìn)一步包括上邊 緣，其中所述上邊緣凹陷在所述凹座內(nèi)達(dá)第三深度，所述第三深度小于所述第一深 度和所述第二深度。
22. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其進(jìn)一步包括在所述對(duì)相對(duì)側(cè)壁之間延 伸的底面，且其中所述導(dǎo)電薄膜結(jié)構(gòu)包括延伸遠(yuǎn)離所述側(cè)壁與所述底面的交叉部分 的下邊緣。
23. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其進(jìn)一步包括定位于所述對(duì)相對(duì)側(cè)壁之 間的底面，其中所述介電層進(jìn)一步包括大體上覆蓋所述底面和所述對(duì)相對(duì)側(cè)壁的溝 槽介電層。
24. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其進(jìn)一步包括定位于所述凹座內(nèi)的導(dǎo)電 柵極結(jié)構(gòu)。
25. 根據(jù)權(quán)利要求15所述的存儲(chǔ)器裝置結(jié)構(gòu)，其中所述有源區(qū)經(jīng)摻雜以向所述有源區(qū) 施加n +和p-導(dǎo)電性中的至少一者。
26. —種存儲(chǔ)器裝置，其包括至少一個(gè)外圍電路，其定位于半導(dǎo)體襯底上；及存儲(chǔ)器陣列，其形成在所述襯底上，且可操作地耦合到所述至少一個(gè)外圍電路， 所述存儲(chǔ)器陣列包含至少一個(gè)垂直存取裝置，所述存儲(chǔ)器裝置進(jìn)一步包括凹座，其形成在所述半導(dǎo)體襯底中，且包含一對(duì)相對(duì)側(cè)壁，所述側(cè)壁包含所述垂 直存取裝置的具有選定導(dǎo)電性的有源區(qū)；導(dǎo)電薄膜結(jié)構(gòu)，其至少部分地設(shè)置在所述凹座的靠近所述有源區(qū)的相應(yīng)側(cè)壁上；及介電層，其插入在所述有源區(qū)與所述導(dǎo)電薄膜結(jié)構(gòu)之間。
27. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其中所述凹座延伸到凹座深度，且所述導(dǎo)電 薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到小于所述凹座深度的深度。
28. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其中所述有源區(qū)延伸到所述側(cè)壁中達(dá)第一深 度，且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到大于所述第一深度的第二深 度。
29. 根據(jù)權(quán)利要求28所述的存儲(chǔ)器裝置，其中所述導(dǎo)電薄膜結(jié)構(gòu)進(jìn)一步包括上邊緣， 其中所述上邊緣凹陷在所述凹座內(nèi)達(dá)第三深度，所述第三深度小于所述第一深度和 所述第二深度。
30. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其進(jìn)一步包括在所述對(duì)相對(duì)側(cè)壁之間延伸的 底面，且其中所述導(dǎo)電薄膜結(jié)構(gòu)包括延伸遠(yuǎn)離所述側(cè)壁與所述底面的交叉部分的下邊緣。
31. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其進(jìn)一步包括定位于所述對(duì)相對(duì)側(cè)壁之間的底面，其中所述介電層進(jìn)一步包括大體上覆蓋所述底面和所述對(duì)相對(duì)側(cè)壁的溝槽介電層。
32. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其中所述導(dǎo)電薄膜結(jié)構(gòu)包括定位于所述凹座 內(nèi)的導(dǎo)電柵極結(jié)構(gòu)。
33. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其中所述有源區(qū)經(jīng)摻雜以向所述有源區(qū)施加 n +和p-導(dǎo)電性中的至少一者。
34. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其進(jìn)一步包括多個(gè)控制線，所述控制線將所 述至少一個(gè)外圍電路耦合到所述存儲(chǔ)器陣列。
35. 根據(jù)權(quán)利要求26所述的存儲(chǔ)器裝置，其中所述至少一個(gè)外圍電路包括讀出放大器、 多路復(fù)用電路、多路分用電路、鎖存電路、緩沖器電路和輸入及輸出電路中的至少 一者。
36. —種用于存儲(chǔ)器裝置的存儲(chǔ)器陣列，其包括多個(gè)存儲(chǔ)器單元，其形成在半導(dǎo)體襯底上且耦合到形成在所述襯底上的字線和大 體上垂直的位線，每一存儲(chǔ)器單元進(jìn)一步包括 存儲(chǔ)裝置；及存取裝置，其形成在所述襯底上，且耦合到所述存儲(chǔ)裝置并耦合到所述字線中 的選定一者及所述位線中的選定一者，所述陣列進(jìn)一步包括凹座，其形成在所述半導(dǎo)體襯底中，且包含一對(duì)相對(duì)側(cè)壁及在所述側(cè)壁之間延 伸的底面，所述側(cè)壁包含所述存取裝置的具有選定導(dǎo)電性的有源區(qū)；導(dǎo)電薄膜結(jié)構(gòu)，其至少部分地設(shè)置在所述凹座的相應(yīng)側(cè)壁上；及介電層，其插入在所述有源區(qū)與所述導(dǎo)電薄膜結(jié)構(gòu)之間。
37. 根據(jù)權(quán)利要求36所述的存儲(chǔ)器陣列，其中所述凹座延伸到所述襯底中達(dá)凹座深度， 且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到小于所述凹座深度的深度。
38. 根據(jù)權(quán)利要求36所述的存儲(chǔ)器陣列，其中所述有源區(qū)延伸到所述側(cè)壁中達(dá)第一深 度，且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到大于所述第一深度的第二深 度。
39. 根據(jù)權(quán)利要求38所述的存儲(chǔ)器陣列，其中所述導(dǎo)電薄膜結(jié)構(gòu)進(jìn)一步包括上邊緣， 其中所述上邊緣凹陷在所述凹座內(nèi)達(dá)第三深度，所述第三深度小于所述第一深度和 所述第二深度。
40. 根據(jù)權(quán)利要求36所述的存儲(chǔ)器陣列，其中所述導(dǎo)電薄膜結(jié)構(gòu)包括延伸遠(yuǎn)離所述側(cè) 壁與所述底面的交叉部分的下邊緣。
41. 根據(jù)權(quán)利要求36所述的存儲(chǔ)器陣列，其中所述介電層進(jìn)一步包括大體上覆蓋所述 底面和所述對(duì)相對(duì)側(cè)壁的溝槽介電層。
42. 根據(jù)權(quán)利要求36所述的存儲(chǔ)器陣列，其中所述有源區(qū)經(jīng)摻雜以向所述有源區(qū)施加 ii +和p-導(dǎo)電性中的至少一者。
43. 根據(jù)權(quán)利要求36所述的存儲(chǔ)器陣列，其中所述存儲(chǔ)裝置進(jìn)一步包括三維電容器結(jié) 構(gòu)。
44. 一種處理系統(tǒng)，其包括中央處理單元(CPU);及存儲(chǔ)器裝置，其通過通信總線可操作地耦合到所述CPU，所述存儲(chǔ)器裝置包含 至少一個(gè)存取裝置，所述存儲(chǔ)器裝置進(jìn)一步包括凹座，其延伸到半導(dǎo)體襯底中，且包含一對(duì)相對(duì)側(cè)壁及在所述側(cè)壁之間延伸的底面，所述側(cè)壁包含所述存取裝置的形成在其中的有源區(qū)；導(dǎo)電薄膜結(jié)構(gòu)，其至少部分地設(shè)置在所述凹座的相應(yīng)側(cè)壁上；及 介電層，其插入在所述有源區(qū)與所述導(dǎo)電薄膜結(jié)構(gòu)之間。
45. 根據(jù)權(quán)利要求44所述的處理系統(tǒng)，其中所述凹座延伸到所述襯底中達(dá)凹座深度， 且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到小于所述凹座深度的深度。
46. 根據(jù)權(quán)利要求44所述的處理系統(tǒng)，其中所述有源區(qū)延伸到所述側(cè)壁中達(dá)第一深度， 且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到大于所述第一深度的第二深度。
47. 根據(jù)權(quán)利要求46所述的處理系統(tǒng)，其中所述導(dǎo)電薄膜結(jié)構(gòu)進(jìn)一步包括上邊緣，其 中所述上邊緣凹陷在所述凹座內(nèi)達(dá)第三深度，所述第三深度小于所述第一深度和所 述第二深度。
48. 根據(jù)權(quán)利要求47所述的處理系統(tǒng)，其中所述導(dǎo)電薄膜結(jié)構(gòu)包括延伸遠(yuǎn)離所述側(cè)壁 與所述底面的交叉部分的下邊緣。
49. 根據(jù)權(quán)利要求44所述的處理系統(tǒng)，其中所述介電層進(jìn)一步包括大體上覆蓋所述底 面和所述對(duì)相對(duì)側(cè)壁的溝槽介電層。
50. 根據(jù)權(quán)利要求44所述的處理系統(tǒng)，其中所述有源區(qū)經(jīng)摻雜以向所述有源區(qū)施加n 十和p-導(dǎo)電性中的至少一者。
51. 根據(jù)權(quán)利要求44所述的處理系統(tǒng)，其進(jìn)一步包括可操作地耦合到所述通信總線的 至少一個(gè)輸入/輸出(I/O)裝置和一大容量存儲(chǔ)裝置。
52. 根據(jù)權(quán)利要求51所述的處理系統(tǒng)，其中所述至少一個(gè)I/O裝置包含打印機(jī)、顯示 裝置、鍵盤和鼠標(biāo)中的至少一者，且進(jìn)而其中所述大容量存儲(chǔ)裝置包含硬盤驅(qū)動(dòng)器、軟盤驅(qū)動(dòng)器和光盤驅(qū)動(dòng)器中的至少一者。
53. —種用于存儲(chǔ)器裝置的存儲(chǔ)器陣列，其包括多個(gè)存儲(chǔ)器單元，其形成在半導(dǎo)體襯底上且耦合到形成在所述襯底上的字線和大 體上垂直的位線，每一存儲(chǔ)器單元進(jìn)一步包括-多個(gè)存儲(chǔ)裝置；及多個(gè)存取裝置，其形成在所述襯底中，且可操作地耦合到所述存儲(chǔ)裝置并耦合 到所述字線中的選定一者及所述位線中的選定一者，所述陣列進(jìn)一步包括凹座，其形成在所述半導(dǎo)體襯底中且在所述存取裝置之間延伸，且包含一對(duì)相 對(duì)側(cè)壁及在所述側(cè)壁之間延伸的底面，其中所述側(cè)壁包含所述存取裝置的有源 區(qū)；導(dǎo)電薄膜結(jié)構(gòu)，其至少部分地設(shè)置在所述凹座的相應(yīng)側(cè)壁上；及 介電層，其插入在所述有源區(qū)與所述導(dǎo)電薄膜結(jié)構(gòu)之間。
54. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其中所述凹座延伸到所述襯底中達(dá)凹座深度， 且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到小于所述凹座深度的深度。
55. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其中所述有源區(qū)延伸到所述側(cè)壁中達(dá)第一深 度，且所述導(dǎo)電薄膜結(jié)構(gòu)沿所述凹座的相應(yīng)側(cè)壁延伸到大于所述第一深度的第二深 度。
56. 根據(jù)權(quán)利要求55所述的存儲(chǔ)器陣列，其中所述導(dǎo)電薄膜結(jié)構(gòu)進(jìn)一步包括上邊緣， 其中所述上邊緣凹陷在所述凹座內(nèi)達(dá)第三深度，所述第三深度小于所述第一深度和 所述第二深度。
57. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其中所述導(dǎo)電薄膜結(jié)構(gòu)包括延伸遠(yuǎn)離所述側(cè) 壁與所述底面的交叉部分的下邊緣。
58. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其中所述介電層進(jìn)一步包括大體上覆蓋所述 底面和所述對(duì)相對(duì)側(cè)壁的溝槽介電層。
59. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其中所述有源區(qū)經(jīng)摻雜以向所述有源區(qū)施加 n +和p-導(dǎo)電性中的至少一者。
60. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其中所述存儲(chǔ)裝置進(jìn)一步包括三維電容器結(jié) 構(gòu)。
61. 根據(jù)權(quán)利要求53所述的存儲(chǔ)器陣列，其進(jìn)一步包括終端部分，所述終端部分包含 第一側(cè)和相對(duì)第二側(cè)，其中所述終端部分與所述相對(duì)側(cè)壁中的一者鄰接，且大體上 與所述凹座對(duì)準(zhǔn)。
62. 根據(jù)權(quán)利要求61所述的存儲(chǔ)器陣列，其中所述終端部分由介電材料構(gòu)成。
63. 根據(jù)權(quán)利要求61所述的存儲(chǔ)器陣列，其中所述導(dǎo)電薄膜沿所述終端部分延伸。
64. 根據(jù)權(quán)利要求63所述的存儲(chǔ)器陣列，其進(jìn)一步包括所述終端部分的末端部分，所 述末端部分在所述第一側(cè)與所述相對(duì)第二側(cè)之間延伸，其中所述導(dǎo)電薄膜沿所述第 一側(cè)、所述末端部分連續(xù)延伸且延伸到所述相對(duì)第二側(cè)上。
65. 根據(jù)權(quán)利要求63所述的存儲(chǔ)器陣列，其進(jìn)一歩包括耦合到所述導(dǎo)電薄膜的接觸結(jié) 構(gòu)。
全文摘要
本發(fā)明揭示具有垂直存取裝置的半導(dǎo)體存儲(chǔ)器裝置。在一些實(shí)施例中，一種形成所述裝置的方法包含在半導(dǎo)體襯底(12)中提供凹座(50)，其包含一對(duì)相對(duì)的側(cè)壁(73、75)和在所述相對(duì)的側(cè)壁之間延伸的底面(48)。可在所述凹座的所述側(cè)壁和所述底面上沉積介電層(62)?？稍谒鼋殡妼由闲纬蓪?dǎo)電薄膜(64)，且對(duì)其進(jìn)行處理以選擇性地從所述凹座的所述底面移除所述薄膜，并從所述相對(duì)的側(cè)壁移除所述導(dǎo)電薄膜的至少一部分。
文檔編號(hào)H01L21/8242GK101669200SQ200880008505
公開日2010年3月10日 申請(qǐng)日期2008年1月22日 優(yōu)先權(quán)日2007年1月22日
發(fā)明者沃納·云林 申請(qǐng)人:美光科技公司