專利名稱：：像素結構及其制造方法
技術領域：
：本發(fā)明是有關于一種像素結構及其制造方法(pixelstructureandmanufacturingmethodthereof)，且特別是有關于一種具有反射像素電極(reflectiveelectrode)的像素結構及其制造方法。
背景技術：
：隨著液晶顯示器(liquidcrystaldisplay,LCD)的普及化，許多可攜式電子產(chǎn)品(portableelectronicdevice)對于液晶顯示器的顯示功能的要求也逐漸地提高，特別是可攜式電子產(chǎn)品例如行動電話(mobilephone)、個人數(shù)字助理(personaldigitalassistant,PDA)或掌上型計算機(pocketPC)等。這些可攜式電子產(chǎn)品不僅在室內需要具有良好的畫面顯示效果，同時在室外或是強光的環(huán)境下亦需維持適當?shù)漠嬅尜|量。因此，如何能讓液晶顯示器在強光的環(huán)境下保有良好的顯示質量，便成為液晶顯示器的技術發(fā)展的重要趨勢之一?；谏鲜鲈?，現(xiàn)有技術發(fā)展出一種半穿透半反射式液晶顯示器(transflectiveLCD,TR-LCD)，此半穿透半反射式液晶顯示器在戶外明亮環(huán)境下以及室內環(huán)境下同樣具有清晰的顯示效果。在現(xiàn)有半穿透半反射式液晶顯示器中，像素結構具有適于將外界光源反射的反射像素電極而構成反射區(qū)。為了使反射區(qū)中所呈現(xiàn)的顯示效果能夠與不具有反射電極的穿透區(qū)所呈現(xiàn)的顯示效果一致，通常會利用一墊高層(paddinglayer)將反射像素電極墊高，以形成雙重液晶盒間隙(dualcellgap)的半穿透半反射式液晶顯示器。另外，現(xiàn)有的像素結構中也常常在反射像素電極的下配置多個光刻膠凸塊(bump)，以提升反射像素電極的反射率。然而，墊高層、墊高層上的反射像素電極以及光刻膠凸塊在制造上較為復雜，且耗費成本。承上述，要使半穿透半反射式液晶顯示器的像素結構的制造工藝步驟簡單、制作成本低廉又可兼顧其質量實為不易。
發(fā)明內容本發(fā)明是提供一種像素結構，其可以用單一液晶盒間隙(singlecellgap)制造工藝，制作半穿透半反射式液晶顯示器。本發(fā)明另提供一種像素結構的制造方法，以在簡化制造工藝步驟的前提下，制作反射率高及質量較佳的像素結構。本發(fā)明提出一種像素結構，適于配置于一基板(substrate)上，并包括一柵極(gate)、一柵極介電層(gatedielectriclayer)、一圖案化半導體層(patternedsemi-conductivelayer)、一圖案化介電層(patterneddielectriclayer)、一圖案化金屬層(patternedmetallayer)、一平坦化介電層(overcoatdielectriclayer)以及一透明像素電極(transparentpixelelectrode)。柵極酉己置于基板上，而柵極介電層配置于基板上以覆蓋柵極。圖案化半導體層配置于柵極介電層上，并具有一位于柵極上方的通道區(qū)(channelarea)。圖案化介電層配置于圖案化半導體層上，并包括一位于柵極上方的蝕刻終止層(etching-stoplayer)以及多個凸塊。圖案化金屬層包括一源極(source)、一漏極(drain)以及一與漏極連接的反射像素電極(reflectivepixelelectrode)。源極與漏極分別覆蓋通道區(qū)的部份區(qū)域，而反射像素電極覆蓋這些凸塊，以使反射像素電極形成一凹凸表面(unevensurface)。柵極、柵極介電層、圖案化半導體層、源極與漏極構成一晶體管(transistor)。平坦化介電層配置于晶體管上，并具有一接觸窗(contactvia或contacthole)，以暴露出反射像素電極的部分區(qū)域。透明像素電極配置于平坦化介電層上，并通過接觸窗與反射像素電極電性連接。在本發(fā)明的一實施例中，上述的像素結構更包括一歐姆接觸層(ohmiccontactlayer)，其配置于圖案化金屬層與圖案化半導體層之間以及圖案化金屬層與圖案化介電層之間。在本發(fā)明的一實施例中，上述的歐姆接觸層與圖案化金屬層具有相同的圖案。在本發(fā)明的一實施例中，上述的平坦化介電層的介電系數(shù)(dielectricconstant)約為2至廿7。在本發(fā)明的一實施例中，上述的平坦化介電層的厚度約為0.1微米到6微米(micrometer,(am)。在本發(fā)明的一實施例中，上述的凸塊的厚度約為0.1微米到3微米。在本發(fā)明的一實施例中，上述的像素結構更包括一配置于基板上的共通電極線(commonelectrodeline)。共通電極線與位于其上方的反射像素電極構成一儲存電容(storagecapacitor)。在本發(fā)明的一實施例中，上述的凸塊包括有機凸塊(organicbump)或無機凸塊(inorganicbump)。本發(fā)明更提出一種像素電極的制造方法，其包括下列步驟。首先，提供一基板，并形成一柵極于基板上。接著，形成一柵極介電層于基板上，其中柵極介電層覆蓋柵極。然后，形成一半導體層于柵極介電層上，其中半導體層具有一位于柵極上方的通道區(qū)。之后，形成一圖案化介電層于半導體層上，其中圖案化介電層包括一位于柵極上方的蝕刻終止層以及多個凸塊。接著，形成一圖案化金屬層于基板上，其中圖案化金屬層包括一源汲、一漏極以及一與漏極連接的反射像素電極，且源極與漏極分別覆蓋通道區(qū)的部份區(qū)域。而且，反射像素電極覆蓋這些凸塊，以使反射像素電極形成一凹凸表面。此時，柵極、柵極介電層、圖案化半導體層、源極與漏極構成一晶體管。然后，以圖案化金屬層為遮罩對半導體層進行圖案化，以形成一圖案化半導體層。接著，形成一平坦化介電層于該晶體管上，并于平坦化介電層上制作一接觸窗，以暴露出反射像素電極的部分區(qū)域。之后，形成一透明像素電極于平坦化介電層上，其中透明像素電極通過接觸窗與反射像素電極電性連接。在本發(fā)明的一實施例中，上述的像素結構像素電極更包括形成一歐姆接觸層，其位于圖案化金屬層與圖案化半導體層之間以及圖案化僉屬層與圖案化介電層之間。在本發(fā)明的一實施例中，上述的歐姆接觸層與圖案化金屬層一并被圖案化。在本發(fā)明的一實施例中，上述的平坦化介電層的介電系數(shù)約為2到7。在本發(fā)明的一實施例中，上述的平坦化介電層的厚度約為0.1微米到6微米。在本發(fā)明的一實施例中，上述的凸塊的厚度約為0.1微米到3微米。在本發(fā)明的一實施例中，在形成上述的柵極的同時，更包括形成一共通電極線于基板上，其中共通電極線與位于其上方的反射像素電極構成一儲存電容。本發(fā)明的像素結構的制造方法中，于形成蝕刻終止層的同時可一并形成多個凸塊，并將反射像素電極覆蓋在凸塊上，通過控制凸塊角度與厚度，可以使反射像素電極的反射率提高。另外，本發(fā)明的像素結構中，可將平坦層覆蓋在反射電極上，以調整反射像素電極上方的電場，進而使得應用此像素結構的半穿透半反射液晶顯示器在進行穿透模式與反射模式的顯示時，具有相同的顯示效果。圖1A至圖1E繪示本發(fā)明的一實施例的像素結構的制造方法的上視圖。圖2A至圖2E分別為圖1A至圖1E中沿A-A，線以及B-B，線所繪制的剖面圖。圖3繪示本發(fā)明另一實施例的像素結構的剖面圖。附圖標號100A、100B:像素結構110:基板120:柵極130:柵極介電層140:半導體層140a:圖案化半導體層142:通道區(qū)150A、150B:圖案化介電層152A、152B:蝕刻終止層154A、154B:凸塊160:歐姆接觸層170:圖案化金屬層172:源極174:漏極176:反射像素電極180:平坦化介電層182:接觸窗190:透明像素電極CL:共通電極線DL:數(shù)據(jù)線d:厚度P:驅動電路連接墊SC:儲存電容SL:掃描線T:晶體管a:夾角具體實施方式為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。一般來說，在像素結構中配置反射像素電極，可使此像素結構具有使光線反射的能力，若同時在像素結構中配置反射像素電極之外的區(qū)域，配置透明像素電極，則此像素結構可同時具有穿透以及反射的顯示模式。由先前技術的描述可知，欲使此類像素結構具有良好的質量，通常會在像素結構中制作將反射像素電極墊高的墊高層以及提高反射率的光刻膠凸塊，但此作法將導致像素結構的制作流程變得繁雜，使得產(chǎn)出及產(chǎn)品良率下降。為此，本發(fā)明提出一種像素結構的制造方法，以在可以簡化制造工藝復雜度的前提之下，制作質量良好的像素結構。圖1A至圖1E繪示本發(fā)明的一實施例的像素結構的制造方法的上視圖，而圖2A至圖2E分別為圖1A至圖1E中沿A-A，線以及B-B，線所繪制的剖面圖。請先參考圖1A與圖2A，首先，提供一基板110，并在基板110上形成一柵極120。形成柵極120的方式例如是先以濺鍍制造工藝(sputteringprocess)于基板110上形成一柵極材料層(gatemateriallayer)(未繪示)，接著再以一圖案化光刻膠作為遮罩進行一蝕刻制造工藝(etchingprocess)，以將柵極材料層圖案化而形成柵極120。而且，在圖案化柵極材料層的步驟中可以同時于基板110上形成一共通電極線CL、與柵極120連接的一掃描線(scanline)SL以及一驅動電路連接墊(bondingpad)P。在材料的選擇上，基板110可以是玻璃基板、塑料基板等透光基板，而柵極材料層的材質可以是本發(fā)明所屬
技術領域：
中應用于柵極120制作的任何一種導電材質或是多種導電材質的組合。舉例而言，柵極材料層的材質例如是鋁(Al)、銅(Cu)、鉬(Mo)、銀(Ag)、金(Au)，或是這些金屬所構成的合金或復合金屬層。接著，請參考圖1B與圖2B，依序于基板IIO上形成一柵極介電層130以及一半導體層140。柵極介電層130會覆蓋柵極120，且一并覆蓋共通電極線CL、掃描線SL與驅動電路連接墊P，而半導體層140則會覆蓋柵極介電層130，并具有一位于柵極120上方的通道區(qū)142。之后，再于半導體層l40上形成一圖案化介電層150A，其包括一位于通道區(qū)142上方的蝕刻終止層152A以及多個位于共通電極線CL上方的凸塊154A，且圖案化介電層150A亦可覆蓋部份位于驅動電路連接墊P上方的半導體層140。更詳細而言，形成柵極介電層130以及半導體層140的方法包括以下步驟。首先，通過一沉積制造工藝(depositionprocess)將柵極介電層130形成于基板110上，其材質例如是二氧化硅、氮化硅或是氮氧化硅等介電材料。接著，再通過另一沉積制造工藝將半導體層140形成于柵極介電層130上，其材質例如是非晶硅或多晶硅。之后，再通過另一沉積制造工藝將一介電材料層(未繪示)形成于半導體層140上，其材質例如是無機材料。然后，再以一圖案化光刻膠作為遮罩進行一蝕刻制造工藝，以將介電材料層圖案化而形成圖案化介電層150A。值得注意的是，使用者可通過調整圖案化制造工藝的制作條件以控制介電材料層被移除的多寡，進而控制這些凸塊154A的厚度d以及這些凸塊154A的側面與基板110的一上表面的一夾角(includedangle)a的角度。于此實施例中，這些凸塊154A的較佳厚度d約為0.1微米到3微米，而夾角a的角度是大于5度且小于60度，且其較佳角度是大于10度且小于20度，或者是介于15度以內。然后，請參考圖1C與圖2C，于基板110上形成一圖案化金屬層170，并將半導體層140(繪示于圖1B)圖案化，以形成一圖案化半導體層140a。圖案化金屬層170包括一源汲172、一漏極174以及一與漏極174連接的反射像素電極176。源極172與漏極174分別覆蓋通道區(qū)142的部份區(qū)域。反射像素電極176覆蓋這些凸塊154A，以與這些凸塊154A共形，形成一凹凸表面，并可覆蓋部份位于共通電極線CL上方的圖案化半導體層140a。此時，柵極120、位于柵極120上方的柵極介電層130、通道區(qū)142、源極172與漏極174即可構成一晶體管T，而共通電極線CL與位于其上方的反射像素電極176即可構成一儲存電容SC。更詳細而言，形成圖案化金屬層170的方法包括以下步驟。首先，以濺鍍制造工藝于基板IIO上形成一金屬層(未繪示)，以覆蓋蝕刻終止層152A與這些凸塊154A。然后，再進行一蝕刻制造工藝將金屬層圖案化，以形成圖案化金屬層170，并暴露出部份的蝕刻終止層152A。此外，在形成圖案化金屬層170時，也可于同一步驟中一并形成與源極172連接的一數(shù)據(jù)線(dataline)DL。此外，在形成金屬層之前，更可先于基板110上用沉積的方式形成一歐姆接觸材料層(未繪示)，以覆蓋蝕刻終止層152A與這些凸塊154A。此時，歐姆接觸材料層會位于金屬層與半導體層140(繪示于圖1B)之間以及金屬層與圖案化介電層150A之間。另外，在形成圖案化金屬層170后，更可再以圖案化介電層150A與圖案化金屬層170作為遮罩進行另一蝕刻制造工藝，以將半導體層140(繪示于圖1B)與歐姆接觸材料層圖案化而分別形成一圖案化半導體層140a與一歐姆接觸層160。此時，歐姆接觸層160與圖案化金屬層170會具有相同的圖案。而且，位于柵極120上方的圖案化金屬層170會暴露出部份的蝕刻終止層152A，且位于驅動電路連接墊P上方的圖案化介電層150A會暴露出部份的柵極介電層130。于此實施例中，圖案化金屬層170的最上層材質例如是銀(Ag)、鋁(Al)或是其它具有良好反射率的導電材料，以使其可將外界光線反射而構成反射像素電極176。另外，圖案化金屬層170覆蓋在這些凸塊154A上則可提高反射像素電極176的反射效率。簡單來說，于此實施例中，將反射像素電極176覆蓋于這些凸塊154A上可提升反射像素電極176的反射面積及反射率。而且，于此實施例中，夾角a的角度更可通過制造工藝控制而調整至介于5度到60度之間，以使反射像素電極176可具有較佳的反射率。另外，在其它未繪示的實施例中，夾角a的較佳角度是介于10度到20度之間，或者是介于15度以內。接著，請參考圖1D與圖2D，形成圖案化金屬層170之后，再于基板110上涂布一有機介電材料(未繪示)，以形成一覆蓋晶體管T與反射像素電極176的平坦化介電層180。平坦化介電層180可用以保護晶體管T，以使其維持良好的電性，且其可暴露出位于驅動電路連接墊P上方的柵極介電層130與圖案化介電層150A(繪示于圖1C)。于此實施例中，有機介電材料例如是壓克力樹脂或是光刻膠材料等。而且，平坦化介電層180的介電系數(shù)例如是2到7，而其厚度例如是0.1微米到6微米。然后，進行一黃光制造工藝(lkhographyprocess)或一蝕刻制造工藝，以在平坦化介電層180上制作一接觸窗182，其暴露出反射像素電極176的部分區(qū)域。而且，在制作接觸窗182時，可以利用驅動電路連接墊P上方的圖案化半導體層140a(繪示于圖1C)與圖案化介電層150A(繪示于圖1C)為蝕刻遮罩，移除其所暴露出的柵極介電層130，進而暴露出部份的驅動電路連接墊P。然后，請參考圖1E與圖2E，再于平坦化介電層180上形成一透明像素電極190，其中透明像素電極190通過接觸窗182與反射像素電極176電性連接。透明像素電極190的形成方式可以是于平坦化介電層180上形成銦錫氧化物(indiumtinoxide,ITO)或是銦鋅氧化物(indiumzincoxide,IZO)等透明導電材質，并將透明導電材質圖案化以形成透明像素電極190。另外，圖案化后的透明導電材質更可一并覆蓋部份的柵極介電層130與其所暴露出的驅動電路連接墊P。上述至此，已大致完成本發(fā)明的像素結構100A的制作。此時，配置于基板IIO上的像素結構IOOA包括柵極120、一柵極介電層130、一圖案化半導體層140a、一圖案化介電層150A、一圖案化金屬層170、一平坦化介電層180以及一透明像素電極190。柵極120配置于基板110上，而柵極介電層130配置于基板110上以覆蓋柵極120。圖案化半導體層140a配置于柵極介電層130上，并具有一位于柵極120上方的通道區(qū)142。圖案化介電層150A配置于圖案化半導體層140a上，并包括一位于柵極120上方的蝕刻終止層152A以及多個凸塊154A。另外，圖案化金屬層170包括一源極172、一漏極174以及一與漏極174連接的反射像素電極176。源極172與漏極174分別覆蓋通道區(qū)142的部份區(qū)域，而反射像素電極176覆蓋這些凸塊154A，以使反射像素電極176跟這些凸塊154A共形。柵極120、柵極介電層130、圖案化半導體層140a、源極172與漏極174構成一晶體管T。平坦化介電層180配置于晶體管T上，并具有一接觸窗182，以暴露出反射像素電極176的部分區(qū)域。透明像素電極190配置于平坦化介電層180上，并通過接觸窗182與反射像素電極176電性連接。由圖1E可知，像素結構IOOA具有將光線反射的反射像素電極176以及讓光線穿透的透明像素電極190，且兩種像素電極176、190由接觸窗182彼此電性連接。因此，像素結構100A為半穿透半反射式像素結構。在像素結構100A中，平坦化介電層180會影響反射像素電極176上方的電場，使得反射像素電極176上方的電場與透明像素電極190上方的電場不同。因此，將像素結構IOOA應用于液晶顯示器(未繪示)上時，可通過平坦化介電層180的厚度調整而使反射像素電極176所在的反射顯示區(qū)與透明像素電極190所在的穿透顯示區(qū)匹配，呈現(xiàn)大致相同的顯示效果。換句話說，像素結構100A應用于半穿透半反射式液晶顯示器時，不容易發(fā)生穿透顯示區(qū)與反射顯示區(qū)之間顯示畫面不平衡的現(xiàn)象。目前，大部分的半穿透半反射式液晶顯示器的設計多是采用墊高層的配置，形成雙重液晶盒間隙，以使穿透顯示區(qū)與反射顯示區(qū)之間顯示畫面均勻一致。相較之下，本發(fā)明的像素結構100A的設計，可以通過調整平坦化介電層180的厚度或材料(介電系數(shù))，在單一液晶盒間隙結構下，達到穿透顯示區(qū)與反射顯示區(qū)之間顯示畫面均勻一致。因此，像素結構100A的制造流程較為簡單，且制造成本也較為低廉。更進一步地說，現(xiàn)有的具有雙重液晶盒間隙的半穿透半反射式液晶顯示器中，在墊高層的邊緣，液晶分子的排列狀態(tài)較不容易受到控制，容易有漏光的現(xiàn)象產(chǎn)生，進而使得半穿透半反射式液晶顯示器的顯示質量下滑。相對地，由于本實施例的像素結構100A具有單一晶穴間隙，因此較不易有漏光的現(xiàn)象產(chǎn)生。圖3繪示本發(fā)明另一實施例的像素結構的剖面圖。請參考圖3，此實施例中的像素結構100B相似于圖1E中所示的像素結構100A。二者不同之處在于像素結構100A的圖案化介電層150A的材質為無機材料，而像素結構100B的圖案化介電層150B的材質為有機材料。而且，圖案化介電層150B的形狀與凸塊154B所形成的位置不同于圖案化介電層150A。簡單來說，像素結構100B的制造方法大致如下。首先，提供基板U0，并在基板110上形成柵極120。然后，依序于基板110上形成柵極介電層130以及半導體層(未繪示)。于此實施例中，柵極120、柵極介電層130與半導體層的形成方式及材料與前一實施例相同，于此不作贅述。接著，于基板110上涂布一有機介電材料，以形成一覆蓋半導體層的介電材料層(未繪示)。然后，進行一黃光制造工藝，以將介電材料層圖案化而形成圖案化介電層150B。圖案化介電層150B包括一位于通道區(qū)142上方的蝕刻終止層152B以及多個凸塊154B，其中凸塊154B可不形成于共通電極線CL上方。值得注意的是，使用者可在形成圖案化介電層150B后對其再加熱(reflow)，以使蝕刻終止層152B與這些凸塊154B的上表面形成融溶狀態(tài)。當圖案化介電層150B冷卻后，蝕刻終止層152B與這些凸塊154B即會呈現(xiàn)如圖3所示的弧狀凸起。相同的，使用者可通過調整圖案化制造工藝的制作條件以控制介電材料層被移除的多寡，進而控制這些凸塊154B的厚度d。于此實施例中，這些凸塊154B的較佳厚度d約為0.1微米到3微米。然后，再于基板110上形成圖案化半導體層140a、圖案化金屬層170、平坦化介電層180與透明像素電極190，即大致完成本發(fā)明的像素結構100B的制作。于此實施例中，圖案化半導體層140a、圖案化金屬層170、平坦化介電層180與透明像素電極190的形成方式及材料與前一實施例相同，于此不作贅述。綜上所述，本發(fā)明的像素結構及其制造方法至少具有以下所述的優(yōu)點本發(fā)明的像素結構中，凸塊是利用晶體管中既有膜層制作而成，因此凸塊的制作不需增加額外的制造工藝步驟。本發(fā)明的像素結構中，凸塊的厚度以及外型可以通過制造工藝條件的控制而改變，進而更有效率地提高覆蓋于凸塊上的反射像素電極的反射率。本發(fā)明的像素結構具有單一液晶盒間隙，故不易有漏光的現(xiàn)象產(chǎn)生。雖然本發(fā)明己以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬
技術領域：
中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求范圍所界定者為準。權利要求1.一種像素結構，適于配置于一基板上，其特征在于，所述的像素結構包括一柵極，配置于所述的基板上；一柵極介電層，配置于所述的基板上以覆蓋所述的柵極；一圖案化半導體層，配置于所述的柵極介電層上，所述的圖案化半導體層具有一位于所述的柵極上方的通道區(qū)；一圖案化介電層，配置于所述的圖案化半導體層上，其中所述的圖案化介電層包括一位于所述的柵極上方的蝕刻終止層以及多個凸塊；一圖案化金屬層，包括一源極、一漏極以及一與所述的漏極連接的反射像素電極，其中所述的源極與所述的漏極分別覆蓋所述的通道區(qū)的部份區(qū)域，而所述的反射像素電極覆蓋所述的這些凸塊，以使所述的反射像素電極形成一凹凸表面，且所述的柵極、所述的柵極介電層、所述的圖案化半導體層、所述的源極與所述的漏極構成一晶體管；一平坦化介電層，配置于所述的晶體管上，其中所述的平坦化介電層具有一接觸窗，以暴露出所述的反射像素電極的部分區(qū)域；以及一透明像素電極，配置于所述的平坦化介電層上，并通過所述的接觸窗與所述的反射像素電極電性連接。2，如權利要求1所述的像素結構，其特征在于，所述的像素結構更包括一歐姆接觸層，配置于所述的圖案化金屬層與所述的圖案化半導體層之間以及所述的圖案化金屬層與所述的圖案化介電層之間。3.如權利要求1所述的像素結構，其特征在于，所述的歐姆接觸層與所述的圖案化金屬層具有相同的圖案。4.如權利要求1所述的像素結構，其特征在于，所述的平坦化介電層的介電系數(shù)約為2到7。革新5.如權利要求1所述的像素結構，其特征在于，所述的平坦化介電層的厚度約為0.1微米到6微米。6.如權利要求1所述的像素結構，其特征在于，所述的這些凸塊的厚度約為0.1微米到3微米。7.如權利要求1所述的像素結構，其特征在于，所述的像素結構更包括一配置于所述的基板上的共通電極線，其中所述的共通電極線與位于其上方的所述的反射像素電極構成一儲存電容。8.如權利要求1所述的像素結構，其特征在于，所述的這些凸塊包括有機凸塊或無機凸塊。9.一種像素結構的制造方法，所述的方法包括-提供一基板；形成一柵極于所述的基板上；形成一柵極介電層于所述的基板上，且所述的柵極介電層覆蓋所述的柵極；形成一半導體層于所述的柵極介電層上，所述的半導體層具有一位于所述的柵極上方的通道區(qū)；形成一圖案化介電層于所述的半導體層上，其中所述的圖案化介電層包括一位于所述的柵極上方的蝕刻終止層以及多個凸塊；形成一圖案化金屬層于所述的基板上，所述的圖案化金屬層包括一源汲、一漏極以及一與所述的漏極連接的反射像素電極，其中所述的源極與所述的漏極分別覆蓋所述的通道區(qū)的部份區(qū)域，而所述的反射像素電極覆蓋所述的這些凸塊，以使所述的反射像素電極形成一凹凸表面，且所述的柵極、所述的柵極介電層、所述的圖案化半導體層、所述的源極與所述的漏極構成一晶體管；以所述的圖案化金屬層為遮罩對所述的半導體層進行圖案化，以形成一圖案化半導體層；形成一平坦化介電層于所述的晶體管上；于所述的平坦化介電層上制作一接觸窗，以暴露出所述的反射像素電極的部分區(qū)域；以及形成一透明像素電極于所述的平坦化介電層上，所述的透明像素電極通過所述的接觸窗與所述的反射像素電極電性連接。10.如權利要求9所述的像素結構的制造方法，所述的方法更包括形成一歐姆接觸層，其中所述的歐姆接觸層位于所述的圖案化金屬層與所述的圖案化半導體層之間以及所述的圖案化金屬層與所述的圖案化介電層之間。11.如權利要求10所述的像素結構的制造方法，其中所述的歐姆接觸層與所述的圖案化金屬層一并被圖案化。12.如權利要求10所述的像素結構的制造方法，其中所述的平坦化介電層的介電系數(shù)約為2到7。13.如權利要求10所述的像素結構的制造方法，其中所述的平坦化介電層的厚度約為0.1微米到6微米。14.如權利要求10所述的像素結構的制造方法，其中所述的這些凸塊的厚度約為0.1微米到3微米。15.如權利要求10所述的像素結構的制造方法，其中在形成所述的柵極的同時，更包括形成一共通電極線于所述的基板上，而所述的共通電極線與位于其上方的所述的反射像素電極構成一儲存電容。全文摘要本發(fā)明是關于一種像素結構及其制造方法，所述的像素結構包括依序配置于一基板上的一柵極、一柵極介電層、一具有一位于柵極上方的通道區(qū)的圖案化半導體層、一包括一位于柵極上方的蝕刻終止層及多個凸塊的圖案化介電層、一包括一反射像素電極及分別覆蓋通道區(qū)部份區(qū)域的一源極與一漏極的圖案化金屬層、一平坦化介電層及一透明像素電極。反射像素電極連接漏極并覆蓋這些凸塊，以形成一凹凸表面。平坦化介電層配置于柵極、柵極介電層、圖案化半導體層、源極與漏極所構成的一晶體管上，并具有一接觸窗，以暴露出反射像素電極的部分區(qū)域。透明像素電極通過接觸窗與反射像素電極電性連接。文檔編號H01L27/12GK101217152SQ20081000205公開日2008年7月9日申請日期2008年1月9日優(yōu)先權日2008年1月9日發(fā)明者曹俊杰,林祥麟申請人:友達光電股份有限公司