專利名稱：用于感測(cè)集成電路互補(bǔ)熔絲裝置中的信號(hào)的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及數(shù)字電路領(lǐng)域，并且更具體地，涉及集成半導(dǎo)體電^各(IC)領(lǐng)域。
背景技術(shù)：
在包含集成電路的電子設(shè)備中，常常需要能夠永久存儲(chǔ)信息，亦即 在集成電路制成后在其上形成永久連接。有多種方式實(shí)現(xiàn)上述信息的存 儲(chǔ)，最常見的方式是熔絲、反熔絲或包含浮柵晶體管陣列的非易失存儲(chǔ) 元件。自最初的電路和電子電路以來(lái)， 一直使用熔絲或形成可熔連接的器 件用于上述目的。最初，使用它們來(lái)限制將會(huì)引起機(jī)械損害的電流的流 動(dòng)，但是在集成電路中 一直利用它們來(lái)啟用冗余元件以替換同 一缺陷元 件。此外，可以使用熔絲來(lái)存儲(chǔ)諸如加密密鑰的重要安全信息，或者通 過(guò)使用它們調(diào)整電流通路的電阻來(lái)調(diào)整電路的速度。典型地，熔絲包括一條細(xì)導(dǎo)體，通過(guò)施加某個(gè)量的電流或者通過(guò)施 加激光能量對(duì)其進(jìn)行編程或使其"熔斷"。這種類型的熔絲的電阻變化 達(dá)幾個(gè)數(shù)量級(jí)，通常從幾歐姆變化到幾兆歐。通過(guò)使用合適的常規(guī)電子 電路可以感測(cè)這些熔絲的電阻變化，并且可以將其值作為二進(jìn)制數(shù)字進(jìn)行存儲(chǔ)，例如，較低電阻或電壓代表'o',而較高電阻或電壓代表。'。在圖1A的平面圖中，在通過(guò)線A-A'的圖1B的橫截面圖中以及在通 過(guò)線B-B'的圖1C的橫截面圖中所示的這種類型的熔絲器件30的一個(gè)示 例是基于硅化多晶硅的斷裂、凝聚或電遷移的。這種類型的熔絲包括沉 積在多晶硅層18上的被氮化硅層24覆蓋的硅化物層20。電觸點(diǎn)25在 位于熔絲元件27兩端的一對(duì)接觸區(qū)域22上與硅化物層20耦合，目的是提供熔絲和外部元件之間的電連接，用于編程和感測(cè)。圖1A描述了 典型形狀的頂視圖，并且包括熔絲元件27和接觸區(qū)域22。同時(shí)示出常 規(guī)感測(cè)或測(cè)量電路SC。圖1B表示典型熔絲結(jié)構(gòu)的側(cè)視圖，其中在勻厚 的氧化物層10上沉積也是勻厚的多晶硅層18和硅化物層20。圖1C說(shuō) 明穿越熔絲連接區(qū)域27的橫截面圖。 一般地，在層20、 22上方還提供 一層毯式氮化物覆蓋層24。
硅化物層20具有第一電阻，多晶硅層18具有比第一電阻大的第二 電阻。在完整無(wú)缺的情況中，熔絲連接的電阻是由硅化物層20的電阻 確定的。在典型應(yīng)用中，當(dāng)施加編程電勢(shì)(電壓)時(shí)，會(huì)始終經(jīng)由接觸 區(qū)域22穿越熔絲元件27提供需要的電流和電壓，硅化物層20開始不 規(guī)則地"紊亂"，最終在硅化物層20的某些部分中造成電中斷、斷裂或 破裂。因此，熔絲連接27具有由多晶硅層18的電阻確定的合成電阻(亦 即，將編程的熔絲電阻增加到第二電阻)。在非編程狀態(tài)中，這種類型 的熔絲其電阻范圍為50歐姆到150歐姆。最終的編程電阻可以達(dá)到1 兆歐。典型感測(cè)電路SC (在圖1A中用示意圖表示)將穿越熔絲，亦即 穿越該圖所示的觸點(diǎn)25,施加相當(dāng)于l伏的電壓。在非編程狀態(tài)中，這 種電壓施加將導(dǎo)致熔絲引起多至2 mA的電流，這會(huì)使感測(cè)電路記錄'0',
而在編程狀態(tài)中，僅會(huì)引起幾微安的電流，導(dǎo)致記錄'r。
例如，參見發(fā)明人為Kothandaraman等的美國(guó)專利號(hào)6， 624， 499 B2， SYSTEM FOR PROGRAMMING FUSE STRUCTURE BY ELECTROMIGRATION OF SILICIDE ENHANCED BY CREATING TEMPERATURE GRADIENT,發(fā)布日期為 2003年9月23，以及作者為Kothandaraman等的"Electrically Programmable Fuse (eFuse) Using Electromigration in Silicides，，, IEEE Electron Device Letters, Vol. 23， No. 9, September 2002， pp. 523-525，這里全文引用該兩篇文獻(xiàn)作為參考。
實(shí)現(xiàn)這種電阻變化功能的備選或"補(bǔ)充"方式是借助于反熔絲，通 常反熔絲是像電容一樣制成的，具有用絕緣體隔開的兩個(gè)金屬層。在非 編程狀態(tài)中，反熔絲具有高電阻，因?yàn)榍对趦蓚€(gè)導(dǎo)體之間的絕緣體阻止 任何電流在兩個(gè)導(dǎo)體之間流過(guò)。通過(guò)向兩個(gè)金屬層施加合適的"編程"電壓，使得絕緣體斷裂，從而在兩個(gè)導(dǎo)體之間形成導(dǎo)電通路。因此，編 程時(shí)反熔絲的電阻降低，通常從幾百兆歐下降到幾千歐姆。與熔絲類似， 也可以與合適的電路一起使用反熔絲，以表示數(shù)字系統(tǒng)中的'O'或'l'。圖2A中的頂視圖表示常規(guī)反熔絲的一個(gè)示例，圖2B表示沿A-A' 的對(duì)應(yīng)橫截面圖。襯底220是由諸如硅的典型半導(dǎo)體材料制成的，并且 通過(guò)合適的摻雜處理使其導(dǎo)電。在襯底220上生長(zhǎng)或沉積一層薄的絕緣 層210。絕緣層210通常為二氧化硅，其厚度為約(±10%) 8 rnn到約 40nm。在層210的頂上沉積導(dǎo)體200，導(dǎo)體200通常摻有多晶硅和硅化 物。對(duì)頂部導(dǎo)體200進(jìn)行構(gòu)圖，以獲得圖2A所示的所需形狀。接著， 在頂部導(dǎo)體(200)和底部襯底(220)上形成觸點(diǎn)230、 240。觸點(diǎn)230、 240 之間的初始電阻通常很大，超過(guò)1兆歐，通常達(dá)到100兆歐。編程是通 過(guò)在兩個(gè)觸點(diǎn)230、 240之間施加很高的電壓實(shí)現(xiàn)的，電壓取決于絕緣 體210的厚度。當(dāng)然，如果合適的話觸點(diǎn)230、 240可以表示多組(多 個(gè))觸點(diǎn)。該電壓施加導(dǎo)致絕緣體210斷裂，進(jìn)而導(dǎo)致形成通過(guò)絕緣體 210的導(dǎo)電細(xì)絲。這^[吏得兩個(gè)觸點(diǎn)230、 240之間的電阻下降到約1千歐。 常規(guī)的感測(cè)電路將穿越反熔絲施加相當(dāng)于1伏的電壓。在非編程狀態(tài)中， 這會(huì)導(dǎo)致反熔絲僅僅引起最大值為微安的電流，從而使得感測(cè)電路記錄 1、而在編程狀態(tài)中，反熔絲將引起1 mA的電流，導(dǎo)致或相當(dāng)于例如 'r 。實(shí)現(xiàn)信息的永久存儲(chǔ)的另 一種方式是使用非易失存儲(chǔ)元件，其中使 用浮柵晶體管的閾值電壓的變化來(lái)永久性地存儲(chǔ)信息。然而，這種方法 需要使用大多數(shù)半導(dǎo)體芯片上通常不能得到的專用的昂貴的片上制作 工藝。此外，浮柵晶體管工藝尚不能像其它存儲(chǔ)和邏輯元件工藝那樣可 縮放或能夠縮放到相同程度。因此，諸如微處理器的半導(dǎo)體芯片和存儲(chǔ) 芯片通常不具有通過(guò)使用浮柵晶體管得到的非易失存儲(chǔ)器，而是依賴于 熔絲或反熔絲陣列。隨著集成芯片的密度復(fù)雜性和運(yùn)算速度的穩(wěn)定提高，越來(lái)越需要集 成大量熔絲和反熔絲，并且更快地讀取或感測(cè)信息。通常，這個(gè)數(shù)字已 經(jīng)超過(guò)100K比特，并且每下一代的元件數(shù)目將翻番。對(duì)于傳統(tǒng)熔絲和反熔絲，盡管在芯片上所需的面積不斷下降，但是讀取或感測(cè)熔絲所需 的電流并沒(méi)有按相同的幅度下降。據(jù)本發(fā)明人看來(lái)，這會(huì)導(dǎo)致以下狀況，
需要比較大的讀取電流已經(jīng)帶來(lái)以下問(wèn)題一不能非?？斓刈x取元件；實(shí) 際上，為實(shí)現(xiàn)上述讀取功能專門研制了各種延遲元件，導(dǎo)致更大的復(fù)雜 性和更低的速度。
包含熔絲和反熔絲之組合的電路也是眾所周知的。例如，參見發(fā)明 人為Fleur等、發(fā)布日期為1999年5月11的美國(guó)專利號(hào)5， 903， 041, INTEGRATED TWO-TERMINAL FUSE-ANTIFUSE AND FUSE AND INTEGRATED TWO-TERMINAL FUSE-ANTIFUSE STRUCTURES INCORPORATING AN AIR GAP, 以及發(fā)明人為Magel等、發(fā)布日期為1995年5月2的美國(guó)專利號(hào) 5, 412,593， FUSE AND ANTIFUSE REPROGRAMMABLE LINK FOR INTEGRATED CIRCUITS,本文全文引用以上專利作為參考。在專利"93的圖2A-圖2C 中，示出熔絲反熔絲連接IO,節(jié)點(diǎn)T,、節(jié)點(diǎn)T2，中心節(jié)點(diǎn)Tp，反熔絲 16和熔絲12。在這些附圖中，自頂向下表示初始狀態(tài)、第一次編程后 的狀態(tài)和第二次編程后的狀態(tài)。第一次編程穿越Tp和L施加合適的電 壓，第二次編程穿越Tp和T2施加合適的電壓。然而，本發(fā)明人認(rèn)為，中 心節(jié)點(diǎn)Tp是供專利'593用來(lái)對(duì)線路10進(jìn)行編程的，而不是用來(lái)感測(cè)或 測(cè)量Tp與1\或Tp與L之間的信號(hào)的。
因此，本發(fā)明人認(rèn)為，非常希望開發(fā)不需要大量電流來(lái)讀取信息而 感測(cè)IC互補(bǔ)熔絲裝置中的電壓，同時(shí)提供永久存儲(chǔ)信息的可靠方式的 方法和裝置。
本發(fā)明的主要目的是，提供一種需要少量電流進(jìn)行讀取而感測(cè)互補(bǔ) 熔絲裝置中的信號(hào)(如，電壓)，同時(shí)可靠、永久地存儲(chǔ)信息的方法。
本發(fā)明的另一個(gè)目的是，提供一種通過(guò)使用常少見感測(cè)/測(cè)量電路測(cè) 量集成電路互補(bǔ)熔絲裝置中的電壓或電阻的方法，但是由于在該電路中 引起最小的電流，所以該電路占用的半導(dǎo)體村底(如，硅)的面積更少。
本發(fā)明的另 一個(gè)目的是，提供用于實(shí)現(xiàn)所發(fā)明的方法的裝置
發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例，用于感測(cè)電信號(hào)(如，電壓)的方法包括 提供包含有與反熔絲串聯(lián)的熔絲的裝置，該裝置還包括與該熔絲和該反 熔絲之間連接的中間節(jié)點(diǎn)相連的輸出抽頭；對(duì)該熔絲和該反熔絲進(jìn)行編 程；穿越該編程的熔絲和該編程的反熔絲的組合施加感測(cè)信號(hào)(如，合 適的電壓)；以及測(cè)量該輸出抽頭處的輸出信號(hào)(如，電壓)。通過(guò)按任 意一種順序向熔絲的兩端和反熔絲的兩端施加電壓，對(duì)該裝置進(jìn)行編 程。編程的熔絲其電阻從約(土 10%) 100歐姆增加到約一(l)兆歐，而 編程的反熔絲其電阻從約100兆歐下降到不足約一(l)千歐。檢測(cè)該裝置的狀態(tài)是否為編程的方法是，穿越整個(gè)裝置施加通常為 l伏的電壓，然后測(cè)量與中間節(jié)點(diǎn)相連的輸出抽頭處的電壓。該電壓從 非編程狀態(tài)中的大電壓(如，約為整個(gè)施加電壓，如約l伏)變成編程 狀態(tài)中的小電壓，如微伏。根據(jù)本發(fā)明的方法的另 一 個(gè)寬泛實(shí)施例包括，測(cè)量輸出抽頭處的輸 出信號(hào)，其中輸出抽頭與以集成電路的方式制成的編程的熔絲和編程的 反熔絲之間的節(jié)點(diǎn)相連。本發(fā)明的優(yōu)點(diǎn)是，輸出電壓從非編程狀態(tài)中的l伏變成編程狀態(tài)中 的微伏，但不會(huì)引起大電流。在感測(cè)或測(cè)量步驟中，本發(fā)明的方法和裝 置引起例如不超過(guò)l微安的電流。從而容易集成大量這種器件(熔絲和 反熔絲)，提供更復(fù)雜的芯片功能。這允許同時(shí)讀取大量的這種元件。


通過(guò)連同附圖一起參照以下詳細(xì)"i兌明，將更完整地理解本發(fā)明，其 中附圖不必是按比例繪制的，并且其中圖1A"i兌明制成為IC的常少見熔絲或eFuse的平面圖； 圖1B說(shuō)明沿A-A'的常規(guī)熔絲的橫截面圖； 圖1C說(shuō)明沿B-B'的常規(guī)熔絲的橫截面圖； 圖2A說(shuō)明制成為IC的常規(guī)反熔絲的平面圖； 圖2B說(shuō)明常規(guī)反熔絲的橫截面圖；圖3A說(shuō)明用于實(shí)行本發(fā)明之方法的器件裝置(熔絲和反熔絲)的俯視圖3B說(shuō)明非編程狀態(tài)中的圖3A的裝置沿A-A'的橫截面圖3C說(shuō)明非編程狀態(tài)中的與電壓感測(cè)電路相連的圖3A和圖3B所 示的器件裝置的示意電路圖3D說(shuō)明編程狀態(tài)中的與電壓感測(cè)電路相連的圖3A和圖3B所示 的器件裝置的示意電路圖4A說(shuō)明器件裝置的備選實(shí)施例的平面圖4B說(shuō)明圖4A的器件裝置沿A-A'的^f黃截面圖4C說(shuō)明非編程狀態(tài)中的與電壓感測(cè)電路相連的圖4A和圖4B所 示的器件裝置的示意電路圖4D說(shuō)明編程狀態(tài)中的與電壓感測(cè)電路相連的圖4A和圖4B所示 的器件裝置的示意電路圖5A-E說(shuō)明用于制成用來(lái)實(shí)行本發(fā)明之方法的互補(bǔ)熔絲裝置橫截 面按順序的中間結(jié)構(gòu)；
圖6是一張表，表示根據(jù)本發(fā)明之方法在與中間節(jié)點(diǎn)相連的輸出抽 頭處測(cè)量非編程和編程電壓時(shí)器件的電氣特性；以及
圖7是一個(gè)流程圖，表示根據(jù)本發(fā)明的方法的實(shí)施例。
具體實(shí)施例方式
正如例如在圖7的流程圖中所示的那樣，根據(jù)本發(fā)明的實(shí)施例，一 種用于感測(cè)電信號(hào)(如電壓)的方法包括提供一個(gè)裝置(如圖4C), 該裝置包括與反熔絲380串聯(lián)的熔絲370。該裝置還包括一個(gè)輸出抽頭 350,后者與熔絲和反熔絲之間連接的中間節(jié)點(diǎn)N2相連。然后執(zhí)行以下 步驟對(duì)熔絲和反熔絲進(jìn)行編程，穿越編程的熔絲和編程的反熔絲(例 如，參見圖4D)的組合而施加感測(cè)信號(hào)(如，合適的電壓V弧)，然后測(cè) 量輸出抽頭350處的輸出信號(hào)(如電壓V。UT)。通過(guò)按照任意一種次序向 熔絲的兩端340、 350或穿越兩端340、 350施加合適的編程電壓以及向 反熔絲的兩端350、 360或穿越兩端350、 360施加合適的電壓，對(duì)該裝 置進(jìn)行編程。編程的熔絲(370,圖4D)其電阻從約(土 10%) 100歐姆增加到約一(l)兆歐，而編程的反溶絲(380,圖4D)其電阻從約100 兆歐下降到不足約一 (1)千歐。
檢測(cè)該裝置的狀態(tài)是否為編程的方法是，穿越整個(gè)裝置(如，穿越 觸點(diǎn)340、 360 )施加通常為1伏的電壓VSNS,然后測(cè)量與中間節(jié)點(diǎn)N2 相連的輸出抽頭350處的電壓V,。該電壓V。u"人非編程狀態(tài)中的大電壓 (約為全外加電壓，如約1伏)變成編程狀態(tài)中的小電壓(如微伏)。
圖4A、 4B、 4C和4D表示并參照?qǐng)D4A、 4B、 4C和4D描述用于實(shí)行 根據(jù)本發(fā)明之方法的實(shí)施例(圖7)的一個(gè)互補(bǔ)熔絲裝置。圖5A-5E表 示用于制造圖4A和圖4B所示熔絲和反熔絲結(jié)構(gòu)裝置(非編程)的順序 的中間結(jié)構(gòu)和最終結(jié)構(gòu)的側(cè)截面示意圖。
圖3A、 3B、 3C和3D表示并且參照?qǐng)D3A、 3B、 3C和3D描述用于實(shí) 行根據(jù)本發(fā)明的實(shí)施例之方法的實(shí)施例的另 一個(gè)熔絲反熔絲結(jié)構(gòu)裝置。
利用圖7的流程圖中所列的步驟表示根據(jù)本發(fā)明之方法的一個(gè)實(shí)施 例。正如圖7所示，步驟一(l):提供熔絲和反熔絲裝置，如圖4A或圖 3A所示的裝置，該裝置包括與反熔絲380串聯(lián)的熔絲370。在步驟2中 通過(guò)按照任意次序施加合適的一個(gè)或多個(gè)電壓對(duì)熔絲370和反熔絲380 進(jìn)行編程。通過(guò)穿越端節(jié)點(diǎn)仏(或與節(jié)點(diǎn)N,相連的觸點(diǎn)340 )和中間節(jié) 點(diǎn)N2 (或與節(jié)點(diǎn)N2相連的觸點(diǎn)350 )施加合適電壓VPF (如，約1伏到 約3伏，圖3C和圖4C所示)，對(duì)熔絲370進(jìn)行編程。參見圖3C。所述 合適電壓是由任何合適的電勢(shì)源(未示出)施加的。通過(guò)穿越端節(jié)點(diǎn)N3 和中間節(jié)點(diǎn)&施加合適電壓VPAF (例如，約2伏到約5伏)，對(duì)反熔絲 進(jìn)行編程。諸如前面引用的美國(guó)專利5,412,593中描述的方式或工藝的 任何常規(guī)方式或工藝可以完成此種電壓的施加。在編程步驟2之后，熔
絲370和反熔絲380的狀態(tài)如圖3D和4D所示。
接著，在步驟3中,穿越端節(jié)點(diǎn)I N3，施加感測(cè)電壓VSNS(如，1伏), 然后，在步驟4中，測(cè)量輸出抽頭350和地線或合適的參考電壓之間的 輸出電壓VOTT。借助于如圖3D或4D所示的與N2相連的任何合適的感測(cè) 電路，施加感測(cè)電壓并測(cè)量電壓V證。感測(cè)的或測(cè)量的電壓VQUT = Vanlifuse / Vruse + Vwe。測(cè)量的電壓V,等于穿越反熔絲測(cè)量的電壓除以穿越熔絲和反熔絲測(cè)量的電壓之和。
接著，在步驟5中，確定感測(cè)的電壓是對(duì)應(yīng)于數(shù)字"1"還是數(shù)字"0"。 電壓感測(cè)電路本身是常規(guī)電路并且包括例如交叉耦合的反相器，后 者把電壓V。uT轉(zhuǎn)換成數(shù)字值。感測(cè)電路也可以包括電勢(shì)源，以便向節(jié)點(diǎn) K施加感測(cè)電壓VSNS (如，1伏)。作為選擇，感測(cè)電壓是由另一個(gè)合適 的電勢(shì)源(圖4D)施加的。根據(jù)本發(fā)明，流過(guò)旁路或輸出抽頭350的電 流(i)非常小，例如，約為1微安或更小。因此，該裝置引起最小的電 流，并且發(fā)明人認(rèn)為，能夠以更高的性價(jià)比制成大量熔絲反熔絲裝置和 感測(cè)電路。
圖3A表示用于實(shí)行根據(jù)本發(fā)明之方法的熔絲反熔絲裝置的俯視圖 并且圖3B表示其側(cè)截面圖?？紤]到本詳細(xì)說(shuō)明書以及附圖，本領(lǐng)域的 熟練技術(shù)人員容易構(gòu)造本發(fā)明的帶有或不帶有感測(cè)電路和合適電壓源 的熔絲反熔絲裝置。
圖3A表示全部在半導(dǎo)體襯底330上制成的熔絲370、反熔絲380、 接地觸點(diǎn)360，其中在圖3A中僅示出襯底330的一部分。例如，村底 330是體硅、SOI或其它合適襯底。
圖3B是圖3A的沿線段A-A'的側(cè)截面圖。
圖3C是一個(gè)電路圖，用示意圖表示用于實(shí)行根據(jù)本發(fā)明之方法的 裝置。在對(duì)熔絲370和反熔絲380進(jìn)行編程后(圖3D),利用任何常規(guī) 合適的感測(cè)或測(cè)量電路讀取或感測(cè)電壓V。UT。才艮據(jù)本發(fā)明，此類感測(cè)處 理是在與圖3D所示的中間節(jié)點(diǎn)N2相連的輸出抽頭350上執(zhí)行的。該感 測(cè)(如，測(cè)量)是相對(duì)于地線或某些其它的合適參考電壓執(zhí)行的。
圖4A-4B表示替選熔絲反熔絲裝置的不同視圖，而圖5表示用于制 造圖4A和4B的裝置的結(jié)構(gòu)的不同側(cè)截面圖。圖4C表示編程之前的裝 置，而圖4D表示在編程之后但增加了 VsNs和感測(cè)電路的裝置。
圖6表示用于實(shí)行本發(fā)明之某一 實(shí)施例的裝置的各種電氣特性。 圖7是一個(gè)流程圖，表示根據(jù)本發(fā)明之某一實(shí)施例的步驟l-5。 利用眾所周知的IC生產(chǎn)工藝和工具來(lái)完成熔絲反熔絲裝置4A或3A 的制造，此處不再贅述。以下參照?qǐng)D5A-圖5E來(lái)構(gòu)造圖4A的結(jié)構(gòu)。在圖5A中，提供硅晶片或襯底330。對(duì)有源區(qū)域335的區(qū)進(jìn)行構(gòu)圖， 利用絕緣氧化物320填充剩余區(qū)域。然后使中間結(jié)構(gòu)平坦化從而得到圖 5B所示的結(jié)構(gòu)。例如，利用眾所周知的各種掩;f莫和蝕刻工藝完成構(gòu)圖， 利用眾所周知的化學(xué)機(jī)械拋光實(shí)現(xiàn)平坦化。在圖5C中，在整個(gè)結(jié)構(gòu)上借助于氧化爐生長(zhǎng)或借助于標(biāo)準(zhǔn)外延工 藝沉積合適厚度的柵極氧化物310,其厚度通常為約8 nm到約30 nm。接著，正如圖5C所示，把合適厚度的多晶硅層300，通常為約500 nm到約1500 nm，沉積到圖5B的整個(gè)結(jié)構(gòu)上。然后對(duì)熔絲和反熔絲區(qū) 進(jìn)行構(gòu)圖。在圖5E中，通過(guò)使用常規(guī)化學(xué)氣相沉積工藝和接下來(lái)的常 規(guī)平坦化步驟形成觸點(diǎn)340、 350和360 (未示出)。參見美國(guó)專利 5,412,593，本文全文引用該專利作為參考。盡管為描述優(yōu)選實(shí)施例的目的說(shuō)明并描述了特殊實(shí)施例，但是本領(lǐng) 域的一般技術(shù)人員可以理解，為實(shí)現(xiàn)同一目的而設(shè)計(jì)的各種各樣的備選 方案和/或等效實(shí)現(xiàn)可以取代所示和描述的特殊實(shí)施例，而并不背離本 發(fā)明的范圍。本領(lǐng)域的熟練技術(shù)人員容易理解，可以用各種各樣的實(shí)施 例來(lái)實(shí)施本發(fā)明。本申請(qǐng)旨在覆蓋本文論述的實(shí)施例的各種修改或變 更。因此，其意圖是本發(fā)明僅受權(quán)利要求書及其等效物的限制。
權(quán)利要求
1.一種用于從熔絲裝置中感測(cè)電信號(hào)的方法，包括以下步驟提供一種裝置，該裝置包括與反熔絲串聯(lián)的熔絲，該裝置還包括與該熔絲和該反熔絲之間的節(jié)點(diǎn)相連的輸出抽頭；對(duì)該熔絲和該反熔絲進(jìn)行編程；穿越該編程的熔絲和該編程的反熔絲施加感測(cè)信號(hào)；以及測(cè)量該輸出抽頭處的輸出信號(hào)。
2. 如權(quán)利要求1中要求的方法，所述施加步驟包括穿越該編程的 熔絲和該編程的反熔絲的組合施加感測(cè)電壓。
3. 如權(quán)利要求1中要求的方法，所述測(cè)量步驟包括測(cè)量該輸出抽 頭處相對(duì)于參考電壓的輸出電壓。
4. 如權(quán)利要求3中要求的方法，所述測(cè)量步驟包括測(cè)量該輸出抽 頭處相對(duì)于接地電勢(shì)的輸出電壓。
5. 如權(quán)利要求1中要求的方法，所述編程步驟包括在對(duì)該反熔絲 進(jìn)行編程之前對(duì)該熔絲進(jìn)行編程。
6. 如權(quán)利要求1中要求的方法，所述編程步驟包括在對(duì)該熔絲進(jìn) 行編程之前對(duì)該反熔絲進(jìn)行編程。
7. 如權(quán)利要求1中要求的方法，所述施加感測(cè)信號(hào)的步驟包括施 加約為1伏的感測(cè)電壓。
8. 如權(quán)利要求1中要求的方法，所述測(cè)量輸出信號(hào)的步驟包括使 約為1微安的電流流過(guò)與該輸出抽頭相連的感測(cè)電路。
9. 如權(quán)利要求1中要求的方法，所述編程步驟包括把該熔絲的電 阻變成約為1兆歐，并且把該反熔絲的電阻變成約為1千歐。
10. 如權(quán)利要求1中要求的方法，所述測(cè)量步驟包括測(cè)量該輸出抽 頭處約為.001伏的輸出電壓。
11. 如權(quán)利要求l中要求的方法，所述編程步驟包括穿越該熔絲施 加約為1伏到約為3伏的電壓。
12. 如權(quán)利要求1中要求的方法，所述編程步驟包括穿越該反熔絲施加約為2伏到約為5伏的電壓。
13. —種用于測(cè)量電信號(hào)的方法，包括以下步驟測(cè)量與編程的熔 絲和編程的反熔絲之間的節(jié)點(diǎn)相連的輸出抽頭處的輸出信號(hào)，該抽頭、 節(jié)點(diǎn)、熔絲和反熔絲制成為集成電路。
14. 如權(quán)利要求13中要求的方法，所述測(cè)量步驟包括測(cè)量該輸出 抽頭和參考電勢(shì)之間約為.001伏的輸出電壓。
15. 如斥又利要求14中要求的方法，該參考電勢(shì)為接地電勢(shì)。
16. —種制成為集成電路的電壓測(cè)量裝置，包括 在中間節(jié)點(diǎn)與反熔絲串聯(lián)的熔絲；以及與所述中間節(jié)點(diǎn)和接地電勢(shì)相連的電壓測(cè)量電路。
17. 如權(quán)利要求16中要求的裝置，還包括與所述熔絲相連的約為1 伏的電勢(shì)源。
全文摘要
一種用于感測(cè)集成電路互補(bǔ)熔絲裝置中的信號(hào)的方法，包括以下步驟提供具有與反熔絲串聯(lián)的熔絲的裝置，該裝置還包括與該熔絲和該反熔絲之間的中間節(jié)點(diǎn)相連的輸出抽頭；對(duì)該熔絲和該反熔絲進(jìn)行編程；穿越該編程的熔絲和該編程的反熔絲的組合施加感測(cè)信號(hào)；以及測(cè)量該輸出抽頭處的輸出信號(hào)。
文檔編號(hào)H01L21/70GK101236956SQ20081000204
公開日2008年8月6日 申請(qǐng)日期2008年1月9日 優(yōu)先權(quán)日2007年1月12日
發(fā)明者C·科思安達(dá)拉曼 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司