專(zhuān)利名稱(chēng)：Mos晶體管體區(qū)的摻雜方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，尤其涉及一種M0S晶體管體 區(qū)的摻雜方法。
背景技術(shù)：
集成電路尤其超大規(guī)模集成電路中的主要器件是金屬一氧化物一半導(dǎo)體場(chǎng) 效應(yīng)晶體管(metal oxide semiconductor field effect transistor,簡(jiǎn)稱(chēng)MOSFET)。集 成電路自發(fā)明以來(lái)，其在性能和功能上的進(jìn)步是突飛猛進(jìn)的。而這進(jìn)步的取得則 是簡(jiǎn)單地通過(guò)不斷縮小器件的尺寸和增大芯片面積來(lái)實(shí)現(xiàn)的。器件尺寸的不斷縮 小，導(dǎo)致了電路性能的不斷改善以及電路密度的不斷增加，而芯片尺寸的不斷擴(kuò) 大，促使了電路功能不斷增多。因此MOSFET的幾何尺寸一直在不斷縮小，目 前其特征尺寸己進(jìn)入納米尺度。在此區(qū)域，各種實(shí)際的和基本的限制開(kāi)始出現(xiàn)， 器件尺寸的進(jìn)一步縮小正變得越來(lái)越困難。就常規(guī)的互補(bǔ)型金屬一氧化物一半導(dǎo) 體(complementarymetal—oxide—semiconductor,簡(jiǎn)稱(chēng)CMOS)集成電路技術(shù)而 言，隨著MOS器件特征尺寸(柵長(zhǎng)度)的不斷減小，為抑制短溝道效應(yīng)，體區(qū) (溝道區(qū))的摻雜濃度須不斷提高。但摻雜濃度的不斷提高會(huì)導(dǎo)致載流子遷移率 降低、亞閾特性變差以及閾值電壓難以降低等問(wèn)題。Halo (pocket)摻雜方法一 定程度緩解了上述問(wèn)題，但依然存在源漏寄生電阻、寄生電容和泄漏電流增大等 問(wèn)題。發(fā)明內(nèi)容本發(fā)明的目的在于提供一種MOS晶體管體區(qū)的摻雜方法，該方法可有效避免 或緩解目前常規(guī)的體區(qū)摻雜方法所帶來(lái)的問(wèn)題。本發(fā)明的上述目的是通過(guò)如下的 技術(shù)方案予以實(shí)現(xiàn)的一種MOS晶體管體區(qū)的摻雜方法，其步驟包括1) 在半導(dǎo)體襯底上定義有源區(qū)，生長(zhǎng)柵介質(zhì)層；2) 淀積柵電極層和犧牲介質(zhì)層一，光刻和刻蝕所淀積的介質(zhì)層一和柵電極 層形成柵電極圖形；
3) 連續(xù)淀積犧牲介質(zhì)層二和犧牲介質(zhì)層三，去除柵電極上處于最外層的犧 牲介質(zhì)層三，而露出犧牲介質(zhì)層二；4) 以犧牲介質(zhì)層一和犧牲介質(zhì)層三為掩膜，腐蝕掉柵電極周?chē)臓奚橘|(zhì) 層二，這樣在柵電極兩側(cè)形成狹縫；5) 以該狹縫為窗口進(jìn)行離子注入，對(duì)體區(qū)進(jìn)行摻雜，在柵電極兩側(cè)以下體 區(qū)相應(yīng)位置形成重?fù)诫s區(qū)域；6) 再淀積一層犧牲介質(zhì)層二，回刻以填充柵電極兩側(cè)的狹縫；7) 分別腐蝕去除犧牲介質(zhì)層一、犧牲介質(zhì)層三和犧牲介質(zhì)層二后，進(jìn)行常 規(guī)源漏延伸區(qū)和接觸區(qū)離子注入摻雜，最后進(jìn)入常規(guī)CMOS后道工藝。所述步驟l)中的半導(dǎo)體襯底為體硅片或SOI硅片。 當(dāng)半導(dǎo)體襯底為體硅片時(shí)，有源區(qū)的確定采用淺槽隔離或LOCOS方法。 當(dāng)半導(dǎo)體襯底為SOI硅片時(shí)，有源區(qū)的確定采用刻蝕或LOCOS方法。 所述步驟3)中采用化學(xué)機(jī)械拋光(CMP)技術(shù)在平坦表面的同時(shí)，去除柵 電極上處于最外層的犧牲介質(zhì)層三。所述犧牲介質(zhì)層一的厚度范圍是20 nm 40 nm。 所述犧牲介質(zhì)層二的厚度范圍是10nm 100nm。 所述犧牲介質(zhì)層三的厚度范圍須大于柵電極層和介質(zhì)層一的厚度之和。 所述柵電極材料為多晶硅或金屬。步驟5)中離子注入為多重能量和劑量注入，可通過(guò)不同注入能量和劑量的 組合，在體區(qū)形成所希望的雜質(zhì)摻雜分布。所述犧牲介質(zhì)層一和犧牲介質(zhì)層三可為同種材料，犧牲介質(zhì)層二可采用與犧牲介質(zhì)層一和犧牲介質(zhì)層三不同的材料。所述犧牲介質(zhì)層一和犧牲介質(zhì)層三也可為不同材料。 本發(fā)明有以下幾個(gè)方面的優(yōu)點(diǎn)在本發(fā)明的制備方法中，體區(qū)重?fù)诫s是通過(guò)柵電極兩側(cè)的狹縫隙進(jìn)行的，因 此重?fù)诫s區(qū)域在溝道區(qū)兩側(cè)呈條狀。該條狀重?fù)诫s區(qū)能有效屏蔽漏電場(chǎng)對(duì)溝道和 源端的影響，使器件具有良好的短溝道特性。其次，該條狀重?fù)诫s區(qū)在溝道兩側(cè), 因此溝道區(qū)內(nèi)雜質(zhì)濃度可以很低，使得器件具有高的載流子遷移率和好的亞閾特 性。另外，該條狀重?fù)诫s區(qū)使得源漏與襯底間的隔離為11+*結(jié)(對(duì)nMOS管而 言)或p+Ai(對(duì)pMOS管二言)結(jié)。因此源漏寄生電容和泄漏電流可減小。最后，
由于通過(guò)狹縫離子注入，源漏區(qū)的摻雜補(bǔ)償很少。常規(guī)的無(wú)掩膜傾斜注入回造成 源漏區(qū)存在嚴(yán)重的雜質(zhì)補(bǔ)償效應(yīng)，增加源漏寄生電阻。


下面結(jié)合附圖對(duì)本發(fā)明進(jìn)一步詳細(xì)地說(shuō)明圖1 圖6依次示出了本發(fā)明的體硅MOS晶體管制作方法的的主要工藝步驟，其中圖1示意了制備過(guò)程中的淺槽隔離和柵介質(zhì)生長(zhǎng)； 圖2示意了柵電極形成的工藝步驟； 圖3示意了多層介質(zhì)形成的工藝步驟；圖4示意了柵電極兩側(cè)注入狹縫以及體區(qū)條狀重?fù)诫s區(qū)域形成的工藝步驟； 圖5示意了填充柵電極兩側(cè)狹縫的工藝步驟； 圖6示意了源漏區(qū)和柵電極摻雜的工藝步驟；圖7 圖12依次示出了本發(fā)明的SOIMOS晶體管制作方法的的主要工藝步驟，其中圖7示意了制備過(guò)程中的有源區(qū)確定和柵介質(zhì)生長(zhǎng)； 圖8示意了柵電極形成的工藝步驟； 圖9示意了多層介質(zhì)形成的工藝步驟；圖10示意了柵電極兩側(cè)注入狹縫及體區(qū)條狀重?fù)诫s區(qū)域形成的工藝步驟；圖11示意了填充柵電極兩側(cè)狹縫的工藝步驟； 圖12示意了源漏區(qū)和柵電極慘雜的工藝步驟。
具體實(shí)施方式
下面參照本發(fā)明的附圖，更詳細(xì)的描述出本發(fā)明的最佳實(shí)施例。(一)襯底為體硅片 所述制作方法制備一體硅MOS晶體管的一具體例由圖1至圖6所示，包括以下步驟1)如圖1所示，所用單晶硅襯底的晶向?yàn)?100)，對(duì)n型MOS晶體管， 體區(qū)1初始為p型輕摻雜。對(duì)p型MOS晶體管，體區(qū)1初始為n型輕摻雜。采 用常規(guī)CMOS淺槽隔離技術(shù)制作有源區(qū)隔離層2。接著生長(zhǎng)柵介質(zhì)層3。柵介質(zhì) 層3為二氧化硅，其厚度為0.5 3n邁。柵介質(zhì)的形成方法還可以為下列方法之 一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)。2) 如圖2所示，用LPCVD淀積柵電極多晶硅層4和犧牲介質(zhì)層一 (二氧 化硅)5。多晶硅層4的厚度為80 250nm， 二氧化硅層5的厚度為20 40nm。 接著采用常規(guī)CMOS工藝光刻和刻蝕所淀積的多晶硅層4和犧牲介質(zhì)層一 5，形 成柵電極圖形。3) 如圖3所示，連續(xù)用LPCVD淀積一層10 100nm的犧牲介質(zhì)層二 (氮 化硅)6和100 300 nm的犧牲介質(zhì)層三(二氧化硅)7，接著用化學(xué)機(jī)械拋光(CMP)對(duì)表面進(jìn)行平坦化處理，直到柵電極頂部的二氧化硅層7去除，氮化硅 層6露出。4) 如圖4所示，用熱磷酸腐蝕掉柵電極周?chē)牡?，在柵電極兩側(cè)形 成10 100nm寬的狹縫。以該狹縫為通道進(jìn)行離子注入，對(duì)體區(qū)進(jìn)行摻雜。注 入分三次進(jìn)行，對(duì)n型器件，能量分別為20、40、60KeV，注入劑量分別為2xlO"cm 一2， 1.5xl014cm—2和lxl014cm—2。注入雜質(zhì)為銦(In)。對(duì)p型器件，能量分別為 15、 25、 55KeV,注入劑量分別為2xl0"cm—2， 1.5xl0"cm—2和lxl0"cm一2。注 入雜質(zhì)為砷(As)，形成重?fù)诫s區(qū)域8。5) 如圖5所示，采用CVD淀積一層厚度為10 100nm的氮化硅膜并回亥iJ, 使得柵電極兩側(cè)的狹縫被填充。6) 如圖6所示，用BOE腐蝕掉二氧化硅層7和二氧化硅層5，然后用熱磷 酸去除所有的氮化硅層6。接著，用低能量離子注入對(duì)源漏區(qū)進(jìn)行摻雜以形成淺 結(jié)，對(duì)n型器件，注入能量5KeV,注入劑量5xl014cm—2，注入雜質(zhì)為砷(As)。 對(duì)p型器件，注入能量5KeV，注入劑量5xlC^cm—2，注入雜質(zhì)為氟化硼(BF2)。 然后用LPCVD生長(zhǎng)一層厚度50 250 nm的二氧化硅并回刻，在柵電極4兩側(cè) 形成側(cè)墻9。之后，再次對(duì)源漏區(qū)進(jìn)行離子注入摻雜，以形成源漏接觸區(qū)。對(duì)n 型器件，注入能量45 KeV，注入劑量2xl015cnT2，注入雜質(zhì)為砷(As)。對(duì)p 型器件，注入能量35KeV，注入劑量2xl0"cm—2,注入雜質(zhì)為氟化硼(BF2)。7) 最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化 等，即可制得一體硅MOS晶體管。(二)襯底為SOI硅片
所述制作方法制備一 SOIMOS晶體管的一具體例由圖7至圖12所示，包括 以下步驟1) 如圖7所示，所用單晶硅襯底的晶向?yàn)?100)的SOI硅片。所述SOI 硅片由襯底35、埋氧層25和單晶硅膜10組成。其中埋氧層25的厚度為20 nm 400 nm，單晶硅膜10的厚度為50 200 nm。對(duì)n型MOS晶體管，單晶硅膜10 初始為p型輕摻雜。對(duì)p型MOS晶體管，單晶硅膜10初始為n型輕摻雜。采 用常規(guī)CMOS光刻和刻蝕技術(shù)制作有源區(qū)。接著生長(zhǎng)柵介質(zhì)層30。柵介質(zhì)層30 為二氧化硅，其厚度為0.5 3nm。柵介質(zhì)的形成方法還可以為下列方法之一 常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)。2) 如圖8所示，用LPCVD淀積柵電極多晶硅層40和犧牲介質(zhì)層一 (二氧 化硅)50。多晶硅層40的厚度為80 250 nm， 二氧化硅層50的厚度為20 40 nm。 接著采用常規(guī)CMOS工藝光刻和刻蝕所淀積的多晶硅層40和二氧化化硅50,形 成柵電極圖形。3) 如圖9所示，連續(xù)用LPCVD淀積一層10 100 nm的犧牲介質(zhì)層二 (氮 化硅)60和100 300 nm的犧牲介質(zhì)層三(二氧化硅)70，接著用化學(xué)機(jī)械拋 光(CMP)對(duì)表面進(jìn)行平坦化處理，直到柵電極頂部的二氧化硅層70去除，氮 化硅層60露出。4) 如圖10所示，用熱磷酸腐蝕掉柵電極周?chē)牡鑼?0，在柵電極兩 側(cè)形成10 100nm寬的狹縫。以該狹縫為通道進(jìn)行離子注入，對(duì)體區(qū)進(jìn)行摻雜。 注入分三次進(jìn)行，對(duì)n型器件，能量分別為20、 40、 60 KeV，注入劑量分別為 2xlO"cnT2， 1.5xl014cm—2和lxl014cm—2。注入雜質(zhì)為銦(In)。對(duì)p型器件，能 量分別為15、25、55 KeV，注入劑量分別為2xl0"cm—2, 1.5xl014cm—2和lxl014cm _2。注入雜質(zhì)為砷(As)，形成重?fù)诫s區(qū)域80。5) 如圖ll所示，采用CVD淀積一層厚度為10 100nm的氮化硅膜并回亥iJ， 使得柵電極兩側(cè)的狹縫被填充。6) 如圖12所示，用BOE腐蝕掉二氧化硅層70和二氧化硅層50，然后用 熱磷酸去除所有的氮化硅層60。接著，用低能量離子注入對(duì)源漏區(qū)進(jìn)行摻雜以 形成淺結(jié)，對(duì)n型器件，注入能量5KeV，注入劑量5xl014cm—2，注入雜質(zhì)為砷(As)。對(duì)p型器件，注入能量5KeV，注入劑量5xl0"cm—2，注入雜質(zhì)為氟化
硼(BF2)。然后用LPCVD生長(zhǎng)一層厚度50 250 nm的二氧化硅并回刻，在柵 電極40兩側(cè)形成側(cè)墻90。之后，再次對(duì)源漏區(qū)進(jìn)行離子注入摻雜，以形成源漏 接觸區(qū)。對(duì)n型器件，注入能量45KeV，注入劑量2><1015cm—2，注入雜質(zhì)為砷 (As)。對(duì)p型器件，注入能量35KeV，注入劑量2xl015cm_2，注入雜質(zhì)為氟化 硼(BF2)。7)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化 等，即可制得一SOIMOS晶體管。上述實(shí)施例只是本發(fā)明的舉例，盡管為說(shuō)明目的公開(kāi)了本發(fā)明的最佳實(shí)施例 和附圖，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的 精神和范圍內(nèi)，各種替換、變化和修改都是可能的。因此，本發(fā)明不應(yīng)局限于最 佳實(shí)施例和附圖所公開(kāi)的內(nèi)容。
權(quán)利要求
1、一種MOS晶體管體區(qū)的摻雜方法，其步驟包括1)在半導(dǎo)體襯底上定義有源區(qū)，生長(zhǎng)柵介質(zhì)層；2)淀積柵電極層和犧牲介質(zhì)層一，光刻和刻蝕所淀積的介質(zhì)層一和柵電極層形成柵電極圖形；3)連續(xù)淀積犧牲介質(zhì)層二和犧牲介質(zhì)層三，去除柵電極上處于最外層的犧牲介質(zhì)層三，而露出犧牲介質(zhì)層二；4)以犧牲介質(zhì)層一和犧牲介質(zhì)層三為掩膜，腐蝕掉柵電極周?chē)臓奚橘|(zhì)層二，這樣在柵電極兩側(cè)形成狹縫；5)以該狹縫為窗口進(jìn)行離子注入，對(duì)體區(qū)進(jìn)行摻雜，在柵電極兩側(cè)以下體區(qū)相應(yīng)位置形成重?fù)诫s區(qū)域；6)再淀積一層犧牲介質(zhì)層二，回刻以填充柵電極兩側(cè)的狹縫；7)分別腐蝕去除犧牲介質(zhì)層一、犧牲介質(zhì)層三和犧牲介質(zhì)層二后，進(jìn)行常規(guī)源漏延伸區(qū)和接觸區(qū)離子注入摻雜，最后進(jìn)入常規(guī)CMOS后道工藝。
2、 如權(quán)利要求1所述的M0S晶體管體區(qū)的摻雜方法，其特征在于所述步驟l)中的 半導(dǎo)體襯底為體硅片或SOI硅片。
3、 如權(quán)利要求2所述的M0S晶體管體區(qū)的摻雜方法，其特征在于當(dāng)半導(dǎo)體襯底為 體硅片時(shí)，有源區(qū)的確定采用淺槽隔離或LOCOS方法。
4、 如權(quán)利要求2所述的M0S晶體管體區(qū)的摻雜方法，其特征在于當(dāng)半導(dǎo)體襯底為 SOI硅片時(shí)，有源區(qū)的確定采用刻蝕或LOCOS方法。
5、 如權(quán)利要求1所述的M0S晶體管體區(qū)的摻雜方法，其特征在于所述步驟3)中采 用化學(xué)機(jī)械拋光CMP技術(shù)在平坦表面的同時(shí)，去除柵電極上處于最外層的犧牲介質(zhì)層三。
6、 如權(quán)利要求1所述的M0S晶體管體區(qū)的摻雜方法，其特征在于所述犧牲介質(zhì)層 一的厚度范圍是20 nm 40 nm。
7、 如權(quán)利要求1所述的M0S品體管體區(qū)的摻雜方法，其特征在于所述犧牲介質(zhì)層 二的厚度范圍是10 nm 100 nm。
8、 如權(quán)利要求6或7所述的M0S晶體管體區(qū)的摻雜方法，其特征在于所述犧牲介 質(zhì)層三的厚度須大于柵電極層和介質(zhì)層一的厚度之和。
9、 如權(quán)利要求1所述的M0S晶體管體區(qū)的摻雜方法，其特征在于所述犧牲介質(zhì)層 —和犧牲介質(zhì)層三為同種材料，犧牲介質(zhì)層二采用與犧牲介質(zhì)層一和犧牲介質(zhì)層三不同的 材料。
10、如權(quán)利要求1所述的M0S晶體管體區(qū)的摻雜方法，其特征在于所述柵電極材料為多晶硅或金屬。
全文摘要
本發(fā)明提供了一種MOS晶體管體區(qū)的摻雜方法，屬于半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域。該方法是在柵電極兩側(cè)形成狹縫，通過(guò)該狹縫進(jìn)行體區(qū)的離子注入摻雜。本發(fā)明由于體區(qū)重?fù)诫s是通過(guò)柵電極兩側(cè)的狹縫進(jìn)行，因此，實(shí)現(xiàn)了重?fù)诫s區(qū)域在溝道區(qū)兩側(cè)呈條狀，該條狀重?fù)诫s區(qū)能有效屏蔽漏電場(chǎng)對(duì)溝道和源端的影響，使器件具有良好的短溝道特性。且該條狀重?fù)诫s區(qū)在溝道兩側(cè)，溝道區(qū)內(nèi)雜質(zhì)濃度可以很低，使得器件具有高的載流子遷移率和好的亞閾特性。本發(fā)明可有效避免或緩解目前常規(guī)的體區(qū)摻雜方法所帶來(lái)的問(wèn)題。
文檔編號(hào)H01L21/336GK101150074SQ20071017710
公開(kāi)日2008年3月26日 申請(qǐng)日期2007年11月9日 優(yōu)先權(quán)日2007年11月9日
發(fā)明者雷 孫, 廖聰維, 張盛東, 陳文新, 韓汝琦 申請(qǐng)人:北京大學(xué)