形成FinFET晶體管器件的方法和FinFET晶體管器件的制作方法
【專利摘要】本發(fā)明涉及形成FinFET晶體管器件的方法和FinFET晶體管器件。一種形成finFET晶體管器件的方法包括：在襯底之上形成結(jié)晶的壓縮應(yīng)變硅鍺(cSiGe)層；掩蔽所述cSiGe層的第一區(qū)域，以暴露所述cSiGe層的第二區(qū)域；對(duì)所述cSiGe層的暴露的第二區(qū)域執(zhí)行注入處理，以使其底部非晶化并將所述第二區(qū)域中的所述cSiGe層轉(zhuǎn)變?yōu)槌谠iGe(rSiGe)層；執(zhí)行退火處理，以使所述rSiGe層再結(jié)晶；在所述rSiGe層上外延生長(zhǎng)拉伸應(yīng)變硅層；以及在所述拉伸應(yīng)變硅層中和所述cSiGe層的所述第一區(qū)域中圖案化鰭結(jié)構(gòu)。
【專利說(shuō)明】
形成F i nFET晶體管器件的方法和F i nFET晶體管器件
技術(shù)領(lǐng)域
[0001 ]本發(fā)明一般地涉及半導(dǎo)體器件制造，更具體地說(shuō)，涉及在FinFET結(jié)構(gòu)中集成應(yīng)變硅鍺(SiGe)和應(yīng)變硅(Si)鰭(fin)。
【背景技術(shù)】
[0002]場(chǎng)效應(yīng)晶體管(FET)廣泛地用于電子工業(yè)以執(zhí)行與模擬和數(shù)字電子信號(hào)相關(guān)的切換、放大、濾波及其它任務(wù)。其中最為常見(jiàn)的是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET或M0S)，在此類(lèi)晶體管中，柵極結(jié)構(gòu)被通電以在半導(dǎo)體體的下伏(underlying)溝道區(qū)域中產(chǎn)生電場(chǎng)，借此允許電子行進(jìn)通過(guò)半導(dǎo)體體的源區(qū)與漏區(qū)之間的溝道?；パa(bǔ)MOS(CMOS)器件已經(jīng)廣泛地用于半導(dǎo)體工業(yè)中，其中同時(shí)使用η型和P型(NM0S和PM0S)晶體管制造邏輯電路及其它電路。
[0003]FET的源區(qū)和漏區(qū)典型地通過(guò)將摻雜劑添加到位于溝道兩側(cè)的半導(dǎo)體體的目標(biāo)區(qū)域中而形成。在溝道上方形成柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括位于溝道之上的柵極電介質(zhì)和位于柵極電介質(zhì)上方的柵極導(dǎo)體。柵極電介質(zhì)是絕緣體材料，其防止在對(duì)柵極導(dǎo)體施加電壓時(shí)大的泄漏電流流入溝道中，同時(shí)允許所施加的柵極電壓以可控的方式在溝道區(qū)域中建立橫電場(chǎng)。常規(guī)的MOS晶體管典型地包括通過(guò)在硅晶片表面之上沉積或生長(zhǎng)二氧化硅(S12)或氧氮化硅(S1N)而形成的柵極電介質(zhì)，其中在S12之上形成摻雜的多晶硅以充當(dāng)柵極導(dǎo)體。
[0004]針對(duì)與超大規(guī)模集成(ULSI)電路器件關(guān)聯(lián)的高密度、高性能的日益增長(zhǎng)的需求已經(jīng)要求特定的設(shè)計(jì)特征，例如收縮的柵極長(zhǎng)度、高可靠性和增加的生產(chǎn)量。設(shè)計(jì)特征的持續(xù)減小已經(jīng)對(duì)常規(guī)制造技術(shù)的限制提出挑戰(zhàn)。
[0005]例如，當(dāng)常規(guī)的平面金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的柵極長(zhǎng)度按比例縮小到10nm以下時(shí)，與短溝道效應(yīng)關(guān)聯(lián)的問(wèn)題(例如，源區(qū)與漏區(qū)之間的過(guò)度泄漏)變得日益難以克服。此外，迀移率降低和大量工藝問(wèn)題也導(dǎo)致難以將常規(guī)的MOSFET按比例縮小為包括日益減小的器件特征。因此正在開(kāi)發(fā)新的器件結(jié)構(gòu)來(lái)提高FET性能并允許進(jìn)一步的器件按比例縮小。
[0006]雙柵極MOSFET表示這樣一種結(jié)構(gòu):該結(jié)構(gòu)已被認(rèn)為是接替現(xiàn)有的平面MOSFET的候選。在雙柵極MOSFET中，可使用兩個(gè)柵極控制短溝道效應(yīng)。FinFET是呈現(xiàn)出良好的短溝道行為的雙柵極結(jié)構(gòu)，其包括在垂直鰭中形成的溝道。FinFET結(jié)構(gòu)可使用與用于常規(guī)平面MOSFET的布局和工藝技術(shù)類(lèi)似的布局和工藝技術(shù)制造。

【發(fā)明內(nèi)容】

[0007]在一方面，一種形成finFET晶體管器件的方法包括:在襯底之上形成結(jié)晶的(crystal line)壓縮應(yīng)變娃鍺(cSiGe)層;掩蔽所述cSiGe層的第一區(qū)域，以暴露所述cSiGe層的第二區(qū)域;對(duì)所述cSiGe層的暴露的第二區(qū)域執(zhí)行注入處理，以使其底部非晶化并將所述第二區(qū)域中的所述cSiGe層轉(zhuǎn)變?yōu)槌谠iGe (rSiGe)層;執(zhí)行退火處理，以使所述rSiGe層再結(jié)晶；在所述rSiGe層上外延生長(zhǎng)拉伸應(yīng)變硅層；以及在所述拉伸應(yīng)變硅層中和所述cSiGe層的所述第一區(qū)域中圖案化鰭結(jié)構(gòu)。
[0008]在另一方面，一種形成finFET晶體管器件的方法包括:減薄在掩埋氧化物(BOX)層之上形成的絕緣體上硅(SOI)層;在減薄的SOI層上外延生長(zhǎng)結(jié)晶的壓縮應(yīng)變硅鍺(CSiGe)層;執(zhí)行熱處理，以將鍺從所述cSiGe層驅(qū)入所述減薄的SOI層中；掩蔽所述cSiGe層的第一區(qū)域，以暴露所述cSiGe層的第二區(qū)域;對(duì)所述cSiGe層的暴露的第二區(qū)域執(zhí)行注入處理，以使其底部非晶化并將所述第二區(qū)域中的所述cSiGe層轉(zhuǎn)變?yōu)槌谠iGe(rSiGe)層;執(zhí)行退火處理，以使所述rSiGe層再結(jié)晶；在所述rSiGe層上外延生長(zhǎng)拉伸應(yīng)變娃層；以及在所述拉伸應(yīng)變硅層中和所述cSiGe層的所述第一區(qū)域中圖案化鰭結(jié)構(gòu)。
[0009]在又一方面，一種finFET晶體管器件包括:襯底;在所述襯底之上形成的第一多個(gè)鰭結(jié)構(gòu)，所述第一多個(gè)鰭結(jié)構(gòu)包括壓縮應(yīng)變硅鍺SiGe材料；以及在所述襯底之上形成的第二多個(gè)鰭結(jié)構(gòu)，所述第二多個(gè)鰭結(jié)構(gòu)包括拉伸應(yīng)變硅材料。
【附圖說(shuō)明】
[0010]參考示例性附圖，其中在多個(gè)圖中，相同的要素由相同的參考標(biāo)號(hào)表示:
[0011]圖1到15、17和18是根據(jù)示例性實(shí)施例的形成finFET晶體管器件的方法的示例性實(shí)施例的一系列截面圖，圖16是俯視圖，其中；
[0012]圖1示例出包括在掩埋氧化物(BOX)層上形成的減薄的絕緣體上硅層的起始半導(dǎo)體結(jié)構(gòu)；
[0013]圖2示例出在圖1的結(jié)構(gòu)上形成外延生長(zhǎng)的結(jié)晶的SiGe層；
[0014]圖3示例出將鍺從SiGe層驅(qū)入SOI層的硅中的熱處理；
[0015]圖4示例出從圖3中的結(jié)構(gòu)去除氧化物層；
[0016]圖5示例出對(duì)圖4中的結(jié)構(gòu)的光刻圖案化以暴露器件的“η”區(qū)域且同時(shí)保護(hù)器件的V區(qū)域；
[0017]圖6示例出在“η”區(qū)域中的壓縮應(yīng)變SiGe層的暴露部分中注入使SiGe層的底部非晶化的注入物類(lèi)(spec i es)的注入處理；
[0018]圖7示例出遮蔽掩膜的抗蝕層部分的去除以及使“η”區(qū)域中的弛豫SiGe層完全結(jié)晶的再結(jié)晶退火；
[0019]圖8示例出結(jié)晶的弛豫SiGe層的開(kāi)槽以準(zhǔn)備用作籽晶層(seedlayer)來(lái)執(zhí)行進(jìn)一步的外延生長(zhǎng)；
[0020]圖9示例出在“η”區(qū)域中形成拉伸應(yīng)變硅層的外延硅生長(zhǎng)處理；
[0021 ]圖10示例出“ρ”區(qū)域之上的剩余硬掩膜層的去除；
[0022]圖11示例出從圖10的結(jié)構(gòu)圖案化出一組壓縮應(yīng)變SiGe鰭和一組拉伸應(yīng)變Si鰭；
[0023]圖12示例出包括虛柵極氧化物層和位于虛柵極氧化物層之上的虛非晶或多晶硅柵極層的虛柵極疊層的形成；
[0024]圖13是虛柵極層從圖12的結(jié)構(gòu)中的去除；
[0025]圖14示例出遮蔽“ρ”區(qū)域且暴露“η”區(qū)域的一部分以從“η”區(qū)域的暴露部分中去除虛柵極氧化物層的掩蔽；
[0026]圖15示例出掩膜的去除；
[0027]圖16是示例出去除弛豫SiGe層的位于拉伸應(yīng)變SiNFET鰭下方的部分的蝕刻處理的俯視圖；
[0028]圖17是沿著圖16的箭頭的截面圖；以及
[0029]圖18示例出剩余的虛柵極氧化物層從“ρ”區(qū)域的去除，以及最終的高k層和柵極疊層的形成。
【具體實(shí)施方式】
[0030]對(duì)于平面FET和finFET器件，晶體管增益與晶體管溝道中多數(shù)載流子的迀移率(μ)成比例。載流能力以及因此導(dǎo)致的MOS晶體管的性能與溝道中多數(shù)載流子的迀移率成比例。作為P溝道場(chǎng)效應(yīng)晶體管(PFET)中多數(shù)載流子的空穴的迀移率和作為N溝道場(chǎng)效應(yīng)晶體管(NFET)中多數(shù)載流子的電子的迀移率可通過(guò)向溝道施加適當(dāng)?shù)膽?yīng)力來(lái)增大?，F(xiàn)有的應(yīng)力工程方法通過(guò)在不增加器件尺寸和器件電容的情況下增大器件驅(qū)動(dòng)電流，極大增強(qiáng)了電路性能。例如，被施加于平面NFET晶體管的拉伸應(yīng)力襯里(liner)在溝道中誘導(dǎo)縱向應(yīng)力并增大電子迀移率，而被施加于平面PFET晶體管的壓縮應(yīng)力襯里在溝道中誘導(dǎo)壓縮應(yīng)力并增大空穴迀移率。
[0031]諸如finFET(或三柵極)3D晶體管結(jié)構(gòu)的下一代CMOS技術(shù)繼續(xù)依賴于增大的溝道迀移率來(lái)提高器件性能。因此，本文中的實(shí)施例提供一種形成具有增大的溝道迀移率的finFET晶體管器件的新集成方法。在一個(gè)示例性實(shí)施例中，集成方法以及所形成的器件提供包含finFET或三柵極結(jié)構(gòu)的拉伸應(yīng)變硅(Si)NFET和壓縮應(yīng)變溝道硅鍺(SiGe)PFET。
[0032]現(xiàn)在一般地參考圖1到19，其中示出根據(jù)示例性實(shí)施例的形成finFET晶體管器件的方法的一系列截面圖以及俯視圖(圖16)。如圖1所示，起始半導(dǎo)體結(jié)構(gòu)100包括在掩埋絕緣體層(或更具體地，掩埋氧化物(BOX)層)104上形成的絕緣體上半導(dǎo)體層(或更具體地，絕緣體上硅(SOI)層)102。盡管圖1未具體示出，但是本領(lǐng)域的技術(shù)人員將理解，BOX層形成在體半導(dǎo)體襯底上，所述體半導(dǎo)體襯底例如為娃、鍺、娃鍺合金、娃碳合金、娃鍺碳合金、砷化鎵、砷化銦、磷化銦、II1-V化合物半導(dǎo)體材料、I1-VI化合物半導(dǎo)體材料、有機(jī)半導(dǎo)體材料以及其它化合物半導(dǎo)體材料。
[0033]圖1所示的SOI層102被用作用于后續(xù)外延SiGe生長(zhǎng)處理的引晶層(seedinglayer)。因此，最初通過(guò)將SOI層102向下減薄到適當(dāng)?shù)暮穸?，例如約10納米(nm)或更小的厚度，更具體地約5nm或更小的厚度，來(lái)針對(duì)此引晶制備SOI層102。圖2示例出具有約35nm或更大的厚度的外延生長(zhǎng)的結(jié)晶的SiGe層106的形成。SiGe層106的厚度取決于Ge濃度。例如，如果Ge濃度為20-25 %，則SiGe層厚度小于SOnmXe濃度越低，SiGe層就可生長(zhǎng)得越厚，反之亦然。然后，如圖3所示，執(zhí)行熱氧化或熱擴(kuò)散處理以將鍺從SiGe層106驅(qū)入SOI籽晶層102的硅中。結(jié)果，SiGe層106有效地延伸到BOX層104的頂部，并且可形成位于SiGe層106層頂部的氧化物層107。然而，之后可通過(guò)諸如稀氟化氫(DHF)和水蝕刻之類(lèi)的適當(dāng)處理去除氧化物層107，如圖4所示。位于BOX層104頂部的SiGe層106在處理中的此時(shí)完全發(fā)生(壓縮)應(yīng)變，因此在下文中被稱為壓縮SiGe(CSiGe)層106。
[0034]現(xiàn)在參考圖5，利用遮蔽掩膜108對(duì)所形成的結(jié)構(gòu)進(jìn)行光刻圖案化，所述遮蔽掩膜108可包括氮化物(例如，SiN)或氧化物硬掩膜層110和光致抗蝕劑層112。掩膜108以暴露器件的“η”區(qū)域(即，將形成NFET器件的區(qū)域)且同時(shí)保護(hù)器件的“ρ”區(qū)域(S卩，將形成PFET器件的區(qū)域)的方式進(jìn)行圖案化。然后如圖6所示，“η”區(qū)域中cSiGe層106的暴露部被注入使“η”區(qū)域中cSiGe層106的底部114非晶化的注入物類(lèi)(如箭頭所示)。底部114的該非晶化具有使“η”區(qū)域中的cSiGe層106弛豫的效果；因此，cSiGe層106的現(xiàn)在弛豫的部分在下文中在圖中被標(biāo)記為弛豫SiGe(rSiGe)層106’。
[0035]圖6中由箭頭表示的注入物類(lèi)可以是任何適當(dāng)?shù)奈镱?lèi)，例如導(dǎo)致下部114被損害或非晶化的S1、Ge或其它中性注入物。然而，應(yīng)注意到，注入能量和其它條件應(yīng)被選擇為使rSiGe層106’的上部保持在結(jié)晶狀態(tài)，因?yàn)樵撋喜砍洚?dāng)用于整個(gè)層的后續(xù)再結(jié)晶的籽晶層。例如，在使用Si作為注入物類(lèi)的情況下，可使用約10-30KeV的范圍內(nèi)的注入能量，其中注入劑量約為Ix 114原子/cm2。
[0036]在非晶化注入物之后，在使“η”區(qū)域中的弛豫(rSiGe)層106’完全結(jié)晶的再結(jié)晶退火之前，去除遮蔽掩膜108的抗蝕劑層部分112，如圖7所示。在此，使用粗虛線區(qū)分rSiGe層106’和“P”區(qū)域中的壓縮(cSiGe)層106。再結(jié)晶退火例如可在N2氛圍中，在從約400到1050°C范圍內(nèi)的溫度下進(jìn)行，持續(xù)時(shí)長(zhǎng)從數(shù)秒到數(shù)小時(shí)。
[0037]現(xiàn)在參考圖8，結(jié)晶的rSiGe層106’然后被開(kāi)槽以準(zhǔn)備用作進(jìn)一步外延生長(zhǎng)的籽晶層。開(kāi)槽例如可通過(guò)反應(yīng)離子蝕刻(RIE)執(zhí)行，直到rSiGe層106’的剩余厚度為約10納米或更小的量級(jí)，更具體地約5nm或更小。在執(zhí)行本領(lǐng)域公知的一種或多種清洗處理(例如，標(biāo)準(zhǔn)清洗(SCl)、原位HCl等)之后，執(zhí)行外延硅生長(zhǎng)處理以在“η”區(qū)域中形成拉伸應(yīng)變硅層116，如圖9所示。
[0038]一旦形成拉伸應(yīng)變硅層116，便去除“ρ”區(qū)域之上的剩余掩膜層110以準(zhǔn)備鰭形成，如圖10所示。鰭的圖案化和形成在圖11中示出，該圖示例出一組壓縮應(yīng)變SiGe鰭118和一組拉伸應(yīng)變Si鰭120。之后，根據(jù)FET器件技術(shù)執(zhí)行額外的處理，例如包括:在替代柵極FET器件的情況下的虛柵極疊層形成(例如，柵極氧化物沉積、非晶或多晶硅沉積、硬掩膜沉積、光刻和柵極圖案化)、間隔物(spacer)形成(例如，硅氮化物、氧化物)、外延源/漏鰭合并、源/漏形成(注入/退火)、ILD形成、以及虛柵極去除。由于這些處理操作對(duì)于本領(lǐng)域的技術(shù)人員而言是公知的，因此在此省略其細(xì)節(jié)。
[0039]為了連續(xù)性和完整性，現(xiàn)在可以參考圖12的截面圖，該圖示例出在上述虛柵極疊層形成、間隔物形成、鰭合并以及源/漏形成處理之后，虛柵極疊層去除之前的圖11的圖案化鰭結(jié)構(gòu)。更具體地說(shuō)，圖12示例出這樣的虛柵極疊層結(jié)構(gòu)的形成:該結(jié)構(gòu)包括位于BOX層104之上的虛柵極氧化物層122、壓縮應(yīng)變SiGe鰭118、拉伸應(yīng)變Si鰭120，以及位于虛柵極氧化物層122之上的虛非晶或多晶硅柵極層124。
[0040]然后，如圖13所示，去除虛柵極層。在圖14中，使用圖案化的掩膜126(例如，光致抗蝕劑)遮蔽“P”區(qū)域并暴露“η”區(qū)域的部分，以從“η”區(qū)域的暴露部分去除虛柵極氧化物層122。虛柵極氧化物層122的蝕刻可以是緩沖氧化物蝕刻，也被稱為緩沖HF或BHF，相對(duì)于更濃縮的HF蝕刻而言，該蝕刻提供更可控的蝕刻速率。
[0041]—旦將虛柵極氧化物層122從“η”區(qū)域的暴露部分去除，便可去除掩膜126，如圖15所示，然后采用另一蝕刻處理去除rSiGe層106’的位于拉伸應(yīng)變Si NFET鰭120下方的部分。例如，可通過(guò)HCl蝕刻來(lái)實(shí)現(xiàn)。此方面的示例性俯視圖在圖16中示出，另外還有沿圖16的箭頭截取的圖17的截面圖。在圖16中，俯視圖(除了壓縮應(yīng)變SiGe鰭118和拉伸應(yīng)變Si鰭120之夕卜)還示例出外延合并的源/漏區(qū)124和虛柵極間隔物126。在圖17中，截面圖示出已經(jīng)從對(duì)應(yīng)于柵極位置的該區(qū)域中的拉伸應(yīng)變Si NFET鰭120下方去除的rSiGe層106’。
[0042]一旦去除rSiGe層106’，便可從“ρ”區(qū)域去除剩余的虛柵極氧化物層122以準(zhǔn)備形成最終的高k層和柵極疊層，如圖18所示。如圖所示，高k層128在“η”區(qū)域和V區(qū)域之上形成。高k電介質(zhì)材料的具體實(shí)例包括但不限于:Hf02、Zr02、La203、Al203、Ti02、SrTi03、LaA103、Y2O3、Hf OxNy、ZrOxNy、La2OxNy、A120xNy、T i OxNy、SrT i OxNy、LaAl OxNy、Y2OxNy，它們的硅酸鹽以及它們的合金。X的每個(gè)值獨(dú)立地從0.5到3，y的每個(gè)值獨(dú)立地從O到2。高k電介質(zhì)層118的厚度可以從約Inm到約10nm，更具體地從約I.5nm到約3nm。
[0043]將注意到，高k層128可保形地附著到拉伸應(yīng)變Si NFET鰭120的下面。在這種情況下，NFET器件可被視為具有“全環(huán)柵極”結(jié)構(gòu)(S卩，柵極環(huán)繞鰭結(jié)構(gòu)的頂面、底面和側(cè)面)，而PFET器件可被視為具有“三柵極”結(jié)構(gòu)(S卩，柵極環(huán)繞鰭結(jié)構(gòu)的頂面和側(cè)面)。然后在結(jié)構(gòu)之上形成一個(gè)或多個(gè)功函數(shù)金屬層130，接著形成一個(gè)或多個(gè)柵極金屬層132。一個(gè)或多個(gè)柵極金屬層132可包括例如潤(rùn)濕氮化鈦沉積層，以及鋁、摻鈦鋁、鎢或銅中的一種或多種。
[0044]從這點(diǎn)，本領(lǐng)域中公知的常規(guī)處理可繼續(xù)，所述常規(guī)處理包括例如對(duì)柵極金屬層132的化學(xué)機(jī)械拋光(CMP)、柵極、源極和漏極端子的硅化物接觸形成、上層布線形成等。
[0045]因此將理解，本文中描述的實(shí)施例使用新穎的工藝集成體系提供了這樣的finFET結(jié)構(gòu):該結(jié)構(gòu)具有用于NFET器件的拉伸應(yīng)變Si溝道和用于PFET器件的壓縮應(yīng)變SiGe溝道，所述工藝集成體系通過(guò)使用注入和再結(jié)晶技術(shù)將壓縮SiGe轉(zhuǎn)變?yōu)槌谠iGe。這轉(zhuǎn)而提供了如下優(yōu)點(diǎn):即，由拉伸應(yīng)變引起的NFET器件的優(yōu)越電子迀移率，以及通過(guò)使用壓縮SiGe溝道材料實(shí)現(xiàn)的PFET器件的優(yōu)越空穴迀移率。
[0046]盡管已經(jīng)參考一個(gè)或多個(gè)優(yōu)選實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將理解，在不偏離本發(fā)明范圍的情況下，可以做出多種更改，并且等同物可代替其要素。此外，在不偏離本發(fā)明的實(shí)質(zhì)范圍的情況下，可以做出許多修改以使具體的情況或材料適應(yīng)本發(fā)明的教導(dǎo)。因此，本發(fā)明并非旨在限于作為被預(yù)期用于執(zhí)行本發(fā)明的最佳模式而公開(kāi)的特定實(shí)施例，而是包括落在所附權(quán)利要求的范圍內(nèi)的所有實(shí)施例。
【主權(quán)項(xiàng)】
1.一種形成finFET晶體管器件的方法，所述方法包括: 在襯底之上形成結(jié)晶的壓縮應(yīng)變硅鍺(cSiGe)層； 掩蔽所述CSiGe層的第一區(qū)域，以暴露所述CSiGe層的第二區(qū)域； 對(duì)所述CSiGe層的暴露的第二區(qū)域執(zhí)行注入處理，以使其底部非晶化并將所述第二區(qū)域中的所述cSiGe層轉(zhuǎn)變?yōu)槌谠iGe(rSiGe)層； 執(zhí)行退火處理，以使所述rSiGe層再結(jié)晶； 在所述rSiGe層上外延生長(zhǎng)拉伸應(yīng)變娃層；以及 在所述拉伸應(yīng)變硅層中和所述cSiGe層的所述第一區(qū)域中圖案化鰭結(jié)構(gòu)。2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括執(zhí)行所述注入處理，以使得被轉(zhuǎn)變?yōu)樗鰎SiGe層的所述cSiGe層的頂部保持在結(jié)晶狀態(tài)。3.根據(jù)權(quán)利要求2所述的方法，其中，所述注入處理包括選自硅和鍺的摻雜劑材料。4.根據(jù)權(quán)利要求2所述的方法，其中，所述注入處理在約10-30KeV范圍內(nèi)的注入能量下，以約IxlO14原子/cm2的注入劑量使用硅作為注入物類(lèi)。5.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括在所述rSiGe層上外延生長(zhǎng)所述拉伸應(yīng)變硅層之前，對(duì)所述再結(jié)晶的rSiGe層進(jìn)行開(kāi)槽。6.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括去除所述rSiGe層的位于由所述拉伸應(yīng)變硅層形成的圖案化鰭結(jié)構(gòu)下方的部分。7.—種形成f inFET晶體管器件的方法，所述方法包括: 減薄在掩埋氧化物(BOX)層之上形成的絕緣體上硅(SOI)層； 在減薄的SOI層上外延生長(zhǎng)結(jié)晶的壓縮應(yīng)變硅鍺(cSiGe)層； 執(zhí)行熱處理，以將鍺從所述cSiGe層驅(qū)入所述減薄的SOI層中； 掩蔽所述cSiGe層的第一區(qū)域，以暴露所述cSiGe層的第二區(qū)域； 對(duì)所述cSiGe層的暴露的第二區(qū)域執(zhí)行注入處理，以使其底部非晶化并將所述第二區(qū)域中的所述cSiGe層轉(zhuǎn)變?yōu)槌谠iGe(rSiGe)層； 執(zhí)行退火處理，以使所述rSiGe層再結(jié)晶； 在所述rSiGe層上外延生長(zhǎng)拉伸應(yīng)變娃層；以及 在所述拉伸應(yīng)變硅層中和所述cSiGe層的所述第一區(qū)域中圖案化鰭結(jié)構(gòu)。8.根據(jù)權(quán)利要求7所述的方法，其中，在所述SOI層上外延生長(zhǎng)所述結(jié)晶的cSiGe層之前，所述SOI層被減薄為約10納米(nm)或更小的厚度。9.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括去除由所述熱處理導(dǎo)致的所述cSiGe層上的氧化物層。10.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括執(zhí)行所述注入處理，以使得被轉(zhuǎn)變?yōu)樗鰎SiGe層的所述cSiGe層的頂部保持在結(jié)晶狀態(tài)。11.根據(jù)權(quán)利要求10所述的方法，其中，所述注入處理包括選自硅和鍺的摻雜劑材料。12.根據(jù)權(quán)利要求10所述的方法，其中，所述注入處理在約10-30KeV范圍內(nèi)的注入能量下，以約IxlO14原子/cm2的注入劑量使用硅作為注入物類(lèi)。13.根據(jù)權(quán)利要求10所述的方法，進(jìn)一步包括在所述rSiGe層上外延生長(zhǎng)所述拉伸應(yīng)變硅層之前，對(duì)所述再結(jié)晶的rSiGe層進(jìn)行開(kāi)槽。14.根據(jù)權(quán)利要求10所述的方法，其中，所述再結(jié)晶的rSiGe層凹陷約10納米(nm)或更小的厚度。15.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括在圖案化的鰭結(jié)構(gòu)之上形成虛柵極疊層結(jié)構(gòu)，所述虛柵極疊層結(jié)構(gòu)包括非晶或多晶硅柵極層中的一者以及虛柵極氧化物層。16.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包括去除所述虛柵極疊層結(jié)構(gòu)的與由所述拉伸應(yīng)變硅層形成的所述圖案化鰭結(jié)構(gòu)的位置對(duì)應(yīng)的部分。17.根據(jù)權(quán)利要求16所述的方法，進(jìn)一步包括去除所述rSiGe層的位于由所述拉伸應(yīng)變硅層形成的所述圖案化鰭結(jié)構(gòu)下方的部分。18.根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括去除剩余的虛柵極疊層結(jié)構(gòu)，并且形成高k層和柵極疊層。19.一種f inFET晶體管器件，包括: 襯底； 在所述襯底之上形成的第一多個(gè)鰭結(jié)構(gòu)，所述第一多個(gè)鰭結(jié)構(gòu)包括壓縮應(yīng)變硅鍺SiGe材料;以及 在所述襯底之上形成的第二多個(gè)鰭結(jié)構(gòu)，所述第二多個(gè)鰭結(jié)構(gòu)包括拉伸應(yīng)變硅材料。20.根據(jù)權(quán)利要求19所述的器件，其中，所述第二多個(gè)鰭結(jié)構(gòu)包括具有全環(huán)柵極結(jié)構(gòu)的NFET器件，以使得NFET柵極環(huán)繞所述第二多個(gè)鰭結(jié)構(gòu)的頂面、底面和側(cè)面，并且所述第一多個(gè)鰭結(jié)構(gòu)包括具有三柵極結(jié)構(gòu)的PFET器件，以使得PFET柵極環(huán)繞所述第一多個(gè)鰭結(jié)構(gòu)的頂面和側(cè)面。
【文檔編號(hào)】H01L21/265GK105826203SQ201610059028
【公開(kāi)日】2016年8月3日
【申請(qǐng)日】2016年1月28日
【發(fā)明人】B·B·多里斯, 何虹, 王俊利, N·J·盧貝
【申請(qǐng)人】國(guó)際商業(yè)機(jī)器公司, 意法半導(dǎo)體公司