專利名稱：導(dǎo)線架中具有金屬焊墊的匯流條的交錯(cuò)偏移堆疊封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片交錯(cuò)偏移堆疊封裝結(jié)構(gòu)，特別是有關(guān)于一種在 導(dǎo)線架上配置有匯流條且匯流條上配置有金屬焊墊的多芯片交錯(cuò)偏移堆 疊封裝結(jié)構(gòu)。
背景技術(shù)：
近年來，半導(dǎo)體的后段制備方法都在進(jìn)行三度空間(Three Dimension; 3D)的封裝，以期利用最少的面積來達(dá)到相對(duì)大的半導(dǎo)體集成度 (Integrated)或是內(nèi)存的容量等。為了能達(dá)到此一目的，現(xiàn)階段已發(fā)展 出使用芯片堆疊(chip stacked)的方式來達(dá)成三度空間(Three Dimension; 3D)的封裝。
在現(xiàn)有技術(shù)中，芯片的堆疊方式是將多個(gè)芯片相互堆疊于一基板上， 然后使用打線的制備方法(wire bonding process)來將多個(gè)芯片與基板 連接。圖1A是現(xiàn)有的具有相同或是相近芯片尺寸的堆疊型芯片封裝結(jié)構(gòu) 的剖面示意圖。如圖1A所示，現(xiàn)有的堆疊型芯片封裝結(jié)構(gòu)包括一電路基 板(package substrate) 110、芯片120a、芯片120b、 一間隔物(spacer) 130、多條導(dǎo)線140與一封裝膠體(encapsulant) 150。電路基板110上 具有多個(gè)焊墊112，且芯片120a與120b上亦分別具有多個(gè)焊墊122a與 122b，其中焊墊122a與122b是以周圍型態(tài)(peripheral type)排列于芯 片120a與120b上。芯片120a是配置于電路基板110上，且芯片120b經(jīng) 由間隔物130而配置于芯片120a的上方。導(dǎo)線140的兩端是經(jīng)由打線制 備方法而分別連接于焊墊112與122a，以使芯片120a電性連接于電路基 板110。而其它部分導(dǎo)線140的兩端亦經(jīng)由打線制備方法而分別連接于焊 墊112與122b，以使芯片120b電性連接于電路基板110。至于封裝膠體 150則配置于電路基板110上，并包覆這些導(dǎo)線140、芯片120a與120b。
由于焊墊122a與122b是以周圍型態(tài)排列于芯片120a與120b上，因 此芯片120a無法直接承載芯片120b，是以現(xiàn)有技術(shù)必須在芯片120a與 120b之間配置間隔物130，使得芯片120a與120b之間相距一適當(dāng)?shù)木嚯x， 以利后續(xù)的打線制備方法的進(jìn)行。然而，伺隔物130的使用卻容易造成現(xiàn) 有堆疊型芯片封裝結(jié)構(gòu)100的厚度無法進(jìn)一步地縮減。
另外，現(xiàn)有技術(shù)提出另一種具有不同芯片尺寸的堆疊型芯片封裝結(jié) 構(gòu)，其剖面示意圖如圖1B所示。請參考圖1B，現(xiàn)有的堆疊型芯片封裝結(jié) 構(gòu)IO包括一電路基板(package substrate) 110、芯片120c、芯片120d、 多條導(dǎo)線140與一封裝膠體150。電路基板IIO上具有多個(gè)焊墊112。芯 片120c的尺寸是大于芯片120d的尺寸，且芯片120c與120d上亦分別具 有多個(gè)焊墊122c與122d，其中焊墊122c與122d是以周圍型態(tài) (peripheral type)排列于芯片120c與120d上。芯片120c是配置于電路 基板110上，且芯片120d配置于芯片120c的上方。部分導(dǎo)線140的兩端 是經(jīng)由打線制備方法(wire bonding process)而分別連接于焊墊112與 122c，以使芯片120c電性連接于電路基板110。而其它部分導(dǎo)線140的兩 端亦經(jīng)由打線制備方法而分別連接于焊墊112與122d，以使芯片120d電 性連接于電路基板IIO。至于封裝膠體150則配置于電路基板110上，并 包覆這些導(dǎo)線140、芯片120c與120d。
由于芯片120d小于芯片120c，因此當(dāng)芯片120d配置于芯片120c上 時(shí)，芯片120d不會(huì)覆蓋住芯片120c的焊墊122c。但是當(dāng)現(xiàn)有技術(shù)將多個(gè) 不同尺寸大小的芯片以上述的方式堆疊出堆疊型芯片封裝結(jié)構(gòu)10時(shí)，由 于越上層的芯片尺寸必須越小，所以堆疊型芯片封裝結(jié)構(gòu)10有芯片的堆
疊數(shù)量的限制。
在上述兩種堆疊方式中，圖1A使用間隔物130的方式，容易造成堆 疊型芯片封裝結(jié)構(gòu)100的厚度無法進(jìn)一步地縮減的缺點(diǎn)；而圖1B，由于越 上層的芯片尺寸必須越小，如此會(huì)產(chǎn)生芯片在設(shè)計(jì)或使用時(shí)會(huì)受到限制的
問題。美國專利第6252305號(hào)、美國專利第6359340號(hào)及美國專利第 6461897號(hào)則提供另一種多芯片堆疊封裝的結(jié)構(gòu)，如圖1C所示，此堆疊結(jié) 構(gòu)可以使用尺寸相同的芯片，且不需要使用間隔物130來形成連接。然而， 這些芯片在堆疊的過程中，為了要形成交互堆疊而必須至少使用2種以上 的焊墊配置，例如某第一芯片上的焊墊是配置在第一芯片一_側(cè)邊上，而另 一個(gè)第二芯片上的焊墊則是配置在兩相鄰的側(cè)邊上；除此之外，此結(jié)構(gòu)還 必須在兩個(gè)方向上進(jìn)行金屬導(dǎo)線的打線連接(wire bonding)。因此，在 圖1C的結(jié)構(gòu)中，除了有可能會(huì)增加打線制備方法的時(shí)間外，在進(jìn)行封膠 的過程中，有可能會(huì)造成模流的不均勻而造成缺陷，并且還可能造成某一 方向的金屬導(dǎo)線受到橫向的模流沖擊力量，造成金屬導(dǎo)線接觸而產(chǎn)生芯片 失效的問題。
另外，美國專利第US6900528號(hào)、美國公開號(hào)US20030137042A1、 US20050029645A1及US20060267173A1則提供另一種多芯片堆疊封裝的結(jié) 構(gòu)，如圖1D所示。圖1D是揭露一種交互堆疊的封裝結(jié)構(gòu)，很明顯地，其 利用芯片間的高度來取代間隔物，使得封裝的密度可以增加，但此種封裝 結(jié)構(gòu)卻仍然存在制備方法上的麻煩，就是必須先完成兩個(gè)芯片的連接后， 進(jìn)行第一次的金屬導(dǎo)線連接后，才能進(jìn)行另外兩個(gè)芯片的連接后，再進(jìn)行 第二次的金屬導(dǎo)線連，故當(dāng)芯片數(shù)量愈多時(shí)，制備方法就相對(duì)復(fù)雜與困難。

發(fā)明內(nèi)容
有鑒于發(fā)明背景中所述的芯片堆疊方式的缺點(diǎn)及問題，本發(fā)明目的是 提供一種使用多芯片交錯(cuò)偏移堆疊的方式，來將多個(gè)尺寸相近似的芯片交
錯(cuò)偏移堆疊成一種三度空間的封裝結(jié)構(gòu)。
本發(fā)明的主要目的是提供一種在導(dǎo)線架中配置有金屬焊墊的匯流條 來進(jìn)行多芯片交錯(cuò)偏移堆疊封裝，使其具有較高的封裝積集度以及較薄的 厚度。
本發(fā)明的另一主要目的在提供一種在導(dǎo)線架中配置金屬焊墊的匯流 條的結(jié)構(gòu)來進(jìn)行多芯片交錯(cuò)偏移堆疊封裝，使其在封膠過程中，具有較平 衡的模流效應(yīng)。
本發(fā)明還有一主要目的是提供一種多芯片交錯(cuò)偏移堆疊的封裝結(jié)構(gòu) 中配置一具有金屬焊墊的匯流條，使其具有較佳的電路設(shè)計(jì)彈性及較佳的 可靠度。
本發(fā)明的再一主要目的是提供一種多芯片交錯(cuò)偏移堆疊的封裝結(jié)構(gòu)， 其可通過一重配置層將芯片上的焊接點(diǎn)重新配置于芯片的一側(cè)邊上，使其 可以簡化封裝的制備方法。
本發(fā)明的再一主要目的是提供一種多芯片交錯(cuò)偏移堆疊的封裝結(jié)構(gòu)， 其可將多個(gè)芯片完成交錯(cuò)偏移堆疊并與基板連接后，再進(jìn)行一次的打線制 備方法，就可完成電性連接，故也可以進(jìn)一步簡化封裝的制備方法。
據(jù)此，本發(fā)明提供一種于導(dǎo)線架配置有金屬焊墊的匯流條的多芯片偏 移堆疊封裝結(jié)構(gòu)，包含 一個(gè)由多個(gè)相對(duì)排列的內(nèi)引腳群、多個(gè)外引腳群 以及一芯片承座所組成的導(dǎo)線架，其中芯片承座是配置于多個(gè)相對(duì)排列的 內(nèi)引腳群之間，且與多個(gè)相對(duì)排列的內(nèi)引腳群形成一高度差； 一多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于芯片承座之上，多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)由多 個(gè)第一芯片及多個(gè)第二芯片交互交錯(cuò)并以一偏移量堆疊而成且每一第一 芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè)焊墊及每一第二芯片的 主動(dòng)面上的相對(duì)于第一芯片的多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴 露多個(gè)焊墊，其中多芯片交錯(cuò)偏移難疊結(jié)構(gòu)的多個(gè)第一芯片及多個(gè)第二芯 片通過多條金屬導(dǎo)線與多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接； 一封裝體包
覆多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及導(dǎo)線架，多個(gè)外引腳是伸出于封裝體外及導(dǎo) 線架；其中導(dǎo)線架中包括至少一匯流條，是配置于多個(gè)相對(duì)排列的內(nèi)引腳 群與芯片承座之間且匯流條上還被覆一絕緣層，而絕緣層上選擇性地形成 多個(gè)金屬焊墊。
本發(fā)明接著再提供一種于導(dǎo)線架配置有金屬焊墊的匯流條的多芯片 偏移堆疊封裝結(jié)構(gòu)，包含由多個(gè)外引腳群、多個(gè)相對(duì)排列的內(nèi)引腳群以 及一芯片承座所組成的導(dǎo)線架，其中芯片承座是配置于多個(gè)相對(duì)排列的內(nèi) 引腳群之間，且與多個(gè)相對(duì)排列的內(nèi)引腳群形成一高度差； 一多芯片交錯(cuò) 偏移堆疊結(jié)構(gòu)是固接于芯片承座之上，多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)由多個(gè)第 一芯片及多個(gè)第二芯片交互交錯(cuò)并以一偏移量堆疊而成且每一第一芯片 的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè)焊墊及每一第二芯片的主動(dòng) 面上的相對(duì)于第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露 多個(gè)焊墊，其中多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的多個(gè)第一芯片及多個(gè)第二芯片
通過多條金屬導(dǎo)線與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；及一封裝 體，包覆多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及導(dǎo)線架，多個(gè)外引腳伸出于封裝體外; 其中導(dǎo)線架中包括至少一匯流條，是配置于多個(gè)相對(duì)排列的內(nèi)引腳與芯片 承座之間且與等內(nèi)引腳形成一共平面，且匯流條上更被覆一絕緣層，該絕 緣層上選擇性地形成多個(gè)金屬焊墊。
本發(fā)明進(jìn)一步提供一種具有金屬焊墊的匯流條的導(dǎo)線架結(jié)構(gòu)，包含多 個(gè)相對(duì)排列的內(nèi)引腳以及一個(gè)配置于內(nèi)引腳之間并且內(nèi)引腳形成一高度 差的芯片承座以及至少一匯流條是配置于多個(gè)相對(duì)排列的內(nèi)引腳與芯片 承座之間且匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬 焊墊。


圖1A、圖1B、圖1C以及圖1D為現(xiàn)有技術(shù)的示意圖;
圖2A、圖2C為本發(fā)明的芯片結(jié)構(gòu)的上視圖； 圖2B、圖2D為本發(fā)明的芯片結(jié)構(gòu)的剖視圖； 圖2E為本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的剖視圖3A、圖3B以及圖3C是本發(fā)明的重配置層制造過程的示意圖； 圖4A、圖4B是本發(fā)明的重配置層中的焊線接合區(qū)的剖視圖； 圖5是本發(fā)明的具有重配置層的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的剖視圖； 圖6是本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的另一實(shí)施例的剖視圖； 圖7A、圖7B、圖7C以及圖7D是本發(fā)明的具有重配置層的多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)的剖視圖8是本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)封裝的剖視圖9是本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)封裝的另一實(shí)施例的剖視
圖10是本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)封裝的另一實(shí)施例的剖視
圖11是本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)封裝的另一實(shí)施例的剖視 圖；及
圖12是本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)封裝的另一實(shí)施例的剖視圖。
主要組件符號(hào)說明
10、 100、 400:堆疊型芯片封裝結(jié)構(gòu) 110、 410:電路基板 112、 122a、 122b、 122c、 122d:焊墊 120a、 120b、 120c、 120d:芯片 130:間隔物
140、 242、 420、 420a、 420b:導(dǎo)線
150、 430:封裝膠體
200:芯片 210:芯片主動(dòng)面 220:芯片背面 230:粘著層 240:焊墊 250:焊線接合區(qū) 260:焊線區(qū)邊緣 30:多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)
310:芯片本體
312a:第一焊墊
312b:第二焊墊 320:焊線接合區(qū) 330:第一保護(hù)層
332:第一開口 340:重配置線路層 344:第三焊墊
350:第二保護(hù)層
352:第二開口
300:芯片結(jié)構(gòu) 400:重配置層
50:多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)
500 (a，b，c，d):芯片結(jié)構(gòu)
600:導(dǎo)線架 610:內(nèi)引腳群
6101 6105:內(nèi)引腳
6102 6106:內(nèi)引腳 620:芯片承座 630:匯流條 632:絕緣層 634:金屬焊墊
630n(n=l，2，3，....)金屬焊墊
6301 63010:金屬焊墊
640n (n＝a，b，c，....)金屬導(dǎo)線
具體實(shí)施例方式
本發(fā)明在此所探討的方向?yàn)橐环N使用芯片交錯(cuò)偏移堆疊的方式，來將 多個(gè)尺寸相近或相異的芯片堆疊成一種三度空間的封裝結(jié)構(gòu)。為了能徹底 地了解本發(fā)明，將在下列的描述中提出詳盡的步驟及其組成。顯然，本發(fā) 明的施行并未限定芯片堆疊的方式的技藝者所熟習(xí)的特殊細(xì)節(jié)。另一方 面，眾所周知的芯片形成方式以及芯片薄化等后段制備方法的詳細(xì)步驟并 未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。然而，對(duì)于本發(fā)明的 較佳實(shí)施例，則會(huì)詳細(xì)描述如下，然而除了這些詳細(xì)描述之外，本發(fā)明還 可以廣泛地施行在其它的實(shí)施例中，且本發(fā)明的范圍不受限定，其以之后 的專利范圍為準(zhǔn)。
在現(xiàn)代的半導(dǎo)體封裝制備方法中，均是將一個(gè)已經(jīng)完成前段制備方法 (Front End Process)的晶圓(wafer)先進(jìn)行薄化處理(Thinning Process)，例如將芯片的厚度研磨至2 20 mil之間；然后，再涂布 (coating)或網(wǎng)印(printing) —層高分子(polymer)材料于芯片的背 面，此高分子材料可以是一種樹脂(resin)，特別是一種B-Stage樹脂。 再經(jīng)由一個(gè)烘烤或是照光制備方法，使得高分子材料呈現(xiàn)一種具有粘稠度 的半固化膠；再接著，將一個(gè)可以移除的膠帶(tape)貼附于半固化狀的
高分子材料上；然后，進(jìn)行晶圓的切割(sawing process)以形成一顆顆 的芯片(die);最后，就可將一顆顆的芯片與基板連接并且將芯片形成 堆疊芯片結(jié)構(gòu)。
圖2A及圖2B所示，是一完成前述制備方法的芯片200的平面示意圖 及剖面示意圖。如圖2A所示，芯片200具有一主動(dòng)面210及一相對(duì)主動(dòng) 面的背面220 (如圖2B所示)，且芯片背面220上已形成一粘著層230 (如 圖2B所示)；在此要強(qiáng)調(diào)，本發(fā)明的粘著層230并未限定為前述的半固化 膠，只要是能與導(dǎo)線架或是芯片形成接合的粘著材料，均為本發(fā)明的實(shí)施 態(tài)樣，例如膠膜(die attached film)。其次，在本發(fā)明的實(shí)施例中， 多個(gè)焊墊240配置于芯片200的主動(dòng)面210的一側(cè)邊上。再者，參考圖2C 及圖2D所示，與芯片200相異之處，另一芯片20的主動(dòng)面210上的多個(gè) 焊墊240配置在另一側(cè)邊上，即芯片20與芯片200上的各自多個(gè)焊墊240 是配置在相對(duì)的一側(cè)邊上。其次，每一芯片上定義一邊緣線260作為焊線 接合區(qū)250的對(duì)準(zhǔn)線，要強(qiáng)調(diào)的是，邊緣線260實(shí)際上是不存在芯片200 上，其僅作為一參考線。
利用上述的芯片20與200可以形成一種多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)。 圖2E所示為一種多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的剖面示意圖，多芯片交錯(cuò)偏 移堆疊的結(jié)構(gòu)30是根據(jù)堆疊的芯片數(shù)量決定每一芯片交互交錯(cuò)偏移堆疊 的重迭面積，例如，最下層的兩芯片20a及200a以粘著層230來接合時(shí)， 芯片200a交互覆蓋芯片20a大于一半以上的面積，而芯片20b交互覆蓋 芯片200a的面積則大于芯片200a覆蓋芯片20a的面積，且愈上層的芯片 交互覆蓋下層芯片的面積愈大。同時(shí)，每一芯片以焊線接合區(qū)的邊緣線260 為對(duì)準(zhǔn)線來形成，因此可以形成類似階梯狀的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)， 使得配置在芯片上的焊墊均未被上層的芯片所覆蓋或遮蔽。以一具體實(shí)施 例來說明，芯片20a、 20b、 20c及20d或芯片200a、 200b、 200c及200d 的尺寸約為10mmX13ramX754m，每一粘著層230的厚度約為60iim，則承
載多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的基板厚度約為200pm至250pm。根據(jù)上述， 多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)30完成堆疊后的最大堆疊展開寬度 (overhang):以6層芯片為例約為l腿；以8層芯片為例則會(huì)小于1. 5mm。 再次要強(qiáng)調(diào)的是，對(duì)于上述形成多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)的芯片的數(shù)量 及其尺寸大小，本發(fā)明并未加以限制，只要能符合上述說明的可形成多芯 片交錯(cuò)偏移堆疊的結(jié)構(gòu)，均為本發(fā)明的實(shí)施態(tài)樣，例如2層芯片的交錯(cuò)偏 移堆疊結(jié)構(gòu)或是4層芯片的交錯(cuò)偏移堆疊結(jié)構(gòu)。
接下來要說明本發(fā)明的芯片焊墊設(shè)計(jì)的另一實(shí)施例，是使用一個(gè)具有 重配置線路層的芯片結(jié)構(gòu)來將芯片焊墊的位置改變，如圖3A所示。首先 提供一芯片本體310，并且在鄰近芯片本體310的單一側(cè)邊規(guī)劃出焊線接 合區(qū)320。芯片本體310的主動(dòng)表面上的焊墊區(qū)分為第一焊墊312a以及第 二焊墊312b，其中第一焊墊312a位于焊線接合區(qū)320內(nèi)，第二焊墊312b 則位于焊線接合區(qū)320外。
接著參考圖3B，于芯片本體310的主動(dòng)表面上形成第一保護(hù)層330， 其中第一保護(hù)層330具有多個(gè)第一開口 332，以暴露出第一焊墊312a與第 二焊墊312b。然后在第一保護(hù)層330上形成重配置線路層340，其包括多 條導(dǎo)線342與多個(gè)第三焊墊344。在此實(shí)施例中，第三焊墊344位于焊線 接合區(qū)320內(nèi)，導(dǎo)線342可以從第二焊墊312b電性連接延伸至第三焊墊 344，或是從第二焊墊312b電性連接至第一焊墊312a。其次，第三焊墊 344與第一焊墊312a排列成兩列，并且沿著芯片本體310的單一側(cè)邊排列， 但是第三焊墊344與第一焊墊312a亦可以單列、多列或是其它的方式排 列于焊線接合區(qū)320內(nèi)。此外，重配置線路層340的材料，可以為金、銅、 鎳、鈦化鉤、鈦或其它的導(dǎo)電材料。
參考圖3C，在形成重配置線路層340后，將第二保護(hù)層350覆蓋于重 配置線路層340上以形成芯片300的結(jié)構(gòu)，其中第二保護(hù)層350具有多個(gè) 第二開口 352，以暴露出第一焊墊312a與第三焊墊344。要強(qiáng)調(diào)的是，第
一焊墊312a與第二焊墊312b可以周圍型態(tài)排列于芯片本體310的主動(dòng)表 面上，然而第一焊墊312a與第二焊墊312b亦可以經(jīng)由面數(shù)組型態(tài)(area array type)或其它的型態(tài)排列于芯片本體310上。
參考圖4A與圖4B，是為圖3C中分別沿剖面線A-A，與B-B，所繪示 的剖面示意圖。芯片300主要包括芯片本體310以及重配置層400，其中 重配置層400包含第一保護(hù)層330、重配置線路層340與第二保護(hù)層350。 第一保護(hù)層330具有多個(gè)第一開口 332，以暴露出這些第一焊墊312a與第 二焊墊312b。重配置線路層340配置于第一保護(hù)層330上，第二保護(hù)層 350覆蓋于重配置線路層340上，其中第二保護(hù)層350具有多個(gè)第二開口 352，以暴露出這些第一焊墊312a與重配置線路層340的第三焊墊344。 很明顯地，第一焊墊312a與第三焊墊344位于焊線接合區(qū)內(nèi)，因此第二 保護(hù)層350上的焊線接合區(qū)以外的區(qū)域提供一個(gè)承載的平臺(tái)，以承載另一 個(gè)芯片結(jié)構(gòu)，因此，可以形成一種多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)。根據(jù)上述， 多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)可以包含具有重配置線路層或直接設(shè)置單側(cè) 焊墊的芯片，亦可僅包含具有重配置線路層的芯片或僅具有直接設(shè)置單側(cè) 焊墊的芯片所形成的多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)，例如參照同一申請人的 美國專利US7170160中的圖2至圖4所示，于此不再贅述。
請參考圖5所示，是本發(fā)明的一種多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)50。多 芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50是由多個(gè)芯片500堆疊而成，例如由4個(gè)芯片 交錯(cuò)偏移堆疊，其中每一芯片上具有重配置層400，故可將芯片上的焊墊 312配置于芯片的焊線接合區(qū)之上，而形成多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50。 由于多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50的堆疊方式與上述多芯片交錯(cuò)偏移堆疊 結(jié)構(gòu)30相同，在此不再贅述。此外，形成多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50的 多個(gè)芯片500之間是以一高分子材料所形成的粘著層230來連接。
本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)除了上述的結(jié)構(gòu)外，即多芯片交錯(cuò) 偏移堆疊結(jié)構(gòu)30及50，也可將芯片20與具有重配置層400的芯片500 交互堆疊以形成另一種多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)70，如圖6所示，其由6
個(gè)芯片交錯(cuò)偏移堆疊而成。由于形成多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)70的堆疊 方式與形成多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)30及50的堆疊方式相同，在此不再 贅述。然而要強(qiáng)調(diào)的是，本實(shí)施例并未限定芯片20與芯片500哪一層在 上層哪一層在下層，本發(fā)明并未加以限制，其只要是以芯片20或芯片200 與芯片500來形成本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，均為本發(fā)明的實(shí)施 態(tài)樣。同時(shí)，也要再次要強(qiáng)調(diào)，對(duì)于上述形成多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu) 的芯片的數(shù)量，本發(fā)明并未加以限制，例如圖2E所示，其由8個(gè)芯片交 錯(cuò)偏移堆疊而成；圖5所示，其由4個(gè)芯片交錯(cuò)偏移堆疊而成；圖6所示， 其由6個(gè)芯片交錯(cuò)偏移堆疊而成；當(dāng)然也能有其它的組成方式，故只要能 符合上述說明的可形成多芯片交錯(cuò)偏移堆疊的結(jié)構(gòu)，均為本發(fā)明的實(shí)施態(tài) 樣。
接著，本發(fā)明依據(jù)上述的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)30、 50及70還提 出一種堆疊式芯片封裝結(jié)構(gòu)，并且詳細(xì)說明如下。同時(shí)，在如下的說明過 程中，將以多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50為實(shí)施例，然而要強(qiáng)調(diào)的是，多 芯片交錯(cuò)偏移堆疊結(jié)構(gòu)30及70亦適用本實(shí)施例所揭露的內(nèi)容。
接著，將說明本發(fā)明的多芯片交錯(cuò)偏移堆疊式封裝結(jié)構(gòu)的平面示意 圖。如圖7A所示，多芯片交錯(cuò)偏移堆疊封裝結(jié)構(gòu)是包括導(dǎo)線架600及多 芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50。導(dǎo)線架600包含多個(gè)成相對(duì)排列的內(nèi)引腳群 610、多個(gè)外引腳群(未標(biāo)示于圖上)以及一芯片承座620，其中芯片承座 620是配置于多個(gè)相對(duì)排列的內(nèi)引腳群610之間。多個(gè)相對(duì)排列的內(nèi)引腳 群610與芯片承座620之間可以形成一高度差或是形成一共平面。在本實(shí) 施例中，多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50是配置在芯片承座620之上，并且 經(jīng)由金屬導(dǎo)線640將多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50與導(dǎo)線架600的內(nèi)引腳 群610連接。
繼續(xù)參考圖7A，多芯片交錯(cuò)偏移堆疊封裝結(jié)構(gòu)的導(dǎo)線架600中，更進(jìn)
一步包括至少一匯流條630 (busbar)配置于芯片承座620與多個(gè)相對(duì)排 列的內(nèi)引腳群610之間，其中匯流條630可以采用至少一條狀配置，而每 一條狀配置的匯流條630上更配置一絕緣層632并且在絕緣層632上再配 置至少一個(gè)金屬焊墊634n(n為整數(shù)，n二l， 2， 3, 4….)所形成，如圖7A及 圖7B所示。而在另一實(shí)施例中，匯流條630亦可采用環(huán)狀配置并且每一 環(huán)狀配置的匯流條630上也是先配置一絕緣層632并且于絕緣層632上再 配置至少一個(gè)金屬焊墊634n (n=l， 2， 3, 4….)來形成，如圖7C及圖7D所示。 此外，如前所述，芯片的焊線接合區(qū)里的焊墊可以是單列排列或多列排列， 本發(fā)明并未限制。根據(jù)上述，匯流條630包含多個(gè)彼此獨(dú)立的金屬焊墊 634n(n二l，2，3,4….)，使得導(dǎo)線架600增加了許多金屬焊墊 634n(n=l, 2， 3， 4….)以作為電源接點(diǎn)、接地接點(diǎn)或信號(hào)接點(diǎn)的電性連接， 故可以提供電路設(shè)計(jì)上更多的彈性及應(yīng)用。
此外，就上述的絕緣層632而言，其可利用涂布(coating)或是網(wǎng) 印(printing) —高分子材料來形成，例如聚亞酰胺(polyimide， PI)， 或是也可以利用粘貼(attaching)的方式來形成，例如使用膠帶(die attached film)。而金屬焊墊634 n(n=l， 2， 3， 4"'.)則可利用電鍍 (plating)制備方法或是蝕刻(etching)制備方法，將一金屬層形成在 絕緣層632的上。在此要強(qiáng)調(diào)，本發(fā)明的絕緣層632可以是配置在整個(gè)匯 流條630之上，當(dāng)然也可以以多段方式形成在匯流條630的上，本發(fā)明也 未加以限制。更進(jìn)一步說，本發(fā)明亦可以在金屬焊墊634 n(n二l， 2， 3， 4….) 上再形成另一絕緣層632，并且再于此絕緣層632上再一次的形成金屬焊 墊634，如此可使得匯流條630上再多了許多的金屬焊墊。
接著說明本發(fā)明使用匯流條630來達(dá)成金屬導(dǎo)線跳線連接的過程，請 再參考圖7A，本實(shí)施例以多個(gè)金屬焊墊634n (n二l， 2, 3，....)作為轉(zhuǎn)接點(diǎn) (transfer pad)，用來達(dá)到將芯片500a 芯片500d上的焊墊a (a') 至焊墊d (d，)與內(nèi)引腳6101 (6102)至內(nèi)引腳6107 (6108)跳線連接，
且不會(huì)產(chǎn)生金屬導(dǎo)線相互跨越的情形。例如，以一金屬導(dǎo)線640將多芯片 交錯(cuò)偏移堆疊結(jié)構(gòu)50上的焊墊a先連接到匯流條630的金屬焊墊6341， 然后再以另一條金屬導(dǎo)線640將金屬焊墊6341與內(nèi)引腳6103連接。接著， 再用金屬導(dǎo)線640將焊墊b直接連接到內(nèi)引腳6101。同理，以金屬導(dǎo)線 640電性連接焊墊c到金屬焊墊6343后，再由另一金屬導(dǎo)線640將金屬焊 墊6343與內(nèi)引腳6107電性連接；然后，再用金屬導(dǎo)線640將焊墊d直接 連接到內(nèi)引腳6105。因此，當(dāng)焊墊b與焊墊d與內(nèi)引腳6101內(nèi)引腳6105 完成連接時(shí)，即可避免跨越連接焊墊a與內(nèi)引腳6103以及焊墊c與內(nèi)引 腳6107的金屬導(dǎo)線640的情形。而在另一側(cè)邊的焊墊a'至焊墊d'與內(nèi) 引腳6102至內(nèi)引腳6108的跳線連接過程，也是使用形成匯流條630的金 屬焊墊6342至金屬焊墊6344作為轉(zhuǎn)接點(diǎn)來形成連接，而此連接過程與前 述相同，因此在完成焊墊a'至焊墊d'與內(nèi)引腳6102至內(nèi)引腳6108的 連接后，也不會(huì)產(chǎn)生金屬導(dǎo)線640相互跨越的情形。
而在另一實(shí)施例中，當(dāng)多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50上有多個(gè)焊墊必 須要進(jìn)行跳線連接時(shí)，可使用多條匯流條630的結(jié)構(gòu)來達(dá)成，如圖7B所 示。圖7B也是顯示一個(gè)將多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)上的焊墊與內(nèi)引腳連 接的示意圖。很明顯地，本實(shí)施例可以利用形成匯流條630的多個(gè)金屬焊 墊634n (11二1，2，3,....)作為轉(zhuǎn)接點(diǎn)來達(dá)到將焊墊(a/a， f/f，)與內(nèi) 引腳610的跳線連接，而不會(huì)產(chǎn)生金屬導(dǎo)線640相互交錯(cuò)跨越的情形。例 如，先以一條金屬導(dǎo)線640將多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50上的焊墊a或 a'先連接到金屬焊墊6301或6302，而此金屬焊墊6341或6342則可作為 一接地連接點(diǎn)或一電源接點(diǎn)；然后，再以一條金屬導(dǎo)線640將多芯片交錯(cuò) 偏移堆疊結(jié)構(gòu)50上的焊墊b或b，先連接到金屬焊墊6347或6348上，接 著，再以另一條金屬導(dǎo)線640將金屬焊墊6347或6348與內(nèi)引腳6103或 6104連接。再接著，以金屬導(dǎo)線640直接將焊墊c (c')連接至內(nèi)引腳 6101或6102。因此，當(dāng)焊墊c或c'及內(nèi)引腳6101或6102的金屬導(dǎo)線
640進(jìn)行連接時(shí)，即可避免連接焊墊c或c，及內(nèi)引腳6101或6102的金 屬導(dǎo)線640跨越連接焊墊b或b'與內(nèi)引腳6103 (6104)的金屬導(dǎo)線640。 然后，進(jìn)行將焊墊d或d'與內(nèi)引腳6107或6108的跳線連接，先以一條 金屬導(dǎo)線640將多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50上的焊墊d或d'先連接到金 屬焊墊6303或6304上，然后再以另一條金屬導(dǎo)線640將金屬焊墊6303 或6304與金屬焊墊6309或63010連接，最后，再以另一條金屬導(dǎo)線640 將金屬焊墊6309或63010與內(nèi)引腳6107或6108連接。然后，以金屬導(dǎo) 線640來將焊墊e或e'與金屬焊墊6345或6346連接；再接著，以另一 條金屬導(dǎo)線640將金屬焊墊6345或6346連接至內(nèi)引腳6109或61010。再 接著，以金屬導(dǎo)線640來將焊墊f或f，直接連接到內(nèi)引腳6305或6306 上。
很明顯地，在上述的金屬導(dǎo)線的連接過去中，當(dāng)焊墊c或c'及內(nèi)引 腳6101或6102的金屬導(dǎo)線640直接進(jìn)行連接時(shí)，即可避免連接焊墊c或 c，及內(nèi)引腳6101或6102的金屬導(dǎo)線640直接跨越另一條連接焊墊b或 b'與內(nèi)引腳6103或6104的金屬導(dǎo)線640;同樣地，當(dāng)焊墊f或f'及內(nèi) 引腳6105或6106的金屬導(dǎo)線640直接連接的過程中，即可避免連接焊墊 f或f ，及內(nèi)引腳6105或6106的金屬導(dǎo)線640直接跨越另一條連接焊墊d 或d，與內(nèi)引腳6107或6108的金屬導(dǎo)線640。此外，圖7C與圖7D為本 發(fā)明的另一實(shí)施例的金屬焊墊634 n (n=l， 2， 3，....)的各種型態(tài)的設(shè)計(jì)， 在本實(shí)施例中，其導(dǎo)線架600中使用多條匯流條630或是多個(gè)環(huán)狀匯流條， 因其形成n (n=l， 2, 3,....)與完成封裝的過程與圖7A與圖7B類似，于此 不再贅述。
因此，本發(fā)明通過在匯流條630上形成多個(gè)金屬焊墊634 n (n二l， 2， 3,....)所來作為導(dǎo)線架600的轉(zhuǎn)接點(diǎn)的結(jié)構(gòu)，在進(jìn)行電路連接而 必須跳線連接時(shí)，可以避免金屬導(dǎo)線的交錯(cuò)跨越，而造成不必要的短路， 故可以提高封裝芯片的可靠度。特別是將匯流條630本身作為一共同接地
點(diǎn)，例如將圖7A 圖7D中的a (a，)點(diǎn)，直接與匯流條630連接時(shí)(未 顯示于圖中)，亦是本發(fā)明的實(shí)施態(tài)樣，故可使得本發(fā)明的具有金屬焊墊 的導(dǎo)線架600在配合電路設(shè)計(jì)時(shí)，可以具有更佳彈性。
另外，要再次強(qiáng)調(diào)，本發(fā)明的多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50是固接于 導(dǎo)線架600之上，其中多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50中的多個(gè)芯片，其可 以是相同尺寸及相同功能的芯片(例如內(nèi)存芯片)，或是多個(gè)芯片中的
芯片尺寸及功能不相同(例如最上層的芯片是驅(qū)動(dòng)芯片而其它的芯片則
是內(nèi)存芯片)，于此不再贅述。
接著請參考圖8，是本發(fā)明圖7A及圖7C沿AA線段剖面的多芯片偏移 堆疊封裝結(jié)構(gòu)的剖面示意圖。導(dǎo)線架600與多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50 之間是由多條金屬導(dǎo)線640來連接，其中導(dǎo)線架600是由多個(gè)相對(duì)排列的 內(nèi)引腳群610、多個(gè)外引腳群(未標(biāo)示于圖上)以及一芯片承座620所組 成，而芯片承座620是配置于多個(gè)相對(duì)排列的內(nèi)引腳群610之間，且與多 個(gè)相對(duì)排列的內(nèi)引腳群610形成一高度差，以及一條狀或環(huán)狀匯流條630 配置于內(nèi)引腳群610與芯片承座620之間，而匯流條630上則配置有一個(gè) 或多個(gè)絕緣層632以及位于絕緣層632上的多個(gè)金屬焊墊 634n(n二l， 2， 3，……)。在本實(shí)施例中的匯流條630是與芯片承座620成一 共平面的配置。
金屬導(dǎo)線640n(n=a， b， c，…)是以打線制備方法將金屬導(dǎo)線640a的一 端連接于芯片500d的第一焊墊或第三焊墊(例如前述圖3A、圖3B及圖 3C中第一焊墊312a或第三焊墊344)，而金屬導(dǎo)線640a的另一端則連接 于芯片結(jié)構(gòu)500b的第一焊墊或第三焊墊；接著，以金屬導(dǎo)線640b將芯片 500b上的焊墊(例如b')與內(nèi)引腳(例如6102)連接，然后，再以金屬 導(dǎo)線640c將芯片500b上的焊墊(例如a，或c，)與匯流條630上的金 屬焊墊(例如6342或6344)連接。接著，再以另一條金屬導(dǎo)線640d來將 金屬焊墊6344與內(nèi)引腳6106完成連接；接著，重復(fù)上述打線過程，依序?qū)⑿酒?00b上的焊墊d' f'與內(nèi)引腳6104、6108以及61010完成電性 連接。如此一來，經(jīng)由金屬導(dǎo)線640a至640h等逐層完成連接后，便可以 將芯片500d、 500c、 500b及500a電性連接于導(dǎo)線架600，其中這些金屬 導(dǎo)線640的材質(zhì)可以使用金。再次要強(qiáng)調(diào)，由于本實(shí)施例的匯流條630上 可以選擇性地配置多個(gè)金屬焊墊634n(n=l, 2, 3，....)，故使得本發(fā)明的導(dǎo) 線架600可作為包括電源接點(diǎn)、接地接點(diǎn)或信號(hào)接點(diǎn)的電性連接。
經(jīng)由上述的說明，在本發(fā)明的實(shí)施例中，可選擇地將金屬導(dǎo)線的一端 連接于芯片的焊墊，而金屬導(dǎo)線的另一端連接至匯流條630之上或是選擇 性地連接至一個(gè)或多個(gè)金屬焊墊63化(『1，2，3，....)之上。由于匯流條 630上已配置有一個(gè)或多個(gè)金屬焊墊634n(n=l， 2， 3，....)，可以使得多芯 片堆疊結(jié)構(gòu)上的焊墊運(yùn)用更具彈性，例如，可以利用此匯流條630的結(jié)構(gòu)， 將某幾個(gè)金屬焊墊設(shè)定為接地接點(diǎn)，例如圖7A及圖7C中的金屬焊墊6341， 而某幾個(gè)金屬焊墊則設(shè)定為電源接點(diǎn)，甚至于可以將某幾個(gè)金屬焊墊也設(shè) 定為信號(hào)接點(diǎn)，例如圖7C中的金屬焊墊6343及6345。因此，這些金屬焊 墊的配置，則形成類似電性轉(zhuǎn)接點(diǎn)的功能。故當(dāng)多芯片堆疊結(jié)構(gòu)上的焊墊 需要跳線或跨線才能完成電路的連接時(shí)，就不需要橫向跨過其它的金屬導(dǎo) 線，而可經(jīng)由金屬焊墊63化(11二1，2，3，....)的轉(zhuǎn)接來完成。如此，就不會(huì) 產(chǎn)生為了跨越其它金屬導(dǎo)線而使要跨越的金屬導(dǎo)線的弧度增加，也因此不 但可以增加電路設(shè)計(jì)或是應(yīng)用上的彈性，也可以有效的提高封裝制備方法 的產(chǎn)能及可靠度。此外，因?yàn)閰R流條630與金屬焊墊634n(n二l， 2， 3，....) 之間是經(jīng)由一具有粘著性的絕緣層來隔離，因此可以進(jìn)一步將整個(gè)匯流條 630作為一個(gè)共同的接地點(diǎn)，除了可以使得整個(gè)封裝體的電位一致外，還 可以使金屬焊墊634n (n=l， 2， 3,....)有更多的應(yīng)用。
接著請參考圖9、圖10及圖11，是本發(fā)明圖7A及圖7C沿AA線段剖 面的多芯片偏移堆疊結(jié)構(gòu)的另一實(shí)施例的剖面示意圖。圖9、圖10及圖 11的導(dǎo)線架600的匯流條630的配置方式可以是圖7A的條狀配置，也可
以是圖7C中的環(huán)狀配置。同樣的，在本實(shí)施例中的匯流條630上也配置
有一個(gè)或多個(gè)絕緣層632以及位于絕緣層632上的多個(gè)金屬焊墊634。很 明顯地，圖9、圖IO及圖11與圖8的差異處在于僅在導(dǎo)線架600的結(jié)構(gòu) 不相同，例如圖9中的導(dǎo)線架600的匯流條630的高度與內(nèi)引腳610共平 面而與芯片承座620形成一高度差；圖10中的導(dǎo)線架600的匯流條630 與內(nèi)引腳610及芯片承座620間形成一高度差；而圖11中的導(dǎo)線架600 的內(nèi)引腳610與芯片承座620形成共平面而與匯流條630形成一高度差。 此外，屈9、圖10及圖11在導(dǎo)線架600與多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)50 之間使用多條金屬導(dǎo)線640的連接過程與圖8相同，在此不再贅述。
接著再，請參考圖12所示，是本發(fā)明圖7B及圖7D沿AA線段剖面的 多芯片偏移堆疊結(jié)構(gòu)的再一實(shí)施例的剖面示意圖。如圖12所示，在本實(shí) 施例中的導(dǎo)線架600是由多個(gè)相對(duì)排列的內(nèi)引腳群610、多個(gè)外引腳群(未 標(biāo)示于圖上)以及一芯片承座620所組成，而芯片承座620是配置于多個(gè) 相對(duì)排列的內(nèi)引腳群610之間，且與多個(gè)相對(duì)排列的內(nèi)引腳群610形成一 高度差的結(jié)構(gòu)，以及至少一條配置在內(nèi)引腳群610與芯片承座620之間的 匯流條630，其中匯流條630與芯片承座620之間會(huì)形成一共平面，而匯 流條630也是由多個(gè)金屬焊墊63化(11二1,2，3,....)所形成。同樣的，當(dāng)多 芯片交錯(cuò)偏移堆疊結(jié)構(gòu)與導(dǎo)線架600接合后，進(jìn)行金屬導(dǎo)線640的打線連 接，由于將導(dǎo)線架600與多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)以金屬導(dǎo)線連接的過程 與上述實(shí)施例相同，且打線制備方法并非本發(fā)明的特征，于此便不再贅述。 在此仍然要強(qiáng)調(diào)，雖然圖12的匯流條630為至少一條狀結(jié)構(gòu)或是至少一 環(huán)狀結(jié)構(gòu)的示意圖，然而在實(shí)施的應(yīng)用上，可以視電路的設(shè)計(jì)以及復(fù)雜情 形而使用多條匯流條；而對(duì)多條匯流條630之間的應(yīng)用與圖7B、圖7D的 實(shí)施例相同，于此也不再贅述。此外，圖12也僅為一實(shí)施例，其在導(dǎo)線 架600的結(jié)構(gòu)，也可以與圖8至圖11中的導(dǎo)線架600的結(jié)構(gòu)相同，故其 詳細(xì)的連接過程也不再贅述。
顯然地，依照上面實(shí)施例中的描述，本發(fā)明可能有許多的修正與差異。 因此需要在其附加的權(quán)利要求項(xiàng)的范圍內(nèi)加以理解，除了上述詳細(xì)的描述 外，本發(fā)明還可以廣泛地在其它的實(shí)施例中施行。上述僅為本發(fā)明的較佳 實(shí)施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明 所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述申請專利范圍 內(nèi)。
權(quán)利要求
1. 一種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其特征在于包含一導(dǎo)線架，由多個(gè)相對(duì)排列的內(nèi)引腳、多個(gè)外引腳、至少一匯流條以及一芯片承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳形成一高度差，而該匯流條是配置于該多個(gè)相對(duì)排列的內(nèi)引腳與該芯片承座之間，且與該芯片承座形成一共平面，且該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于該芯片承座之上，該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)由多個(gè)第一芯片及多個(gè)第二芯片交互交錯(cuò)并以一偏移量堆疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè)焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，用以將該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的該多個(gè)第一芯片及該多個(gè)第二芯片上的多個(gè)焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引腳是伸出于該封裝體外。
2. —種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其 特征在于包含一導(dǎo)線架，由多個(gè)外引腳、多個(gè)相對(duì)排列的內(nèi)引腳、至少一匯流條以 及一芯片承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳 之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳形成一高度差，而該匯流條是配置于 該多個(gè)相對(duì)排列的內(nèi)引腳與該芯片承座之間，且與這些內(nèi)引腳形成一共平面，且該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊 墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，固接于該芯片承座的上，該多芯片交錯(cuò) 偏移堆疊結(jié)構(gòu)由多個(gè)第一芯片及多個(gè)第二芯片交互交錯(cuò)并以一偏移量堆 疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè)焊 墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊墊 的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，用以將該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的該多個(gè)第一芯片 及該多個(gè)第二芯片上的多個(gè)焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引腳是伸出于該封裝體外。
3. —種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其 特征在于包含一導(dǎo)線架，是由多個(gè)外引腳、多個(gè)相對(duì)排列的內(nèi)引腳、至少一匯流條 以及一芯片承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引 腳之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳形成一高度差，該匯流條配置于該 多個(gè)相對(duì)排列的內(nèi)引腳與該芯片承座之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳 與該芯片承座形成一高度差，且該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)， 一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，固接于該 芯片承座之上，該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)由多個(gè)第一芯片及多個(gè)第二芯 片交互交錯(cuò)并以一偏移量堆疊而成且每一該第一芯片的一主動(dòng)面上的一 側(cè)邊附近配置并暴露多個(gè)焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該 第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，用以將該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的該多個(gè)第一芯片 及該多個(gè)第二芯片上的多個(gè)焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連 接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引 腳是伸出于該封裝體外。
4. 一種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其 特征在于包含一導(dǎo)線架，由多個(gè)外引腳、多個(gè)相對(duì)排列的內(nèi)引腳、至少一匯流條以 及一芯片承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳 之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳形成一共平面，而該匯流條配置于該 多個(gè)相對(duì)排列的內(nèi)引腳與該芯片承座之間且與該多個(gè)相對(duì)排列的內(nèi)引腳 與該芯片承座形成一高度差，且該匯流條上還被覆一絕緣層，該絕緣層上 選擇性地形成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于該芯片承座之上，該多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)由多個(gè)第一芯片及多個(gè)第二芯片交互交錯(cuò)并以一偏移量 堆疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè) 焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，用以將該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)的該多個(gè)第一芯片 及該多個(gè)第二芯片上的多個(gè)焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連 接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引 腳是伸出于該封裝體外。
5. 如權(quán)利要求l、 2、 3或4所述的封裝結(jié)構(gòu)，其特征在于該多芯 片交錯(cuò)偏移堆疊結(jié)構(gòu)中的每一該芯片包括一芯片本體，具有一焊線接合區(qū)域，該焊線接合區(qū)域是鄰近于該芯片 本體的單一側(cè)邊或相鄰兩側(cè)邊，其中該芯片本體具有多個(gè)位于該焊線接合區(qū)域內(nèi)的第一焊墊以及多個(gè)位于該焊線接合區(qū)域外的第二焊墊；一第一保護(hù)層，配置于該芯片本體上，其中該第一保護(hù)層具有多個(gè)第一開口，以暴露出這些第一焊墊與這些第二焊墊；一重配置線路層，配置于該第一保護(hù)層上，其中該重配置線路層從這 些第二焊墊延伸至該焊線接合區(qū)域內(nèi)，而該重配置線路層具有多個(gè)位于該悍線接合區(qū)域內(nèi)的第三焊墊；以及一第二保護(hù)層，覆蓋于該重配置線路層上，其中該第二保護(hù)層具有多個(gè)第二開口，以暴露出這些第一焊墊以及這些第三焊墊。
6. —種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其特征在于包含是由多個(gè)相對(duì)排列的內(nèi)引腳、多個(gè)外引腳、至少一匯流條以及一芯片承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳之間，且 與該多個(gè)相對(duì)排列的內(nèi)引腳形成一高度差，而該匯流條是配置于該多個(gè)相 對(duì)排列的內(nèi)引腳與該芯片承座之間，且與該芯片承座形成一共平面，且該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于該芯片承座之上，該多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)由兩個(gè)第一芯片及兩個(gè)第二芯片交互交錯(cuò)并以一偏移量 堆疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè)焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，是將該兩個(gè)第一芯片及該兩個(gè)第二芯片上的多個(gè)巳暴露的焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引腳是伸出于該封裝體外。
7. —種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其特征在于包含是由多個(gè)外引腳、多個(gè)寸目對(duì)排列的內(nèi)引腳、至少一匯流條以及一芯片 承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳之間，且 與該多個(gè)相對(duì)排列的內(nèi)引腳形成一高度差，而該匯流條是配置于該多個(gè)相 對(duì)排列的內(nèi)引腳與該芯片承座之間，且與這些內(nèi)引腳形成一共平面，且該 匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于該芯片承座之上，該多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)由兩個(gè)第一芯片及兩個(gè)第二芯片交互交錯(cuò)并以一偏移量 堆疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè) 焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊 墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，是將該兩個(gè)第一芯片及該兩個(gè)第二芯片上的多個(gè)已暴 露的焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引 腳是伸出于該封裝體外。
8. —種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其 特征在于包含是由多個(gè)外引腳、多個(gè)相對(duì)排列的內(nèi)引腳、至少一匯流條以及一芯片 承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳之間，且 與該多個(gè)相對(duì)排列的內(nèi)引腳形成一高度差，該匯流條配置于該多個(gè)相對(duì)排 列的內(nèi)引腳與該芯片承座之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳與該芯片承 座形成一高度差，且該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形 成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于該芯片承座之上，該多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)由兩個(gè)第一芯片及兩個(gè)第二芯片交互交錯(cuò)并以一偏移量 堆疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè) 焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，是將該兩個(gè)第一芯片及該兩個(gè)第二芯片上的多個(gè)已暴露的焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引 腳是伸出于該封裝體外。
9. 一種導(dǎo)線架的匯流條配置有金屬焊墊的堆疊式芯片封裝結(jié)構(gòu)，其 特征在于包含一導(dǎo)線架，由多個(gè)外引腳、多個(gè)相對(duì)排列的內(nèi)引腳、至少一匯流條以 及一芯片承座所組成，其中該芯片承座是配置于該多個(gè)相對(duì)排列的內(nèi)引腳 之間，且與該多個(gè)相對(duì)排列的內(nèi)引腳形成一共平面，而該匯流條配置于該 多個(gè)相對(duì)排列的內(nèi)引腳與該芯片承座之間且與該多個(gè)相對(duì)排列的內(nèi)引腳 與該芯片承座形成一高度差，且該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊墊；一多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)，是固接于該芯片承座之上，該多芯片交 錯(cuò)偏移堆疊結(jié)構(gòu)由兩個(gè)第一芯片及兩個(gè)第二芯片交互交錯(cuò)并以一偏移量 堆疊而成且每一該第一芯片的一主動(dòng)面上的一側(cè)邊附近配置并暴露多個(gè) 焊墊及每一該第二芯片的主動(dòng)面上的相對(duì)于該第一芯片的該多個(gè)暴露焊墊的另一側(cè)邊附近亦配置并暴露多個(gè)焊墊；多條金屬導(dǎo)線，是將該兩個(gè)第一芯片及該兩個(gè)第二芯片上的多個(gè)已暴 露的焊墊與該多個(gè)成相對(duì)排列的內(nèi)引腳群電性連接；以及一封裝體，包覆該多芯片交錯(cuò)偏移堆疊結(jié)構(gòu)及該導(dǎo)線架，該多個(gè)外引 腳是伸出于該封裝體外。
10. 如權(quán)利要求6、 7、 8或9所述的封裝結(jié)構(gòu)，其特征在于該多芯 片交錯(cuò)偏移堆疊結(jié)構(gòu)中的每一該芯片包括一芯片本體，具有一焊線接合區(qū)域，該焊線接合區(qū)域是鄰近于該芯片 本體的單一側(cè)邊或相鄰兩側(cè)邊，其中該芯片本體具有多個(gè)位于該焊線接合 區(qū)域內(nèi)的第一焊墊以及多個(gè)位于該焊線接合區(qū)域外的第二焊墊；一第一保護(hù)層，配置于該芯片本體上，其中該第一保護(hù)層具有多個(gè)第一開口，以暴露出這些第一焊墊與這些第二焊墊；一重配置線路層，配置于該第一保護(hù)層上，其中該重配置線路層從這 些第二焊墊延伸至該焊線接合區(qū)域內(nèi)，而該重配置線路層具有多個(gè)位于該焊線接合區(qū)域內(nèi)的第三焊墊；以及一第二保護(hù)層，覆蓋于該重配置線路層上，其中該第二保護(hù)層具有多 個(gè)第二開口，以暴露出這些第一焊墊以及這些第三焊墊。
11. 一種匯流條具有金屬焊墊的導(dǎo)線架結(jié)構(gòu)，包括多個(gè)相對(duì)排列的內(nèi) 引腳、 一個(gè)配置于該內(nèi)引腳之間的芯片承座以及至少一個(gè)配置于該內(nèi)引腳 與該芯片承座之間的匯流條所組成，其特征在于該匯流條上還被覆一絕緣層，該絕緣層上選擇性地形成多個(gè)金屬焊墊。
全文摘要
本發(fā)明提供一種在導(dǎo)線架中具有金屬焊墊的匯流條的交錯(cuò)偏移堆疊的封裝結(jié)構(gòu)，包含一個(gè)由多個(gè)相對(duì)排列的內(nèi)引腳群、多個(gè)外引腳群以及一芯片承座所組成的導(dǎo)線架，其中芯片承座配置于多個(gè)相對(duì)排列的內(nèi)引腳群之間，且與多個(gè)相對(duì)排列的內(nèi)引腳群形成一高度差；一堆疊式芯片裝置是由多個(gè)芯片堆疊形成，配置于芯片承座上且多個(gè)芯片與多個(gè)相對(duì)排列的內(nèi)引腳群形成電性連接；以及一個(gè)封裝體，用以包覆堆疊式芯片裝置及導(dǎo)線架；其中導(dǎo)線架中包括至少一匯流條，是配置于多個(gè)相對(duì)排列的內(nèi)引腳群與芯片承座之間且匯流條上還被覆一絕緣層，而絕緣層上選擇性地形成多個(gè)金屬焊墊。
文檔編號(hào)H01L23/495GK101388382SQ20071014890
公開日2009年3月18日 申請日期2007年9月12日 優(yōu)先權(quán)日2007年9月12日
發(fā)明者沈更新, 陳煜仁 申請人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司