專利名稱：半導(dǎo)體封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路工藝，且特別涉及電子封裝工藝，尤其是裸片
在內(nèi)插器(interposer)上的連接。
背景技術(shù)：
在集成電路的封裝中，可使用內(nèi)插器作為半導(dǎo)體裸片與封裝零件空間轉(zhuǎn) 換的連接路徑。例如，半導(dǎo)體裸片上緊密的接合墊會(huì)導(dǎo)致封裝的困難，因此 可用內(nèi)插器來(lái)增加半導(dǎo)體裸片的間距。在此例子中，內(nèi)插器的第一側(cè)具有第 一間距，且其相當(dāng)于連接于其上的半導(dǎo)體裸片的間距。在第二側(cè)的接合墊具 有第二間距，以連接至封裝襯底，其中第二間距大于上述第一間距。
圖1顯示包括內(nèi)插器10與連接至內(nèi)插器上的裸片12的傳統(tǒng)封裝結(jié)構(gòu)。 通常內(nèi)插器包括襯底ll，其一般由有機(jī)材料或陶瓷形成。金屬連接14形成 于介電層16中。通過(guò)介電層16中的路徑，金屬連接14將焊料凸塊(solder bump) 18的較大間距變成為焊料凸塊20的較小間距。裸片12中可進(jìn)一步 包括穿透硅通孔(trough-silicon via, TSV)，以形成從焊料凸塊20至裸片12 的相反面的電性連接裸片。通過(guò)焊料凸塊20，裸片12以倒裝芯片封裝 (flip-chip)方式連接至內(nèi)插器。
隨著集成電路持續(xù)的縮小化(down-scaling)，凸塊20的間距優(yōu)選為與 半導(dǎo)體裸片上的接合墊的間距一樣小。現(xiàn)有的技術(shù)已可將穿透硅通孔22的間 距縮小成約20nm。然而，對(duì)焊料凸塊20間距的微小化來(lái)說(shuō)仍存在瓶頸。目 前，通過(guò)焊料凸塊所制作的連接可達(dá)到的最小間距只有130pm，遠(yuǎn)大于穿透 硅通孔22的間距。所以，穿透硅通孔技術(shù)的潛力未能得到完全利用。因此目 前業(yè)界亟需一種新的連接技術(shù)。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)及其形成方法。半導(dǎo)體封裝結(jié)構(gòu)包括內(nèi)插器；第一多個(gè)接合墊，位于該內(nèi)插器的一側(cè)；半導(dǎo)體芯片；以及第二多
個(gè)接合墊，位于該半導(dǎo)體芯片的一側(cè)，其中該第一與第二多個(gè)接合墊通過(guò)金
屬至金屬連接來(lái)接合。
上述半導(dǎo)體封裝結(jié)構(gòu)中，該內(nèi)插器可包括硅。 上述半導(dǎo)體封裝結(jié)構(gòu)中，該內(nèi)插器可包括多個(gè)穿透硅通孔。 上述半導(dǎo)體封裝結(jié)構(gòu)中，該第一多個(gè)接合墊可具有第一間距，且該穿透
硅通孔可具有大于該第一間距的第二間距。
上述半導(dǎo)體封裝結(jié)構(gòu)中，該第一間距可小于約130 |im。 上述半導(dǎo)體封裝結(jié)構(gòu)中，該第一間距可小于約50)im。 上述半導(dǎo)體封裝結(jié)構(gòu)中，該第一間距可小于約5 pm。 上述半導(dǎo)體封裝結(jié)構(gòu)中，該第一與第二多個(gè)接合墊可各自包銅、鋁或上 述金屬的組合。
上述半導(dǎo)體封裝結(jié)構(gòu)還可包括界面接合層，介于該第一多個(gè)接合墊與 該第二多個(gè)接合墊之間。
上述半導(dǎo)體封裝結(jié)構(gòu)中，該界面接合層的厚度可小于約1 pm。 上述半導(dǎo)體封裝結(jié)構(gòu)還可包括界面連接材料，位于該第一與第二多個(gè)
接合墊的側(cè)壁上，其中該第一多個(gè)接合墊與該第二多個(gè)接合墊具有物理性接觸。
上述半導(dǎo)體封裝結(jié)構(gòu)還可包括額外的芯片，位于該半導(dǎo)體芯片上。
本發(fā)明提供另一種半導(dǎo)體封裝結(jié)構(gòu)，包括內(nèi)插器；第一多個(gè)接合墊， 位于該內(nèi)插器的一側(cè)；半導(dǎo)體芯片；以及第二多個(gè)接合墊，位于該半導(dǎo)體芯 片的一側(cè)。其中該第一與第二多個(gè)接合墊連接不需焊料凸塊。
本發(fā)明又提供另一種半導(dǎo)體封裝結(jié)構(gòu)，包括內(nèi)插器，其包括含硅襯底； 多個(gè)穿透硅通孔，位于該含硅襯底中；第一多個(gè)接合墊，與該多個(gè)穿透硅通 孔連接，其中該第一多個(gè)接合墊位于內(nèi)插器的第一側(cè)上，且該第一多個(gè)接合 墊具有第一間距；第二多個(gè)接合墊，位于該內(nèi)插器的相對(duì)于該第一側(cè)的一側(cè) 上。該第二多個(gè)接合墊具有小于該第一間距的第二間距；該半導(dǎo)體封裝結(jié)構(gòu) 還包括半導(dǎo)體芯片，該半導(dǎo)體芯片包括連接至該第二多個(gè)接合墊的第三多個(gè) 接合墊，其中該第二與第三多個(gè)接合墊通過(guò)金屬至金屬連接來(lái)接合。
上述半導(dǎo)體封裝結(jié)構(gòu)中，該第二與第三多個(gè)接合墊可通過(guò)銅至銅連接來(lái)接合°
上述半導(dǎo)體封裝結(jié)構(gòu)還可包括界面接合層，介于該第一與第二多個(gè)接
合墊之間，其中該界面接合層的厚度小于1 ^m。
本發(fā)明還提供一種形成半導(dǎo)體封裝結(jié)構(gòu)的方法，包括提供內(nèi)插器；在 該內(nèi)插器的一側(cè)形成第一多個(gè)接合墊；提供半導(dǎo)體芯片；在該半導(dǎo)體芯片的 一側(cè)形成第二多個(gè)接合墊；以及通過(guò)金屬至金屬連接來(lái)接合該第一與第二多 個(gè)接合墊。
本發(fā)明還提供另一種形成半導(dǎo)體封裝結(jié)構(gòu)的方法，包括提供內(nèi)插器， 其包括含硅襯底；在該含硅襯底中形成多個(gè)穿透硅通孔；在該含硅襯底上形 成金屬圖形，其中該金屬圖形連接至該穿透硅通孔；以及形成第一多個(gè)接合 墊，該第一多個(gè)接合墊連接至該金屬圖形。該方法還包括提供半導(dǎo)體芯片； 以及連接該第一與第二多個(gè)接合墊。該第一與第二多個(gè)接合墊之間的連接不 需焊料凸塊。
本發(fā)明的優(yōu)點(diǎn)包括能夠減小介于半導(dǎo)體裸片與內(nèi)插器間的連接間距，與 減低在半導(dǎo)體裸片上的應(yīng)力，且由于使用含硅內(nèi)插器，而增加了在裸片中形 成應(yīng)力敏感元件與零件的可行性。
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特 舉優(yōu)選實(shí)施例，并配合附圖，進(jìn)行詳細(xì)說(shuō)明。


圖1顯示一傳統(tǒng)封裝結(jié)構(gòu)，其中裸片通過(guò)焊料凸塊連接至內(nèi)插器之上。 圖2顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示提供內(nèi)插器。 圖3顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示形成介電層。 圖4顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示接合墊的形成。
圖5A顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示接合墊延 伸高出介電層。
圖5B顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示在露出的 接合墊的表面上視需要形成界面接合層。
圖6A顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示半導(dǎo)體芯片連接至內(nèi)插器之上。
圖6B顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示只形成接 合墊，而省略穿透硅通孔。
圖7A顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示半導(dǎo)體芯 片連接至內(nèi)插器之上。
圖7B顯示制造本發(fā)明一實(shí)施例的中間工藝剖面圖，其中顯示半導(dǎo)體芯 片堆疊在內(nèi)插器上。
其中，附圖標(biāo)記說(shuō)明如下-
10 內(nèi)插器
11 襯底
12 裸片
14 金屬連接
16 介電層
18、 20 焊料凸塊
22 穿透硅通孔
30 內(nèi)插器
32 含硅襯底
34、 52 穿透硅通孔
36 焊料凸塊
Pl 穿透硅通孔34與焊料凸塊36的間距
38 金屬圖案
40、 44 介電層
41 有源或無(wú)源元件
42、 54、 56 接合墊
46 開(kāi)口
P2 開(kāi)口 46的間距 48、 58 界面接合層 50、 60 半導(dǎo)體芯片 P3 接合墊54的間距
具體實(shí)施例方式
圖2顯示內(nèi)插器30。在一優(yōu)選實(shí)施例中，內(nèi)插器30為含硅內(nèi)插器，包 括含硅襯底32。優(yōu)選為含硅襯底32的厚度小于約750 pm，且更優(yōu)選為小于 150 pm。在一實(shí)施例中，襯底32包括常用的材料，例如無(wú)機(jī)材料、有機(jī)材 料、陶瓷或上述材料的多層材料。被指定連接于內(nèi)插器30上的半導(dǎo)體芯片(在 本技術(shù)領(lǐng)域中也稱裸片)，通常形成在硅襯底上。含硅內(nèi)插器30與半導(dǎo)體芯 片的熱膨脹系數(shù)(coefficient of thermal expansion, CTE)差異不大，因此由于 熱膨脹系數(shù)失配(mismatch)而產(chǎn)生的應(yīng)力可顯著減少。更進(jìn)一步而言，可 采取現(xiàn)有的硅工藝技術(shù)形成含硅內(nèi)插器，這不僅可靠度高，且在高容量制造 (high volume production)的能力上也成熟。
內(nèi)插器30包括穿透硅通孔34，或者也稱為穿透晶片通孔(through-wafer vias) 34。在內(nèi)插器30的一表面上形成焊料凸塊36，且焊料凸塊36連接至 穿透硅通孔34。焊料凸塊36的間距P1 (其中間距P1也是穿透硅通孔34的 間距)優(yōu)選大于約130pm，雖然其在實(shí)際設(shè)計(jì)中可以較大或是較小。穿透硅 通孔34的另一端連接至金屬圖案38，金屬圖案38包括金屬線與導(dǎo)孔。金屬 圖案38形成在介電層40中。
由于使用含硅襯底32，因此可利用一般在集成電路中形成內(nèi)連線的方法 來(lái)形成金屬圖案38。在一實(shí)施例中，金屬圖案38是由金屬，例如銅、鋁、 鎢、鈦或上述金屬的結(jié)合形成的。優(yōu)選的形成步驟包括沉積金屬層，并蝕刻 掉不需要的部分后留下金屬圖案38?；蛘呖墒褂霉蔫偳豆に噥?lái)形成金屬 圖案38。
內(nèi)插器30可以輕易地定制以配合不同的需求。在一實(shí)施例中，將有源或 無(wú)源元件41嵌入內(nèi)插器中，其中元件41可包括阻抗匹配(impedance matching)線或板、電容器、電阻器與其類似物。
接下來(lái)，形成接合墊42。圖3至圖5B顯示形成接合墊42的一實(shí)施例。 圖3顯示形成介電層44。介電層44可為保護(hù)層，包括致密的介電材料，例 如氧化物或氮化硅。在介電層44中形成開(kāi)口46，開(kāi)口46露出下方金屬圖案 38。開(kāi)口46的間距P2優(yōu)選小于焊料凸塊36的間距P1。在一實(shí)施例中，間 距P2小于約130^m。在另一實(shí)施例中，間距P2小于約100 jim。又在另一 實(shí)施例中，間距P2小于約50 pm或更小。圖4顯示接合墊42的形成。首先，如圖3所示，通過(guò)例如電鍍，將金屬
材料填入開(kāi)口 46。若需要的話，可形成擴(kuò)散阻障層和/或粘著層(圖中未示)，
其可包括鈦、鎢、鉭或上述金屬的氮化物。在一優(yōu)選實(shí)施例中，金屬材料包 括銅或銅合金。在其他實(shí)施例中，可使用鋁與鉭。之后可執(zhí)行化學(xué)機(jī)械研磨
(chemical mechanical polish, CMP)來(lái)除去多余的金屬材料，而留下接合墊 42。之后執(zhí)行回蝕(etchback)以使得介電層44的表面凹陷，從而讓接合墊 42延伸高出介電層44之上，如圖5A所示。
如圖5B所示，在露出的接合墊42的表面上視需要形成界面接合層 (interfacial bonding layer) 48。在一實(shí)施例中，界面接合層48包括金屬元素 材料，例如錫、金或上述金屬的合金。在另一實(shí)施例中，界面接合層48包括 合金，含有例如銦、錫、金、銅、鉍或上述金屬的組合。界面接合層48的厚 度優(yōu)選為小于約5nm。形成方法包括一般使用的沉積方法，例如化學(xué)氣相沉 積、物理氣相沉積、濺射、等離子體增強(qiáng)氣相沉積、電鍍和/或其他轉(zhuǎn)移技術(shù) 包括真空、等離子體、電子化學(xué)、機(jī)械、熱與光學(xué)輔助的方法。在一優(yōu)選實(shí) 施例中，界面接合層48順應(yīng)性形成在接合墊42露出的表面，以形成實(shí)質(zhì)上 均勻的薄膜。在其他實(shí)施例中，界面接合層48并非順應(yīng)性形成的，且可具有 球形與半球形的形狀。
圖6A顯示半導(dǎo)體芯片50，其連接至內(nèi)插器30之上。半導(dǎo)體芯片50優(yōu) 選包括集成電路(圖中未示)。在半導(dǎo)體芯片50的襯底中形成穿透硅通孔 52。穿透硅通孔52的間距小于內(nèi)插器30中的穿透硅通孔34的間距。在半導(dǎo) 體芯片50的相反面上形成接合墊54與56。如圖6B所示，在一實(shí)施例中只 形成接合墊54，而省略穿透硅通孔。
接合墊54實(shí)質(zhì)上與接合墊42包括相同的材料，且可利用實(shí)質(zhì)上相同的 方法來(lái)形成。接合墊54的間距P3與接合墊42的間距P2相同(見(jiàn)圖3與圖 4)。界面接合層58包括與界面接合層48實(shí)質(zhì)上相同的材料，可在接合墊 54之上視需要而形成。
在連接工藝之前，對(duì)接合墊42與56或相對(duì)應(yīng)的界面接合層48與58 (見(jiàn) 圖5A至圖6B)執(zhí)行氧化物除去工藝以除去原生金屬氧化層。利用一般使用 的方法，例如等離子體或?yàn)R射蝕刻來(lái)執(zhí)行氧化物除去工藝?；蛘呖墒褂脽峁?藝，例如低壓的熱壓(thermal compression)工藝。通過(guò)增加溫度與壓力可減少原生金屬氧化物層。例如，以約20-50 psi的接觸壓力與約300-40(TC的溫 度可執(zhí)行銅-銅連接。
圖7A中，利用金屬-金屬直接連接將接合墊42接合至接合墊54，而將 半導(dǎo)體芯片50連接至內(nèi)插器30之上。在金屬至金屬連接工藝中，可施加高 壓，例如10-100psi。連接溫度優(yōu)選為約300-50(TC，其可通過(guò)紅外線或電阻 加熱來(lái)提供。通過(guò)熱-超聲波(thermal-ultrasonic)工藝，也可在熱-超聲波環(huán) 境下執(zhí)行連接工藝?？闪私獾氖牵璧膲毫蜏囟扰c接合墊42、 54或相對(duì) 應(yīng)的界面接合層48、 58的材料相關(guān)。優(yōu)選的是，界面接合層48與58中的錫、 金或焊接材料可降低所需的連接壓力和/或溫度。例如在連接工藝中，CuSn 共熔合金(eutectic)界面接合層只需約227°C，而以含金的粘合層48和/或 58可在室溫執(zhí)行金冷焊接(gold cold weld)。
連接溫度低于接合墊42與56的液體溫度或熔化溫度，但可高于(以將 界面接合層回焊(reflow))或低于界面接合層48與58的熔化溫度。在此 實(shí)施例中，在連接工藝中回焊界面接合層48和/或58，由于壓力是溫和地施 加的，熔化的界面粘合材料不會(huì)被壓向旁邊，且位于它們之間的界面合金材 料可以作為合金薄層將接合墊42連接至接合墊54。界面接合層48和/或58 可能為非常薄的膜層，例如在連接后小于1 pm。
圖7B顯示半導(dǎo)體芯片50與60堆疊在內(nèi)插器30上。或者，首先將半導(dǎo) 體芯片50連接于內(nèi)插器30之上，之后再將半導(dǎo)體芯片60連接至半導(dǎo)體芯片 50之上。本領(lǐng)域技術(shù)人員應(yīng)可了解相對(duì)應(yīng)的連接工藝步驟。若需要的話，可 將更多裸片連接于半導(dǎo)體芯片60之上。
雖然在圖示的實(shí)施例中，半導(dǎo)體芯片50與60為背面至正面(back to face) 連接，但本領(lǐng)域技術(shù)人員也可使用正面至正面(face to face)連接。
本發(fā)明實(shí)施例具有許多優(yōu)點(diǎn)。在半導(dǎo)體芯片與內(nèi)插器間的連接為金屬至 金屬連接的情況下，與使用焊料凸塊的連接間距相比，可大幅減少接合墊的 間距。使用焊料凸塊的連接間距不會(huì)比50pm小太多，但本發(fā)明實(shí)施例的間 距可減少至約5 ^m或更小。此外，由于使用含硅內(nèi)插器，所以內(nèi)插器與位 于其上的半導(dǎo)體芯片具有相同的熱膨脹系數(shù)。且因此可減低甚至消除熱膨脹 所產(chǎn)生的應(yīng)力。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開(kāi)如上，然而以上公開(kāi)內(nèi)容并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)可作一 定的改動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)，包括內(nèi)插器；第一多個(gè)接合墊，位于所述內(nèi)插器的一側(cè)；半導(dǎo)體芯片；以及第二多個(gè)接合墊，位于所述半導(dǎo)體芯片的一側(cè)，其中所述第一與第二多個(gè)接合墊是通過(guò)金屬至金屬連接來(lái)接合的。
2. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述內(nèi)插器包括硅。
3. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述內(nèi)插器包括多個(gè)穿透 硅通孔。
4. 如權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述第一多個(gè)接合墊具有 第一間距，且所述穿透硅通孔具有大于所述第一間距的第二間距。
5. 如權(quán)利要求4所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述第一間距小于約130
6. 如權(quán)利要求4所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述第一間距小于約50,。
7. 如權(quán)利要求4所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述第一間距小于約5萍。
8. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述第一與第二多個(gè)接合 墊各自包銅、鋁或上述金屬的組合。
9. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括界面接合層，介于所 述第一多個(gè)接合墊與所述第二多個(gè)接合墊之間。
10. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述界面接合層的厚度 小于約1拜。
11. 如權(quán)利要求10所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括界面連接材料，位 于所述第一與第二多個(gè)接合墊的側(cè)壁上，其中所述第一多個(gè)接合墊與所述第 二多個(gè)接合墊具有物理性接觸。
12. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括額外的芯片，位于所述半導(dǎo)體芯片上。
13. —種半導(dǎo)體封裝結(jié)構(gòu)，包括內(nèi)插器，其包括-含硅襯底；多個(gè)穿透硅通孔，位于所述含硅襯底中；第一多個(gè)接合墊，與所述多個(gè)穿透硅通孔連接，其中所述第一多個(gè) 接合墊位于所述內(nèi)插器的第一側(cè)上，且所述第一多個(gè)接合墊具有第一間距；第二多個(gè)接合墊，位于所述內(nèi)插器相對(duì)于所述第一側(cè)的一側(cè)上，其 中所述第二多個(gè)接合墊具有第二間距，所述第二間距小于所述第一間距；以 及半導(dǎo)體芯片，包括第三多個(gè)接合墊，所述第三多個(gè)接合墊連接至所述第 二多個(gè)接合墊，其中所述第二與第三多個(gè)接合墊是通過(guò)金屬至金屬連接來(lái)接 合的。
14.如權(quán)利要求13所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述第二與第三多個(gè)接 合墊是通過(guò)銅至銅連接來(lái)接合的。
15.如權(quán)利要求13所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括界面接合層，介于 所述第一與第二多個(gè)接合墊之間，其中所述界面接合層的厚度小于1 pm。
全文摘要
本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)與其形成方法。半導(dǎo)體封裝結(jié)構(gòu)包括內(nèi)插器；第一多個(gè)接合墊，位于該內(nèi)插器的一側(cè)；半導(dǎo)體芯片；以及第二多個(gè)接合墊，位于該半導(dǎo)體芯片的一側(cè)，其中第一多個(gè)接合墊與第二多個(gè)接合墊通過(guò)金屬至金屬連接來(lái)接合。本發(fā)明的優(yōu)點(diǎn)包括能夠減小介于半導(dǎo)體裸片與內(nèi)插器間的連接間距，減低在半導(dǎo)體裸片上的應(yīng)力，且由于使用含硅內(nèi)插器，而增加了在裸片中形成應(yīng)力敏感元件與零件的可行性。
文檔編號(hào)H01L23/488GK101295691SQ20071014889
公開(kāi)日2008年10月29日 申請(qǐng)日期2007年9月12日 優(yōu)先權(quán)日2007年4月27日
發(fā)明者趙智杰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司