專(zhuān)利名稱(chēng)：快閃存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器，特別是涉及一種NAND型快閃存儲(chǔ)器的布局 及結(jié)構(gòu)，可提升存儲(chǔ)器的集成度。
背景技術(shù)：
近年來(lái)，隨著可攜式電子產(chǎn)品的需求增加，快閃存儲(chǔ)器或可電子擦除可 編程只讀存儲(chǔ)器(electrically erasable programmable read-only memory,以下簡(jiǎn) 稱(chēng)為EEPROM)的技術(shù)以及市場(chǎng)應(yīng)用也日益成熟擴(kuò)大。這些可攜式電子產(chǎn)品 包括有數(shù)字相機(jī)的底片、手機(jī)、游戲機(jī)(video game apparatus)、個(gè)人數(shù)字助 理(personal digital assistant, PDA)的存儲(chǔ)器、電話(huà)答錄裝置以及可編程IC等 等。
快閃存儲(chǔ)器為一種非揮發(fā)性存儲(chǔ)器(non-volatile memory),其運(yùn)作原理乃 通過(guò)改變晶體管或存儲(chǔ)單元的閾值電壓(threshold voltage)來(lái)控制相對(duì)應(yīng)棚-才及 溝道的開(kāi)啟或關(guān)閉以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使儲(chǔ)存在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因 電源中斷而消失。
一般而言，快閃存儲(chǔ)器可區(qū)分為NOR型及NAND型兩種架構(gòu)，其中 NOR型快閃存儲(chǔ)器讀取快速，適合用在以編程轉(zhuǎn)換為主的編程碼快閃存儲(chǔ) 器(codeflash)產(chǎn)品，而NAND型快閃存儲(chǔ)器密度較高，適合用在以存取數(shù)據(jù) 為主的數(shù)據(jù)快閃存儲(chǔ)器(data flash)。
隨著電子產(chǎn)品日漸縮小，快閃存儲(chǔ)器的集成度也必須隨之提升，因此， 本發(fā)明提供一種快閃存儲(chǔ)器的布局和結(jié)構(gòu)，可提升快閃存儲(chǔ)器，其利用特殊 設(shè)計(jì)的選擇柵極的導(dǎo)線(xiàn)布局，可以使快閃存儲(chǔ)器的體積更加縮小。

發(fā)明內(nèi)容
本發(fā)明提供一種可提升元件集成度的快閃存儲(chǔ)器的布局，包含基底、 第一有源區(qū)域，位于基底內(nèi)，其中第一有源區(qū)域上設(shè)有串接在同一行上的第 一存儲(chǔ)器單元串包含多個(gè)第一儲(chǔ)存晶體管、第一選擇柵極晶體管包含第一柵
極長(zhǎng)度以及第二選擇柵極晶體管包含第二柵極長(zhǎng)度，其中，第一選擇柵極晶 體管包含第一水平式柵極溝道，第二選擇柵極晶體管包含第一凹入式柵極溝 道，其中，該等儲(chǔ)存晶體管分別具有第三柵極長(zhǎng)度。
此外，上述的快閃存儲(chǔ)器的布局還包含第二有源區(qū)域，位于基底內(nèi)，其 中第二有源區(qū)域上設(shè)有串接在同 一行上的第二存儲(chǔ)器單元串包含多個(gè)第二 儲(chǔ)存晶體管、第三選擇柵極晶體管包含第四柵極長(zhǎng)度以及第四選擇柵極晶體
管包含第五柵極長(zhǎng)度，其中，第三選擇柵極晶體管包含第二凹入式柵極溝道， 第四選擇柵極晶體管包含第二水平式柵極溝道，其中，該等儲(chǔ)存晶體管分別
具有第六柵極長(zhǎng)度；其中，第一選擇柵極晶體管和該第三選擇柵極晶體管排 列在同 一列上，而第二選擇柵極晶體管和該第四選擇片冊(cè)才及晶體管排列在同一列上。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，第一槺極長(zhǎng)度、第二柵極長(zhǎng)度、第三柵極長(zhǎng) 度、第四柵極長(zhǎng)度、第五柵極長(zhǎng)度以及第六柵極長(zhǎng)度為等長(zhǎng)。
本發(fā)明的選擇柵極晶體管具有凹入式柵極溝道，因此在淺溝槽隔離工藝 時(shí)可提供更大的工藝寬裕度并且可以使元件集成度提升。


圖1繪示本發(fā)明NAND型快閃存儲(chǔ)器的布局圖。
圖2a所繪示的本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域54所視的剖 面示意圖。
圖2b所繪示的為本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域68所視的 剖面示意圖。
圖2c所繪示的為本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域80所視的 剖面示意圖。
圖2d所繪示的本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域92的所視的 剖面示意圖。
圖3至圖5,其分別繪示本發(fā)明NAND型快閃存儲(chǔ)器的操作方式。
附圖標(biāo)記i兌明
50 NAND型快閃存儲(chǔ)器
52基底
54、 66、 78、 90有源區(qū)域
56、 68、 80、 92存儲(chǔ)器單元串 58、 60、 62、 64選擇柵極晶體管 70、 72、 74、 76選擇柵才及晶體管 82、 84、 86、 88選擇柵極晶體管 94、 96、 98、 100選擇柵極晶體管 102、 104、 106、 108 4冊(cè)極導(dǎo)線(xiàn) 110、 112位接觸墊
114、 116、 118、 120雙位儲(chǔ)存晶體管單元 122、 124、 126、 128雙位儲(chǔ)存晶體管單元
具體實(shí)施例方式
本發(fā)明NAND型快閃存儲(chǔ)器為一種雙選擇柵極晶體管(duel SG)的存儲(chǔ) 器架構(gòu)，意即，在各個(gè)存儲(chǔ)器單元串的兩端均設(shè)有兩個(gè)串聯(lián)的選擇柵極晶體 管。此外，在各個(gè)存儲(chǔ)器單元串內(nèi)的每一個(gè)存儲(chǔ)器晶體管均為雙位儲(chǔ)存晶體管。
請(qǐng)參考圖1，圖1為本發(fā)明NAND型快閃存儲(chǔ)器的布局示意圖。如圖1 所示，NAND型快閃存儲(chǔ)器50包含基底52、有源區(qū)域54、 66、 78、 90, 位于基底52內(nèi)，其中有源區(qū)域54上依序設(shè)有在同一行(row)上的選擇柵極晶 體管58、 60、存儲(chǔ)器單元串56以及選擇柵極晶體管62、 64。此外，選擇柵 極晶體管58串接選擇柵極晶體管60;選擇柵極晶體管62串接擇柵極晶體管 64。
其中，存儲(chǔ)器單元串56中包含多個(gè)雙位儲(chǔ)存晶體管單元，例如具有柵 極長(zhǎng)度Li的雙位儲(chǔ)存晶體管單元114、 116。此外，選擇柵極晶體管60、 62 具有凹入式柵極溝道(recessed channel)(圖未示)；選擇柵極晶體管58、 64具 有水平式柵極溝道(圖未示)。選擇柵極晶體管58、 60、 62、 64各具有相同的 柵極長(zhǎng)度L2。
在有源區(qū)域66上依序設(shè)有在同一行上的選擇柵極晶體管70、 72、存儲(chǔ) 器單元串68以及選擇柵極晶體管74、 76。選擇柵極晶體管70串接選擇柵極 晶體管72;選擇柵極晶體管74串接選擇柵極晶體管76。
其中，存儲(chǔ)器單元串68中包含多個(gè)雙位儲(chǔ)存晶體管單元，例如具有柵 極長(zhǎng)度L,的雙位儲(chǔ)存晶體管單元118、 120。此外，選擇柵極晶體管70、 76
具有凹入式柵極溝道；選擇柵極晶體管72、 74具有水平式柵極溝道，選擇 柵極晶體管70、 72、 74、 76各具有相同的柵極長(zhǎng)度L2。
在有源區(qū)域78上依序設(shè)有在同一行上的選擇柵極晶體管82、 84、存儲(chǔ) 器單元串80以及選擇柵極晶體管86、 88。其中選擇柵極晶體管82串接選擇 柵極晶體管84;選擇柵極晶體管86串接選擇柵極晶體管88。其中存儲(chǔ)器單 元串80中包含多個(gè)雙位儲(chǔ)存晶體管單元，例如具有柵極長(zhǎng)度L,的雙位儲(chǔ)存 晶體管單元122、 124。此外，選擇4冊(cè)極晶體管84、 86具有凹入式柵極溝道； 選擇柵極晶體管82、 88具有水平式柵極溝道，選擇柵極晶體管82、 84、 86、 88各具有相同的柵極長(zhǎng)度L2。
另外，有源區(qū)域90上依序設(shè)有在同一行上的選擇柵極晶體管94、 96、 存儲(chǔ)器單元串92以及選擇柵極晶體管98、 100。其中選擇柵極晶體管94串 接選擇柵極晶體管96;選4爭(zhēng)4冊(cè)極晶體管98串接選擇柵4及晶體管100。此外， 存儲(chǔ)器單元串92中包含多個(gè)雙位儲(chǔ)存晶體管單元，例如具有柵極長(zhǎng)度"的 雙位儲(chǔ)存晶體管單元126、 128。此外，選擇柵極晶體管94、 IOO具有凹入式 柵極溝道；選4奪柵極晶體管96、 98具有水平式柵才及溝道，選4奪4冊(cè)極晶體管 94、 96、 98、 100各具有相同的柵極長(zhǎng)度L2。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，以上所述的柵極長(zhǎng)度L,等于柵極長(zhǎng)度L2, 但不限于此，柵極長(zhǎng)度Li和柵極長(zhǎng)度L2亦可為不同長(zhǎng)度。此外，具有水平 式柵極溝道的選擇柵極晶體管58、 64、 72、 74、 82、 88、 96、 98在操作的 時(shí)候永遠(yuǎn)處于耗盡模式(depletionmode)，意即，選擇4冊(cè)極晶體管58、 64、 72、 74、 82、 88、 96、 98,在才喿作時(shí)，永遠(yuǎn)處于開(kāi)啟狀態(tài)。
在NAND型快閃存儲(chǔ)器50中，在同一列上的選擇柵極晶體管58、 70、 82、 94依序以柵極導(dǎo)線(xiàn)102電連接。同樣地，在同一列上的選擇柵極晶體管 60、 72、 84、 96依序以柵極導(dǎo)線(xiàn)104電連接、選擇柵極晶體管62、 74、 86、 98依序以柵極導(dǎo)線(xiàn)106電連接、選擇柵極晶體管64、 76、 88、 IOO依序以柵 極導(dǎo)線(xiàn)108電連接。此外，在柵極導(dǎo)線(xiàn)102、 108的一側(cè)分別有數(shù)個(gè)位接觸 墊IIO、 112，用來(lái)傳送位線(xiàn)電壓信號(hào)。
本發(fā)明的選擇柵極晶體管具有凹入式柵極溝道，因此在淺溝槽隔離工藝 時(shí)可提供更大的工藝寬裕度并且可以使元件集成度提升。例如，柵極導(dǎo)線(xiàn)的 線(xiàn)寬(width)可縮小到0.09fim,而斥冊(cè)極導(dǎo)線(xiàn)的線(xiàn)距(space)亦可縮小到 0.09(im。，因此柵極導(dǎo)線(xiàn)所占的空間較已知技術(shù)的柵極導(dǎo)線(xiàn)所占的空間為小。
請(qǐng)參考圖2a，其繪示的是本發(fā)明的NAND型快閃存儲(chǔ)器沿著圖1中的 有源區(qū)域54所視的剖面示意圖。
如圖2a所示，快閃存儲(chǔ)器50包含有基底52、存儲(chǔ)器單元串56,設(shè)于 基底52上、具有凹入式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管60、 具有水平式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管58、具有凹入式 柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管62以及具有水平式柵極溝道 且包含柵極長(zhǎng)度L2的選擇柵極晶體管64,此外存儲(chǔ)器單元串56中包含多個(gè) 雙位儲(chǔ)存晶體管單元，例如具有柵極長(zhǎng)度L,的雙位儲(chǔ)存晶體管單元114、 116， 其中存儲(chǔ)器單元串56所包含的雙位儲(chǔ)存晶體管單元數(shù)量可以為16個(gè)或是32 個(gè)，且為PMOS晶體管。
其中，選擇柵極晶體管60直接串聯(lián)存儲(chǔ)器單元串56的一端，選擇柵極 晶體管58直接串聯(lián)選擇柵極晶體管60;選擇柵極晶體管62直接串聯(lián)存儲(chǔ)器 單元串56的另 一端，選擇柵極晶體管64直接串聯(lián)選擇4冊(cè)極晶體管62。
在本發(fā)明的優(yōu)選實(shí)施例中，具有水平式柵極溝道的選擇柵極晶體管58、 64永遠(yuǎn)處于耗盡模式，意即，在操作時(shí)，永遠(yuǎn)處于開(kāi)啟狀態(tài)。
圖2b所繪示的為本發(fā)明NAND型快閃存儲(chǔ)器沿著圖1中的有源區(qū)域66 所視的剖面示意圖。快閃存儲(chǔ)器50包含有基底52、存儲(chǔ)器單元串68，設(shè)于 基底52上、具有水平式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管72、 具有凹入式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管70、具有水平式 柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管74、具有凹入式柵極溝道且 包含柵極長(zhǎng)度L2的選擇柵極晶體管76。此外存儲(chǔ)器單元串68中包含多個(gè)雙 位儲(chǔ)存晶體管單元，例如具有柵極長(zhǎng)度I^的雙位儲(chǔ)存晶體管單元118、 120, 其中存儲(chǔ)器單元串68所包含的雙位儲(chǔ)存晶體管單元數(shù)量可以為16個(gè)或是32 個(gè)，且為PMOS晶體管。其中，選擇柵極晶體管72直接串聯(lián)存儲(chǔ)器單元串 68的一端，選擇柵極晶體管70直接串聯(lián)選擇柵極晶體管72;選擇柵極晶體 管74直接串聯(lián)存儲(chǔ)器單元串68的另一端，選擇柵極晶體管76直接串聯(lián)選 擇柵極晶體管74。
在本發(fā)明的優(yōu)選實(shí)施例中，具有水平式柵極溝道的選擇柵極晶體管72、 74永遠(yuǎn)處于耗盡模式，意即，在操作時(shí)，永遠(yuǎn)處于開(kāi)啟狀態(tài)。
圖2c所繪示的為本發(fā)明NAND型快閃存儲(chǔ)器沿著圖1中的有源區(qū)域78 所視的剖面示意圖?？扉W存儲(chǔ)器50包含有基底52、存儲(chǔ)器單元串80，設(shè)于基底52上、具有凹入式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管84、 具有水平式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管82、具有凹入式 柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管86、具有水平式柵極溝道且 包含柵極長(zhǎng)度L2的選擇柵極晶體管88。此外存儲(chǔ)器單元串80中包含多個(gè)雙 位儲(chǔ)存晶體管單元，例如具有柵極長(zhǎng)度I^的雙位儲(chǔ)存晶體管單元122、 124, 其中存儲(chǔ)器單元串80所包含的雙位儲(chǔ)存晶體管單元數(shù)量可以為16個(gè)或是32 個(gè)，且為PMOS晶體管。其中，選擇柵極晶體管84直接串聯(lián)存儲(chǔ)器單元串 80的一端，選擇柵極晶體管82直接串聯(lián)選擇柵極晶體管84;選擇柵極晶體 管86直接串聯(lián)存儲(chǔ)器單元串80的另一端，選擇柵極晶體管88直接串聯(lián)選 擇4冊(cè)極晶體管86。
在本發(fā)明的優(yōu)選實(shí)施例中，具有水平式柵極溝道的選擇柵極晶體管82、 88永遠(yuǎn)處于耗盡模式，意即，在操作時(shí)，永遠(yuǎn)處于開(kāi)啟狀態(tài)。
圖2d所繪示的為本發(fā)明NAND型快閃存儲(chǔ)器沿著圖1中的有源區(qū)域92 所視的剖面示意圖。快閃存儲(chǔ)器50包含有基底52、存儲(chǔ)器單元串92,設(shè)于 基底52上、具有水平式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管96、 具有凹入式柵極溝道且包含柵極長(zhǎng)度L2的選擇柵極晶體管94、具有水平式 柵極溝道且包含柵極長(zhǎng)度L2的選才奪柵極晶體管98、具有凹入式柵極溝道且 包含柵極長(zhǎng)度L2的選擇柵極晶體管100。此外存儲(chǔ)器單元串92中包含多個(gè) 雙位儲(chǔ)存晶體管單元，例如具有柵極長(zhǎng)度Li的雙位儲(chǔ)存晶體管單元126、 128， 其中存儲(chǔ)器單元串92所包含的雙位儲(chǔ)存晶體管單元數(shù)量可以為16個(gè)或是32 個(gè)，且為PMOS晶體管。其中，選擇柵極晶體管96直接串聯(lián)存儲(chǔ)器單元串 92的一端，選擇柵極晶體管94直接串聯(lián)選擇柵極晶體管96;選擇柵極晶體 管98直接串聯(lián)存儲(chǔ)器單元串92的另一端，選擇柵極晶體管100直接串聯(lián)選 擇柵極晶體管98。在本發(fā)明的優(yōu)選實(shí)施例中，具有水平式柵極溝道的選纟奪柵 極晶體管96、 98永遠(yuǎn)處于耗盡模式，意即，在操作時(shí)，永遠(yuǎn)處于開(kāi)啟狀態(tài)。
請(qǐng)參閱圖3至圖5，其分別繪示本發(fā)明NAND型快閃存儲(chǔ)器50的操作 方式。
如圖3所示，其繪示同時(shí)讀取(read)存儲(chǔ)器單元串68、 92的操作方式。 首先，在存儲(chǔ)器單元串56、 68、 80、 92上施加電壓1伏特，在位接觸 墊IIO上施加電壓O伏特，在位接觸墊112上施加電壓2.5伏特，在基底52 上施加電壓0伏特(圖未示)，并且使柵極導(dǎo)線(xiàn)102、 108呈現(xiàn)關(guān)閉狀態(tài)，以
及^f吏柵極導(dǎo)線(xiàn)104、 106呈現(xiàn)開(kāi)啟狀態(tài)。
值得注意的是，如上述選擇柵極晶體管5S、 64、 72、 74、 82、 88、 96、 98,在操作時(shí)，因?yàn)槭窃诤谋M模式下，所以永遠(yuǎn)處于開(kāi)啟狀態(tài)，因此柵極導(dǎo) 線(xiàn)102、 104、 106、 108的開(kāi)啟和關(guān)閉只影響到選擇柵極晶體管60、 62、 70、 76、 84、 86、 94、 IOO的開(kāi)啟和關(guān)閉。
圖3中所繪示圓圈符號(hào)的選擇柵極晶體管為開(kāi)啟，繪示叉符號(hào)的選擇柵 極晶體管為關(guān)閉，如此一來(lái)，即可讀取存儲(chǔ)器單元串68和92中所儲(chǔ)存的數(shù) 據(jù)。
以下圖4至圖5中所繪示圓圈符號(hào)的選擇柵極晶體管皆為開(kāi)啟，繪示叉 符號(hào)的選擇柵極晶體管皆為關(guān)閉。
如圖4所示，其繪示寫(xiě)入(program)存儲(chǔ)器單元串68、 92的操作方式， 在存儲(chǔ)器單元串56、 68、 80、 92上施加電壓6伏特，在位接觸墊110上的 電壓為浮置(floating)，在位接觸墊112上施加電壓-3伏特，在基底52上施 加電壓O伏特(圖未示)，并且使柵極導(dǎo)線(xiàn)102、 108呈現(xiàn)關(guān)閉狀態(tài)，以及使柵 極導(dǎo)線(xiàn)104、 106呈現(xiàn)開(kāi)啟狀態(tài)，如此一來(lái)，即可將數(shù)據(jù)個(gè)別寫(xiě)入包含于存 儲(chǔ)器單元串68、 92內(nèi)的雙位儲(chǔ)存晶體管單元，例如，雙位儲(chǔ)存晶體管單元 114、 116， 126、 128。
如圖5所示，其繪示區(qū)塊擦除(block erase)存儲(chǔ)器單元串56、 68、 80、 92的操作方式，在存儲(chǔ)器單元串56、 68、 80、 92上施加電壓-7伏特，在位 接觸墊110上施加電壓8伏特，在位接觸墊112上施加電壓8伏特，在基底 52上施加電壓8伏特(圖未示)，本實(shí)施例使4冊(cè)極導(dǎo)線(xiàn)102、 104、 106、 108 皆呈現(xiàn)開(kāi)啟狀態(tài)，如此一來(lái)，即可擦除存儲(chǔ)器單元串56、 68、 80、 92之中 該區(qū)塊所儲(chǔ)存的數(shù)據(jù)。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種快閃存儲(chǔ)器，包含:基底；包含多個(gè)儲(chǔ)存晶體管的存儲(chǔ)器單元串，設(shè)于該基底上，其中該等儲(chǔ)存晶體管分別具有第一柵極長(zhǎng)度；包含第二柵極長(zhǎng)度的第一選擇柵極晶體管，串接于該存儲(chǔ)器單元串；以及包含第三柵極長(zhǎng)度的第二選擇柵極晶體管，串接于該第一選擇柵極晶體管，其中該第一選擇柵極晶體管及該第二選擇柵極晶體管之一包含有凹入式柵極溝道。
2. 如權(quán)利要求1所述的快閃存儲(chǔ)器，其中該存儲(chǔ)器單元串包含多個(gè)雙位 儲(chǔ)存晶體管。
3. 如權(quán)利要求1所述的快閃存儲(chǔ)器，其中該第一柵極長(zhǎng)度、第二柵極長(zhǎng) 度以及第三柵極長(zhǎng)度相等。
4. 一種快閃存儲(chǔ)器，包含 基底；第一有源區(qū)域，位于該基底內(nèi)，其中該第一有源區(qū)域上設(shè)有串接在同一 行上的第 一存儲(chǔ)器單元串包含多個(gè)第 一儲(chǔ)存晶體管、第 一選擇柵極晶體管包 含第一柵極長(zhǎng)度以及第二選擇柵極晶體管包含第二柵極長(zhǎng)度,其中，該第一 選擇柵極晶體管包含第一水平式柵極溝道，該第二選擇柵極晶體管包含第一 凹入式柵極溝道，其中，該等儲(chǔ)存晶體管分別具有第三柵極長(zhǎng)度；以及第二有源區(qū)域，位于該基底內(nèi)，其中該第二有源區(qū)域上設(shè)有串接在同一 行上的第二存儲(chǔ)器單元串包含多個(gè)第二儲(chǔ)存晶體管、第三選擇柵極晶體管包 含第四柵極長(zhǎng)度以及第四選擇柵極晶體管包含第五柵極長(zhǎng)度，其中，該第三 選擇柵極晶體管包含第二凹入式柵極溝道，該第四選擇柵極晶體管包含第二 水平式柵極溝道，其中，該等儲(chǔ)存晶體管分別具有第六柵極長(zhǎng)度，其中，該第一選擇柵極晶體管和該第三選擇柵極晶體管排列在同一列 上，而該第二選擇柵極晶體管和該第四選擇柵極晶體管排列在同 一列上。
5. 如權(quán)利要求4所述的快閃存儲(chǔ)器，其中該第一選擇柵極晶體管緊鄰該 第三選擇柵極晶體管。
6. 如權(quán)利要求4所述的快閃存儲(chǔ)器，其中該第二選擇柵極晶體管緊鄰該第四選擇柵極晶體管。
7. 如權(quán)利要求4所述的快閃存儲(chǔ)器，其中該第一存儲(chǔ)器單元串包含多個(gè) 第一雙位儲(chǔ)存晶體管單元。
8. 如權(quán)利要求4所述的快閃存儲(chǔ)器，其中該第二存儲(chǔ)器單元串包含多個(gè) 第二雙位儲(chǔ)存晶體管單元。
9. 如權(quán)利要求4所述的快閃存儲(chǔ)器，其中該第四柵極長(zhǎng)度、第五柵極長(zhǎng) 度以及第六柵極長(zhǎng)度相等。
10. 如權(quán)利要求4所述的快閃存儲(chǔ)器，其中該第一柵極長(zhǎng)度、第二柵極長(zhǎng) 度以及第三柵極長(zhǎng)度相等。
全文摘要
本發(fā)明公開(kāi)了一種快閃存儲(chǔ)器，其特征在于存儲(chǔ)器單元串的二側(cè)的選擇柵極晶體管分別具有凹入式柵極溝道和水平式柵極溝道兩種不同的結(jié)構(gòu)。由于采用凹入式柵極溝道的設(shè)計(jì)，使連結(jié)選擇柵極晶體管的柵極導(dǎo)線(xiàn)的線(xiàn)距縮小，因此使元件集成度提升，同時(shí)提高淺溝槽隔離工藝的寬裕度。此外，在存儲(chǔ)器單元串的一側(cè)，構(gòu)成至少一選擇柵極溝道為開(kāi)啟狀態(tài)的耗盡元件。
文檔編號(hào)H01L27/115GK101383350SQ20071014880
公開(kāi)日2009年3月11日 申請(qǐng)日期2007年9月3日 優(yōu)先權(quán)日2007年9月3日
發(fā)明者蕭清南, 黃仲麟, 黃信斌 申請(qǐng)人:南亞科技股份有限公司