專利名稱：具有對稱性的薄膜晶體管組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管組件，特別是涉及利用晶體管本身結(jié)構(gòu)的對稱性，來解決朝單一方向成長的多晶硅薄膜上各個(gè)晶體管電性不均勻問題的一種具有對稱性的薄膜晶體管組件。
背景技術(shù)：
使用低溫多晶硅薄膜晶體管(Low Temperature Poly-silicon Thin FilmTransistor，LTPS TFT)技術(shù)所制造的液晶顯示器，與使用非結(jié)晶薄膜晶體管技術(shù)所制造的液晶顯示器相比，低溫多晶硅薄膜晶體管具有較高的載流子移動(dòng)度，也較為適合在玻璃基板上制作大型的集成電路。其中，以連續(xù)側(cè)向結(jié)晶(Sequential Lateral Solidification，SLS)技術(shù)所形成的多晶硅薄膜又比準(zhǔn)分子激光退火(Excimer Laser Annealing，ELA)技術(shù)所形成的多晶硅薄膜具有更高的載體移動(dòng)度。因此，利用連續(xù)側(cè)向結(jié)晶技術(shù)所制造的低溫多晶硅薄膜晶體管相當(dāng)適合于系統(tǒng)面板(System-On-Panel，SOP)的制作。
由于連續(xù)側(cè)向結(jié)晶技術(shù)所形成的多晶硅薄膜，其晶粒會(huì)朝單一方向成長，若是液晶顯示器上的各個(gè)薄膜晶體管彼此之間具有不同的通道方向，電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式將有所不同，造成電性的不均勻。一般在電路設(shè)計(jì)時(shí)，各個(gè)薄膜晶體管的通道方向會(huì)刻意維持一致，如此一來又會(huì)對電路設(shè)計(jì)的自由度造成限制。
如圖1所示，美國專利案號US6521473公開一種以連續(xù)側(cè)向結(jié)晶技術(shù)形成45度角結(jié)晶方向的多晶硅薄膜10，只要是以橫向或縱向通道方向來布局的薄膜晶體管組件12，因電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式相同，故可避免電性不均勻性的問題。
倘若不從激光結(jié)晶方向著手，本發(fā)明提出一種具有對稱性的薄膜晶體管組件。不同于激光結(jié)晶的概念，本發(fā)明利用晶體管本身的對稱結(jié)構(gòu)的特性來配合連續(xù)側(cè)向結(jié)晶技術(shù)，不僅能解決晶體管于排列方向上的限制，也能有效降低組件所占用的電路面積。

發(fā)明內(nèi)容
本發(fā)明所要解決的主要問題在于，在不需要增加工藝復(fù)雜度的前提下，以兼容于一般晶體管的工藝步驟，制作具有對稱性結(jié)構(gòu)的晶體管，進(jìn)而解決晶粒朝單一方向成長的多晶硅薄膜上各個(gè)晶體管電性不均勻的情形。
本發(fā)明還通過特殊設(shè)計(jì)的組件結(jié)構(gòu)布局，增加設(shè)計(jì)者在電路設(shè)計(jì)上的自由度，并減少組件所占用的電路面積。
為達(dá)到上述目的，本發(fā)明提出一種具有對稱性的薄膜晶體管組件，其包括一基板、一多晶硅層以及多個(gè)晶體管。該多晶硅層形成于該基板上，且具有多個(gè)朝一結(jié)晶方向排列的硅晶粒；該每一多個(gè)晶體管包含有形成于該多晶硅層中的一源極區(qū)域、一漏極區(qū)域以及一信道區(qū)域，其中該信道區(qū)域位于該源極區(qū)域與該漏極區(qū)域之間，且為一對稱的圖案結(jié)構(gòu)，使該多個(gè)晶體管的通道電流實(shí)質(zhì)上流經(jīng)相同的硅晶粒。所述多晶硅層以連續(xù)側(cè)向結(jié)晶工藝所形成。
所述信道區(qū)域與該源極區(qū)域的相鄰邊界面，實(shí)質(zhì)上和該信道區(qū)域與該漏極區(qū)域的相鄰邊界面具有相同的形狀。且該信道區(qū)域于該結(jié)晶方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)；或是于該結(jié)晶方向的垂直方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)；或是于與該結(jié)晶方向呈45度角度差的方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)。
所述的源極區(qū)域圍繞該信道區(qū)域，且該信道區(qū)域圍繞該漏極區(qū)域。
所述的漏極區(qū)域圍繞該信道區(qū)域，且該信道區(qū)域圍繞該源極區(qū)域。
所述的信道區(qū)域?yàn)橐粓A形的環(huán)狀區(qū)域、一正多邊形的框狀區(qū)域、一L形區(qū)域、一扇型區(qū)域。
所述的信道區(qū)域與該源極層之間形成有一輕摻雜層。
所述的信道區(qū)域與該漏極層之間形成有一輕摻雜層。
所述的每一晶體管包含有一柵極區(qū)域，柵極區(qū)域位于該信道區(qū)域的上方。
本發(fā)明可避免發(fā)生電性不均勻的情況，同時(shí)增加電路設(shè)計(jì)的自由度，并減少晶體管所占用的電路面積。


圖1為現(xiàn)有技術(shù)的示意圖；圖2A為本發(fā)明第一較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖；圖2B為本發(fā)明第一較佳實(shí)施例具有對稱性的薄膜晶體管組件在配置柵極及金屬導(dǎo)線的示意圖；圖3為本發(fā)明第二較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖；圖4為本發(fā)明第三較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖；圖5為本發(fā)明第四較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖。
其中，附圖標(biāo)記10～多晶硅薄膜 12～薄膜晶體管組件20～基板21～多晶硅層22、24～晶體管 221、241～漏極區(qū)域222、242～信道區(qū)域 223、243～源極區(qū)域224、244～柵極區(qū)域 225、245～漏極金屬導(dǎo)線226、246～源極金屬導(dǎo)線 23～絕緣層25～像素電極31、41、51～多晶硅層32、34、36、42、44、46、48、52、54、56、58～晶體管321、341、361、421、521～漏極區(qū)域322、342、362、422、522～信道區(qū)域323、343、363、423、523～源極區(qū)域具體實(shí)施方式
為使對本發(fā)明的特征、目的及功能有更進(jìn)一步的認(rèn)識與了解，現(xiàn)配合附圖詳細(xì)說明如后本發(fā)明較佳實(shí)施例具有對稱性的薄膜晶體管組件于制作時(shí)，可先以濺射(Sputtering)方式與低壓化學(xué)汽相沉積(Low Pressure Chemical VaporDeposition，LP-CVD)方式將非晶硅(α-Si)薄膜堆積在玻璃基板或石英基板上；接著以連續(xù)側(cè)向結(jié)晶(Sequential Lateral Solidification，SLS)技術(shù)將非晶硅薄膜轉(zhuǎn)換為多晶硅薄膜，此時(shí)多晶硅薄膜中的硅晶粒會(huì)朝單一結(jié)晶方向成長。
為了避免多組電路中的各個(gè)晶體管在信道區(qū)域內(nèi)的電流方向彼此不一致，例如部份晶體管的電流方向完全平行于結(jié)晶方向；部份晶體管的電流方向完全垂直于結(jié)晶方向，而對電路的效能造成影響。通過本發(fā)明較佳實(shí)施例具有對稱性的薄膜晶體管組件，其特殊的結(jié)構(gòu)布局可有效解決上述問題，使得電路設(shè)計(jì)者在安排薄膜晶體管組件時(shí)不會(huì)受到排列方向的限制，也能有效降低組件所占用的電路面積。
請參考圖2A，其為本發(fā)明第一較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖。硅晶粒朝單一結(jié)晶方向成長的多晶硅層21形成于基板(未圖示)上方，晶體管22內(nèi)的漏極區(qū)域221、信道區(qū)域222及源極區(qū)域223，由內(nèi)向外依序呈現(xiàn)一同心圓的結(jié)構(gòu)布局。當(dāng)晶體管22動(dòng)作時(shí)，信道區(qū)域222的電流呈一放射狀由漏極區(qū)域221向外往源極區(qū)域223流動(dòng)；同樣地，晶體管24在信道區(qū)域242的電流也由漏極區(qū)域241向外往源極區(qū)域243流動(dòng)。因此，不管多晶硅層21的結(jié)晶方向?yàn)楹危w管22與晶體管24其電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式是一樣的，故可避免電性不均勻的情形。
請參考圖2B，其為本發(fā)明第一較佳實(shí)施例具有對稱性的薄膜晶體管組件在配置柵極及金屬導(dǎo)線的示意圖。
多晶硅層21形成于基板20上，多晶硅層21通過半導(dǎo)體制造技術(shù)可定義出晶體管22的圓形漏極區(qū)域221，環(huán)形信道區(qū)域222及環(huán)形源極區(qū)域223，以及晶體管24的圓形漏極區(qū)域241，環(huán)形信道區(qū)域242及環(huán)形源極區(qū)域243。在絕緣層23上方則分別定義出晶體管22、24各自的環(huán)形柵極區(qū)域224、244。環(huán)形柵極區(qū)域224、244位于環(huán)形信道區(qū)域222、242的上方，若從俯視方向觀看，環(huán)形柵極區(qū)域224、244分別包覆一內(nèi)電極，該內(nèi)電極即為環(huán)形信道區(qū)域222及242。換言之，此晶體管結(jié)構(gòu)以一柵極包覆一內(nèi)電極。接著再以銦錫氧化物(ITO)為材料的像素電極25通過漏極金屬導(dǎo)線225及245連接漏極區(qū)域221及241，至于源極金屬導(dǎo)線226、246則可連接其它晶體管，或是將晶體管22及24相互連接。
請參考圖3，其為本發(fā)明第二較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖。硅晶粒朝單一結(jié)晶方向成長的多晶硅層31形成于基板(未圖示)上方，晶體管32內(nèi)的漏極區(qū)域321、信道區(qū)域322及源極區(qū)域323，由內(nèi)向外依序呈現(xiàn)一正方形的結(jié)構(gòu)布局。當(dāng)晶體管32動(dòng)作時(shí)，信道區(qū)域322的電流由漏極區(qū)域321向外往源極區(qū)域323流動(dòng)；同樣地，晶體管34在信道區(qū)域342的電流也由漏極區(qū)域341向外往源極區(qū)域343流動(dòng)。因此，不管多晶硅層30的結(jié)晶方向?yàn)楹?，晶體管32與晶體管34其電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式是一樣的，故可避免電性不均勻的情況出現(xiàn)。
此外，晶體管36雖然與晶體管32之間有一45度的角度差，其信道區(qū)域362的電流由漏極區(qū)域361向外往源極區(qū)域363流動(dòng)時(shí)，電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式，實(shí)質(zhì)上可等效于晶體管32其電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式，故兩者所呈現(xiàn)的電性實(shí)質(zhì)上一樣的或是相當(dāng)接近。然而不管晶體管32與晶體管36之間的角度差為何，只要具有上述方形結(jié)構(gòu)且具有相同面積的晶體管，其呈現(xiàn)的電性實(shí)質(zhì)上一樣的或是相當(dāng)接近，故可避免電性不均勻的情形。
大抵上，以正多邊型結(jié)構(gòu)所組成的漏極區(qū)域、信道區(qū)域及源極區(qū)域的各種組合，其呈現(xiàn)的電性實(shí)質(zhì)上一樣的或是相當(dāng)接近。舉凡正三角形、正五邊型…等各種結(jié)構(gòu)布局皆應(yīng)視為本發(fā)明的進(jìn)一步實(shí)施狀況。
請參考圖4，其為本發(fā)明第三較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖。硅晶粒朝單一結(jié)晶方向成長的多晶硅層41形成于基板(未圖示)上方，晶體管42內(nèi)的漏極區(qū)域421、信道區(qū)域422及源極區(qū)域423，由內(nèi)向外依序呈現(xiàn)一L字型的結(jié)構(gòu)布局。當(dāng)晶體管42動(dòng)作時(shí)，信道區(qū)域422的電流呈由漏極區(qū)域421向外往源極區(qū)域423流動(dòng)，至于晶體管44、46及48其電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式與晶體管42是一樣的，故可避免電性不均勻的情形，當(dāng)L字型的晶體管，彼此之間不是以上述90度角度差排列時(shí)，彼此的電性則不相同，故無法避免電性不均勻的情形。。
請參考圖5，其為本發(fā)明第四較佳實(shí)施例具有對稱性的薄膜晶體管組件于俯視方向的信道區(qū)域示意圖。硅晶粒朝單一結(jié)晶方向成長的多晶硅層51形成于基板(未圖示)上方，晶體管52內(nèi)的漏極區(qū)域521、信道區(qū)域522及源極區(qū)域523，由內(nèi)向外依序呈現(xiàn)一扇形的結(jié)構(gòu)布局。當(dāng)晶體管52動(dòng)作時(shí)，信道區(qū)域522的電流呈由漏極區(qū)域521向外往源極區(qū)域523流動(dòng)，至于晶體管54、56及58其電流流經(jīng)信道時(shí)所經(jīng)過的晶界數(shù)及排列方式與晶體管52是一樣的，故可避免電性不均勻的情況出現(xiàn)。當(dāng)扇形的晶體管，彼此之間不是以上述90度角度差排列時(shí)，彼此之間的電性則不相同，故無法避免電性不均勻的情況。
大體上，只要各個(gè)晶體管的信道區(qū)域與該源極區(qū)域的相鄰邊界面，實(shí)質(zhì)上和信道區(qū)域與漏極區(qū)域的相鄰邊界面具有相同的形狀。且信道區(qū)域具有一對稱的圖案結(jié)構(gòu)，例如信道區(qū)域于結(jié)晶方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)；或信道區(qū)域于該結(jié)晶方向的垂直方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)；或信道區(qū)域于與該結(jié)晶方向呈45度角度差的方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)。各個(gè)晶體管的通道電流實(shí)質(zhì)上可視為流經(jīng)相同的硅晶粒，而呈現(xiàn)相同的電氣特性。
此外，晶體管的源極區(qū)域可圍繞信道區(qū)域，且信道區(qū)域可圍繞漏極區(qū)域；反之漏極區(qū)域可圍繞信道區(qū)域，且信道區(qū)域可圍繞源極區(qū)域。而信道區(qū)域與源極層之間可另外形成一輕摻雜層(Lightly Doped Drain，LDD)。同樣地，信道區(qū)域與漏極層之間也可另外形成一輕摻雜層。
綜上所述，本發(fā)明提出一種具有對稱性的薄膜晶體管組件。利用晶體管本身的結(jié)構(gòu)特性，解決晶體管于排列方向上的限制，使得各個(gè)晶體管之間的電性表現(xiàn)不會(huì)差異過大，同時(shí)增加電路設(shè)計(jì)的自由度，并減少晶體管所占用的電路面積。此具有對稱性的薄膜晶體管組件可用于顯示器上的多組電路。
以上所述，僅為本發(fā)明的較佳實(shí)施例，當(dāng)不能用以限制本發(fā)明的范圍。即大凡依本發(fā)明權(quán)利要求所做的等效變化及修改，仍將不失本發(fā)明的要義所在，不脫離本發(fā)明的精神和范圍，都應(yīng)視為本發(fā)明的進(jìn)一步實(shí)施例。
權(quán)利要求
1.一種具有對稱性的薄膜晶體管組件，其特征在于，包括一基板；一多晶硅層，形成于該基板上，其具有多個(gè)朝一結(jié)晶方向排列的硅晶粒；以及多個(gè)晶體管，該每一晶體管包含有形成于該多晶硅層中的一源極區(qū)域、一漏極區(qū)域以及一信道區(qū)域，其中該信道區(qū)域位于該源極區(qū)域與該漏極區(qū)域之間，且為一對稱的圖案結(jié)構(gòu)，使該多個(gè)晶體管的通道電流實(shí)質(zhì)上流經(jīng)相同的硅晶粒。
2.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該多晶硅層以連續(xù)側(cè)向結(jié)晶工藝所形成。
3.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域與該源極區(qū)域的相鄰邊界面，實(shí)質(zhì)上和該信道區(qū)域與該漏極區(qū)域的相鄰邊界面具有相同的形狀。
4.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域于該結(jié)晶方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)。
5.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域于該結(jié)晶方向的垂直方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)。
6.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域于與該結(jié)晶方向呈45度角度差的方向的兩側(cè)實(shí)質(zhì)上具有相同的圖案結(jié)構(gòu)。
7.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該源極區(qū)域圍繞該信道區(qū)域，且該信道區(qū)域圍繞該漏極區(qū)域。
8.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該漏極區(qū)域圍繞該信道區(qū)域，且該信道區(qū)域圍繞該源極區(qū)域。
9.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域?yàn)橐粓A形的環(huán)狀區(qū)域。
10.如權(quán)利要求1所述的薄膜晶體管，其特征在于，該信道區(qū)域?yàn)橐徽噙呅蔚目驙顓^(qū)域。
11.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域?yàn)橐籐形區(qū)域。
12.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域?yàn)橐簧刃蛥^(qū)域。
13.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域與該源極層之間形成有一輕摻雜層。
14.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該信道區(qū)域與該漏極層之間形成有一輕摻雜層。
15.如權(quán)利要求1所述的薄膜晶體管組件，其特征在于，該每一晶體管包含有一柵極區(qū)域。
16.如權(quán)利要求15所述的薄膜晶體管組件，其特征在于，該柵極區(qū)域位于該信道區(qū)域的上方。
全文摘要
本發(fā)明涉及一種具有對稱性的薄膜晶體管組件，其包括一基板、一多晶硅層以及多個(gè)晶體管。該多晶硅層形成于該基板上，且具有多個(gè)朝一結(jié)晶方向排列的硅晶粒；該每一多個(gè)晶體管包含有形成于該多晶硅層中的一源極區(qū)域、一漏極區(qū)域以及一信道區(qū)域，其中該信道區(qū)域位于該源極區(qū)域與該漏極區(qū)域之間，且為一對稱的圖案結(jié)構(gòu)，使該多個(gè)晶體管的通道電流實(shí)質(zhì)上流經(jīng)相同的硅晶粒。本發(fā)明可避免發(fā)生電性不均勻的情況，同時(shí)增加電路設(shè)計(jì)的自由度，并減少晶體管所占用的電路面積。
文檔編號H01L29/786GK101043040SQ200610065479
公開日2007年9月26日 申請日期2006年3月22日 優(yōu)先權(quán)日2006年3月22日
發(fā)明者陳柏求, 何金原 申請人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院