專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有微細化的晶體管的半導(dǎo)體裝置，尤其是關(guān)于光鄰近效應(yīng)措施。
背景技術(shù)：
半導(dǎo)體集成電路(LSI)設(shè)計中的傳輸延遲時間的不均勻的主要原因是工作電源電壓、溫度、工藝上的不均勻等。作為LSI必須設(shè)計成即使在最惡劣的情況下也能夠保障其工作。晶體管的要素中特別是柵極長度是規(guī)定晶體管工作的重要要素，柵極長度的不均勻的影響，在工藝上的不均勻中占有非常大的比例。伴隨著晶體管的微細化發(fā)展，柵極長度不斷變短，柵極長度的不均勻度在變大。因此，傳輸延遲時間的不均勻度變大，由于設(shè)計差距變大，提供高性能的LSI變得困難。
另外，一般地，在半導(dǎo)體制造工藝中，通過反復(fù)進行包含抗蝕劑涂布、曝光、顯影的光刻法(photolithography照相平板印刷術(shù))工藝，通過利用抗蝕劑掩模進行要素圖案形成的蝕刻工藝，以及抗蝕劑除去工藝，在半導(dǎo)體基板上形成集成電路。形成晶體管柵極時，也要進行光刻法工序、蝕刻工序、以及抗蝕劑除去工序。該光刻法工序的曝光時，圖案尺寸若在曝光波長以下，由于因反射光引起的光鄰近效應(yīng)，設(shè)計時的布線圖的尺寸和半導(dǎo)體基板上的圖案尺寸的誤差變大。
作為解決這種問題的技術(shù)是采用相位移位掩模的超解像技術(shù)，或通過修正在掩模上繪出的電路圖案，校正光鄰近效應(yīng)之影響的OPC(OpticalProximity Correction)等技術(shù)(例如，參照專利文獻1)。然而，由于不能從原理上避免光鄰近效應(yīng)，所以超解像技術(shù)和OPC等的制造，僅通過工序技術(shù)很難避免，希望有出自設(shè)計方面的光鄰近效應(yīng)良好的半導(dǎo)體裝置的結(jié)構(gòu)。
〔專利文獻〕特開平8-272075號公報。
如前所述，伴隨著晶體管的微細化的發(fā)展，柵極長度變短，對柵極曝光時，由反射光引起的光鄰近效應(yīng)的影響變大。柵極形成時的光鄰近效應(yīng)因晶體管的柵極布線案而產(chǎn)生，不僅成為晶體管間的柵極長度不均勻的原因，也成為沿柵極寬度方向柵極長度不均勻的原因。特別是，在連續(xù)的柵極多晶硅膜中，對于具有存在于活性區(qū)域的作為晶體管之要素的柵極電極單元、由柵極電極單元延伸至元素分離區(qū)域上的柵極布線單元、以及用于形成連接?xùn)艠O布線和上層的布線的觸點的焊盤(pad)單元的情況下，能在焊盤單元和柵極布線單元的邊界部位形成的優(yōu)角，由于光鄰近效應(yīng)會變圓，由于其對活性區(qū)域上柵極電極單元的尺寸的影響，即在晶體管的柵極長度上產(chǎn)生誤差。
圖7(a)、(b)依次分別為，表示以往的半導(dǎo)體裝置(例如標(biāo)準(zhǔn)單元)的設(shè)計形狀的平面圖，以及表示以往的半導(dǎo)體裝置制造后的形狀的平面圖。
如圖7(a)所示，以往的半導(dǎo)體裝置是橫跨由STI等所形成元素分離區(qū)域圍成的P型擴散區(qū)域及N型擴散區(qū)域而設(shè)的。因此，在橫跨P型擴散區(qū)域、N型擴散區(qū)域以及元素分離區(qū)域形成的柵極多晶硅膜中，位于P型擴散區(qū)域或N型擴散區(qū)域表面的部分是柵極電極單元(柵極)G101，位于元素分離區(qū)域表面的部分是柵極布線單元G102，在柵極布線單元G102的中央附近被以大面積的矩形狀擴大的部分是觸點焊盤單元G103，在觸點焊盤單元G103上設(shè)用于和上層布線連接的觸點C103。于是，在P型擴散區(qū)域上配置有具有柵極寬度W1、柵極長度L的柵極G101的P型晶體管，在N型擴散區(qū)域上配置有具有柵極寬度W2、柵極長度L的柵極G101的N型晶體管。另外，在P型擴散區(qū)域和N型擴散區(qū)域上分別配置有源·漏極觸點C101、C102、C104、C105。
圖7(b)表示具有圖7(a)所示的設(shè)計形狀的半導(dǎo)體裝置，經(jīng)過光刻法工序、蝕刻工序以及抗蝕劑除去工序的半導(dǎo)體制造工藝后，實際在半導(dǎo)體基板上形成的形狀。如圖7(a)所示，在柵極布線單元G102和觸點焊盤單元G103的邊界部上有優(yōu)角部分，曝光時，由于光鄰近效應(yīng)使優(yōu)角會變圓。其結(jié)果如圖7(b)所示，在觸點焊盤單元的附近的擴散區(qū)域的一端，柵極長度變?yōu)長’+ΔL，會相對由設(shè)計尺寸所望的L’產(chǎn)生ΔL的誤差。通過將從觸點焊盤單元G103到擴散區(qū)域的距離做得足夠大，可抑制由光鄰近效應(yīng)引起的柵極長度的誤差，但相反，半導(dǎo)體裝置的面積增大，且因集成度降低而不是現(xiàn)實的方法。

發(fā)明內(nèi)容
本發(fā)明的目的為提供一種旨在抑制由光鄰近效應(yīng)引起的柵極長度的不均勻，在微細化工序中也實現(xiàn)高性能的LSI的半導(dǎo)體裝置的結(jié)構(gòu)。
本發(fā)明的半導(dǎo)體裝置，設(shè)柵極長度方向尺寸恒定的柵極導(dǎo)體膜，所述柵極導(dǎo)體膜具有位于擴散區(qū)域表面的柵極電極單元和位于元素分離區(qū)域表面的柵極布線單元，柵極觸點的柵極長度方向尺寸做得比柵極布線單元的柵極長度方向尺寸大。
藉此，由于在柵極導(dǎo)體膜的平面形狀中不形成優(yōu)角部分，因而能夠得到抑制了由光鄰近效應(yīng)引起的MIS晶體管的柵極長度的不均勻的半導(dǎo)體裝置。
對于柵極導(dǎo)體膜是在一個擴散區(qū)域上設(shè)有多個的情況下，多個設(shè)成使得柵極觸點分別接觸各柵極布線單元，并通過設(shè)接觸柵極觸點的一條布線，能夠防止一般的梳形柵極中產(chǎn)生的因光鄰近效應(yīng)引起的MIS晶體管的柵極長度的不均勻，并且發(fā)揮同具有梳形柵極的MIS晶體管相同的功能。
另外，對于柵極導(dǎo)體膜是在一個擴散區(qū)域表面設(shè)有多個的情況下，通過使柵極觸點為橫跨各柵極布線單元而延伸的共通柵極觸點，更加簡化構(gòu)成。
對于柵極導(dǎo)體膜是具有N型多晶硅膜和P型多晶硅膜的情況下，設(shè)個別地連接在N型多晶硅膜和P型多晶硅膜的各柵極布線單元的1對的柵極觸點，通過設(shè)連接在1對的柵極觸點的布線，即使存在P-N邊界部分的柵極導(dǎo)體膜的斷線，也能確保柵極導(dǎo)體膜的電連接。
另外，在本發(fā)明的半導(dǎo)體裝置中，進而，在各柵極布線單元的表面，還設(shè)平面上的面積比柵極觸點大的導(dǎo)體焊盤，通過使柵極觸點接觸導(dǎo)體焊盤，能夠防止同時形成柵極觸點孔和源·漏極觸點孔時向柵極觸點孔的元素分離區(qū)域的穿透。
根據(jù)本發(fā)明，由于能夠抑制在各種MIS晶體管的光刻法工序中產(chǎn)生的由光鄰近效應(yīng)引起的MIS晶體管的柵極長度的不均勻，可減小設(shè)計差距，由此能夠提供高性能的LSI。


圖1(a)、(b)依次分別表示第一實施方式的半導(dǎo)體裝置的設(shè)計形狀的平面圖，以及表示第一實施方式的半導(dǎo)體裝置制造后的形狀的平面圖。
圖2(a)、(b)、(c)依次分別表示第二實施方式的半導(dǎo)體裝置的布線形成前的元素分離區(qū)域上的柵極多晶硅膜的形狀的平面圖、表示布線形成后的柵極多晶硅膜等的形狀的剖面圖、表示布線形成后的柵極多晶硅膜的形狀沿IIc-IIc線的剖面圖。
圖3(a)、(b)依次分別表示第三實施方式的半導(dǎo)體裝置的柵極多晶硅膜的形狀的平面圖、以及沿IIc-IIc線的剖面圖。
圖4(a)、(b)依次分別表示第三實施方式的第一變形例的平面圖，以及表示第三實施方式的第二變形例的剖面圖。
圖5(a)～(c)的左圖表示第四實施方式的半導(dǎo)體裝置的制造工序的一部分的剖面圖，右圖是表示第四實施方式的半導(dǎo)體裝置制造工序的一部分的平面圖。
圖6(a)、(b)、(c)依次分別表示第四實施方式的變形例所涉及的半導(dǎo)體裝置的布線形成前的元素分離區(qū)域上的柵極多晶硅膜的形狀的平面圖、表示布線形成后的柵極多晶硅膜的形狀的平面圖、表示布線形成后的柵極多晶硅膜等的形狀沿VIc-VIc線的剖面圖。
圖7(a)、(b)依次分別表示以往的半導(dǎo)體裝置(例如標(biāo)準(zhǔn)存儲單元)的設(shè)計形狀的平面圖、以及表示以往的半導(dǎo)體裝置的制造后的形狀的平面圖。
圖中G0、G10、G20、G30、G40-柵極多晶硅膜，G1、G11、G21、G31、G41-柵極電極單元，G2、G12、G22、G32、G42-柵極布線單元，C3、C13、C23-柵極觸點，C1、C2、C4、C5、C6、C23-源·漏極觸點，P21-共通柵極觸點，31-源·漏極區(qū)域，35-側(cè)面壁，36-第1層間絕緣膜，37-第2層間絕緣膜，38-焊盤，39-第3層間絕緣膜，40-柵極觸點，41-源·漏極觸點。
具體實施例方式
(第一實施方式)以下，參照

關(guān)于本發(fā)明的第一實施方式。圖1(a)、(b)順次分別表示第一實施方式的半導(dǎo)體裝置(例如標(biāo)準(zhǔn)存儲單元)的設(shè)計形狀的平面圖、以及表示第一實施方式的半導(dǎo)體裝置的制造后的形狀的平面圖。
如圖1(a)所示，第1實施方式的半導(dǎo)體裝置，跨接由STI等所形成的元素分離區(qū)域圍成的P型擴散區(qū)域和N型擴散區(qū)域而設(shè)計的。因此，在跨接P型擴散區(qū)域，N型擴散區(qū)域以及元素分離區(qū)域形成的柵極導(dǎo)體膜的柵極多晶硅膜G0中，位于P型擴散區(qū)域或N型擴散區(qū)域上的部分是柵極電極單元(柵極)G1，位于元素分離區(qū)域上的部分是柵極布線單元G2，在柵極布線單元G2上設(shè)有用于同上層布線連接的觸點C3。從而，在P型擴散區(qū)域上配置具有柵極寬W1，柵極長L的柵極G1的P型晶體管，在N型擴散區(qū)域上配置有具有柵極寬W2，柵極長L的柵極G1的N型晶體管。另外，在P型擴散區(qū)域以及N型擴散區(qū)域上分別配置有源·漏極觸點C1、C2、C4、C5。
這里，如圖1所示，本實施方式的半導(dǎo)體裝置的設(shè)計形狀的特征為不設(shè)在以往的半導(dǎo)體裝置中設(shè)的柵極布線單元的觸點焊盤單元，柵極多晶硅膜G0的平面形狀是直線狀(長方形)的點。另外，柵極多晶硅膜上的觸點C3的直徑(特別是柵極長度方向尺寸)，比柵極多晶硅膜G0的柵極長度方向尺寸要大。
圖1(b)表示具有圖1(a)所示形狀的半導(dǎo)體裝置，通過光刻法工序，蝕刻工序以及抗蝕劑除去工序的諸半導(dǎo)體裝置制造工序后，實際地在半導(dǎo)體基板上所形成的形狀。
如圖1(b)所示，半導(dǎo)體基板上形成的柵極多晶硅膜G0，保持直線狀(長方形)。這樣，由于在圖1(a)所示的柵極多晶硅膜G0的設(shè)計形狀中沒有優(yōu)角部分，因而不產(chǎn)生光鄰近效應(yīng)。為此，在本實施方式的半導(dǎo)體裝置中，所有元素分離區(qū)域、P型擴散區(qū)域以及N型擴散區(qū)域中，柵極長度方向尺寸成為大約恒定的值L’。
根據(jù)本實施方式，若將柵極晶體管膜G0的平面設(shè)計形狀做成直線狀(長方形)，通過固定柵極長度方向尺寸，即使不擴大與活性區(qū)域彼此隔離的元素分離區(qū)域的寬度，也能夠使擴散區(qū)域上柵極電極單元G1’的柵極長度方向的尺寸保持固定。因此，在維持高的半導(dǎo)體裝置集成度的同時，抑制光鄰近效應(yīng)引起的柵極長度方向尺寸的不均勻。
(第二實施方式)在第一實施方式中，說明了通過將柵極電極形狀做成直線狀(長方形)，柵極長度方向的尺寸為恒定，抑制由光鄰近效應(yīng)引起的MIS晶體管的柵極長度的不均勻的結(jié)構(gòu)。
然而，在具有雙柵結(jié)構(gòu)的CMOS器件中，在P溝道型MIS晶體管的柵極電極中摻雜P型雜質(zhì)，在N溝道型MIS晶體管的柵極電極中摻雜P型雜質(zhì)。也就是說，在位于柵極多晶硅膜中的P型阱區(qū)域表面的部分形成N型多晶硅膜，在位于柵極多晶硅膜中的N型阱區(qū)域表面的部分形成P型多晶硅膜。因此，在N型多晶硅膜和P型多晶硅膜的邊界，若柵極長度方向尺寸比某一值小，多晶硅膜有斷線的危險。
因此，在第二實施方式中，說明盡管將多晶硅膜的平面形狀做成直線狀(長方形)，即使多晶硅膜斷線，也能保持電連接的結(jié)構(gòu)。
圖2(a)、(b)、(c)依次分別表示第二實施方式的半導(dǎo)體裝置的布線形成前的元素分離區(qū)域上的柵極多晶硅膜的形狀的平面圖、表示布線形成后的柵極多晶硅膜及金屬布線的形狀的剖面圖、表示布線形成后的柵極多晶硅膜和金屬布線等的形狀沿IIc-IIc線的剖面圖。在圖2(c)中省略了形成觸點的層間絕緣膜的圖示。
如圖2(a)所示，作為柵極長度方向尺寸恒定的直線狀(長方形)的柵極導(dǎo)體膜的柵極多晶硅膜G10的柵極布線單元G12，具有位于P型阱區(qū)域表面的N型多晶硅膜G12a，以及位于N型阱區(qū)域表面的P型多晶硅膜G12b。N型多晶硅膜G12a上設(shè)有第1觸點C13a，P型多晶硅膜G12b上設(shè)有第2觸點C13b。第1觸點C13a和第2觸點C13b的直徑比柵極多晶硅膜G10的柵極長度方向的尺寸要大。
如圖2(b)、(c)所示，布線形成后，在第1觸點C13a和第2觸點C13b的上方形成有用于連接兩者的金屬布線M11。
若借助本實施方式的半導(dǎo)體裝置，通過設(shè)直線狀(長方形)的柵極膜G10，即使N型多晶硅膜G12a和P型多晶硅膜G12b的邊界產(chǎn)生斷線，通過第1、第2觸點C13a、C13b和金屬布線M11，也能夠確保N型多晶硅膜G12a和P型多晶硅膜G12b的電連接。
這樣，對于柵極多晶硅膜G10的平面形狀是直線狀(長方形)，即使柵極長度方向尺寸恒定的情況下，也能夠使P型阱區(qū)域和N型阱區(qū)域的邊界區(qū)域上，也就是N型多晶硅膜和P型多晶硅膜的邊界區(qū)域的柵極多晶硅膜G10的斷線得到補償。
(第三實施方式)圖3(a)、(b)依次分別表示第三實施方式的半導(dǎo)體裝置的柵極多晶硅膜和金屬布線的形狀的平面圖、以及沿IIIb-IIIb線的剖面圖。在圖3(b)中，省略形成觸點的層間絕緣膜。
如圖3(a)、(b)所示，在本實施方式中，采用作為梳型柵極的替代的多個直線狀(長方形)柵極多晶硅膜G20a～G20c的各柵極布線單元G21a～G21c通過金屬布線M21連接的結(jié)構(gòu)。
第三實施方式的半導(dǎo)體裝置，跨接由STI等所形成的元素分離區(qū)域圍成的N型擴散區(qū)域和P型擴散區(qū)域而設(shè)著。因此，在橫跨P型擴散區(qū)域，N型擴散區(qū)域以及元素分離區(qū)域形成的各柵極多晶硅膜G20a～G20c中，位于P型擴散區(qū)域或N型擴散區(qū)域上的部分是柵極電極單元(柵極)G21a～G21c，位于元素分離區(qū)域上的部分是柵極布線單元G22a～G22c。貫通層間絕緣膜，設(shè)有連接在柵極布線單元G22a～G22c上的、且用于連接上層布線和柵極多晶硅膜G20a～G20c的柵極觸點C23a～C23c，以及連接各柵極觸點C23a～C23c的金屬布線M21。柵極觸點C23a～C23的直徑(特別是柵極長度方向尺寸)比柵極多晶硅膜20的柵極長度方向尺寸L大。
另外，在P型擴散區(qū)域上配置有具有柵極寬W1，柵極長L的柵極G21a～G21c的P型MIS晶體管，在N型擴散區(qū)域上配置有具有柵極寬W2，柵極長L的柵極G21a～G21c的N型MIS晶體管。另外，在P型擴散區(qū)域以及N型擴散區(qū)域上分別配置有源·漏極觸點C26。
在以往的梳型電極結(jié)構(gòu)中，由于在各柵極的連接部分存在必要的優(yōu)角，在制造過程中，因光鄰近效應(yīng)而使MIS晶體管的柵極長度產(chǎn)生不均勻。與此相對，在本實施方式中，通過借助于各柵極布線單元表面的觸點、用金屬布線來進行多個柵極多晶硅膜間的電連接，可使各柵極多晶硅膜的形狀為直線狀(長方形)而使柵極長度方向的尺寸恒定。因而，可以抑制光鄰近效應(yīng)引起的MIS晶體管的長度不均勻度。
另外，第三實施方式對于時鐘元件等MIS晶體管的柵極長度容許度嚴格的元件更適用，從而能夠發(fā)揮顯著的效果。
-第三實施方式的變形例-圖4(a)、(b)依次分別表示第三實施方式的第一變形例的平面圖、以及第三實施方式的第二變形例的剖面圖。
如圖4(a)所示，在第三實施方式的第一變形例的半導(dǎo)體裝置中，作為位于P型擴散區(qū)域-N型擴散區(qū)域的元素分離區(qū)域表面的柵極布線單元上的觸點的替代，在位于夾持P型擴散區(qū)域、N型擴散區(qū)域的兩側(cè)的元素分離區(qū)域表面的柵極布線單元G22a～G22c之上，設(shè)有各一對的觸點C23a～C23c，并且，在各一對的觸點C23a～C23c之上，設(shè)有與對各一對的觸點C23a～C23c電連接的金屬布線M21。柵極多晶硅膜G20a～G20c、P型擴散區(qū)域、N型擴散區(qū)域以及源·漏極觸點C26的結(jié)構(gòu)與第三實施方式相同。
雖然圖中未示出，但在P型擴散區(qū)域、N型擴散區(qū)域的下方，各自形成有N型阱區(qū)域，P型阱區(qū)域，柵極多晶硅膜G20a～G20c在N型阱區(qū)域上為P型多晶硅膜，在P型阱區(qū)域上為N型多晶硅膜。從而，在各柵極多晶硅膜G20a～G20c中，在N型阱區(qū)域和P型阱區(qū)域的中間點附近，存在P型多晶硅膜-N型多晶硅膜的邊界。
通過該變形例，同第三實施方式一樣，能夠抑制如梳形柵極的因光鄰近效應(yīng)引起的MIS晶體管的柵極長度的不均勻。因此，除了第三實施形態(tài)的效果之外，同第二實施方式一樣，即使N型多晶硅膜和P型多晶硅膜的邊界區(qū)域產(chǎn)生斷線，也能夠確保各柵極多晶硅膜G20a～G20c的電連接。
另外，如圖4(b)所示，在第三實施方式的第二變形例的半導(dǎo)體裝置中，各柵極多晶硅膜G20a～G20c的柵極布線單元G22a～G22c，通過其上形成的共通的柵極觸點P21電連接著。也就是說，作為第三實施方式的觸點C23a～C23c以及金屬布線單元M21的替代，設(shè)有共通的柵極觸點P21。
通過該變形例，同第三實施方式一樣，能夠抑制如梳型電極的因光鄰近效應(yīng)引起的MIS晶體管的柵極長度不均勻。
另外，即使存向柵極多晶硅膜G20的雙柵極用P型雜質(zhì)和N型雜質(zhì)的注入掩模的位置偏離，通過將與共通柵極觸點P21的柵極長度方向垂直的方向的尺寸設(shè)定為使共通柵極觸點P21跨接N型多晶硅膜及P型多晶硅膜的雙方，除了第三實施方式的效果以外，同第二實施方式一樣，即使N型多晶硅膜和P型多晶硅膜的邊界區(qū)域產(chǎn)生斷線，也能夠確保各柵極多晶硅膜G20a～G20c的電連接。
另外，在第三實施方式中，在各柵極布線單元表面形成按后述第四實施方式中形成的焊盤，并設(shè)計其焊盤各自到達的多個柵極觸點，除了發(fā)揮除了第四實施方式的效果之外，也能發(fā)揮第三實施方式的效果。
這種情況下，焊盤跨接在N型多晶硅膜和P型多晶硅模的邊界區(qū)域，即使存在柵極多晶硅膜G20的雙柵極用P型雜質(zhì)和N型雜質(zhì)的注入掩模的位置偏離，通過將與焊盤的柵極長度方向垂直的方向的尺寸設(shè)為使得焊盤跨接N型多晶硅膜及P型多晶硅膜的雙方，即使存在柵極多晶硅膜G20的雙柵極用P型雜質(zhì)和N型雜質(zhì)的注入掩模的位置偏離，同第二實施方式一樣，即使N型多晶硅膜和P型多晶硅膜的邊界區(qū)域產(chǎn)生斷線，也能夠確保各柵極多晶硅膜G20a～G20c的電連接。
(第四實施方式)圖5(a)～(c)的左圖是表示第四實施方式的半導(dǎo)體裝置的制造工序的一部分的剖面圖，右圖是表示第四實施方式的半導(dǎo)體裝置的制造工序的一部分的平面圖。其中，圖5(a)～(c)的左圖，依次分別表示右圖的Va1-Va1線和Va2-Va2線，Vb1-Vb1線和Vb2-Vb2線，Vc1-Vc1線和Vc2-Vc2線的不同的兩個位置(擴散區(qū)域和元素分離區(qū)域)中的剖面結(jié)構(gòu)。
在圖5(a)所示的工序中，形成橫跨元素分離區(qū)域和活性區(qū)域的、寬度恒定而直線形狀(長方形)的柵極多晶硅膜G30。位于柵極多晶硅膜G30中活性區(qū)域上的部分是柵極電極單元(柵極)G31，位于元素分離區(qū)域上的部分是柵極布線單元G32。因此，通過在形成柵極多晶硅膜G30的基板上沉積薄的氧化膜或氮化膜后，對氧化膜或氮化膜進行不同方向的蝕刻，在柵極多晶硅膜G30的側(cè)面上形成側(cè)面壁35。其后，將多晶硅膜G30以及側(cè)面壁35作為掩模，在P溝道型MIS晶體管形成區(qū)域形成P型源·漏極區(qū)域(P型擴散區(qū)域)31a，在N溝道型MIS晶體管形成區(qū)域形成N型源·漏極區(qū)域(N型擴散區(qū)域)31b。其后，在基板上，沉積覆蓋柵極多晶硅膜G30和側(cè)面壁35的、由氧化膜形成的第一層間絕緣膜36，通過CMP(化學(xué)機械拋光)或干蝕刻進行平坦化處理，使第1層間絕緣膜36，柵極多晶硅膜G30以及側(cè)面壁35的上表面一致。
接下來，在圖5(b)所示的工序中，在第1層間絕緣膜36，柵極多晶硅膜G30以及側(cè)面壁35的上面，形成由氧化膜構(gòu)成的第2層間絕緣膜37，形成貫通第2層間絕緣膜37到達柵極多晶硅膜G30的柵極布線單元G32的孔。該孔具有比柵極多晶硅膜G30的柵極長度方向尺寸以及柵極觸點的直徑大的直徑，并且，橫跨柵極多晶硅膜G30的N型多晶硅膜和P型多晶硅膜。其次，通過CMP(化學(xué)機械拋光)或干蝕刻進行平坦化處理，在第2層間絕緣膜37的孔處形成由埋入金屬膜而形成的焊盤38。
接下來，在圖5(c)所示的工序中，形成由覆蓋第2層間絕緣膜37和焊盤38的氧化膜構(gòu)成的第3層間絕緣膜39，并形成貫通第3層間絕緣膜39到達焊盤38的柵極觸點孔。此時，同時貫通第3層間絕緣膜39、第2層間絕緣膜37以及第1層間絕緣膜36，形成分別到達P型源·漏極區(qū)域31a和N型源·漏極區(qū)域31b的源·漏極觸點孔。進而，通過用鎢之類的填埋各觸點孔，形成柵極觸點40以及源·漏極觸點41a、41b。
通過使柵極多晶硅膜G30作成柵極長度方向尺寸為恒定的直線狀(長方形)，直接進行圖5(c)所示的工序時，則存在到達柵極布線單元G32的柵極觸點孔，貫通第1層間絕緣膜36和元素分離區(qū)域而到達阱區(qū)域之憂慮。
與此相對，根據(jù)本實施方式，在柵極布線單元G32的上面，形成其直徑比柵極多晶硅膜的G30的柵極長度方向尺寸和柵極觸點的直徑大的焊盤38，其后，由于同時形成柵極觸點孔和源·漏極觸點孔，因此能夠以柵極長度方向尺寸為恒定的直線狀(長方形)來形成柵極多晶硅膜G30，也能切實防止向柵極觸點孔的元素分離區(qū)域的穿透。
另外，即使存在柵極多晶硅膜G30的雙柵極用P型雜質(zhì)和N型雜質(zhì)的注入掩模的位置偏離，通過將焊盤38設(shè)得較大以使得焊盤38跨接N型多晶硅膜及P型多晶硅膜的雙方，和第二實施方式一樣，即使N型多晶硅膜和P型多晶硅膜的邊界區(qū)域產(chǎn)生斷線，也能夠確保各柵極多晶硅膜G30的電連接。
-第四實施方式的變形例-圖6(a)、(b)、(c)依次分別表示第四實施方式的變形例所涉及的半導(dǎo)體裝置的布線形成前的元素分離區(qū)域上的柵極多晶硅膜的形狀的平面圖、表示布線形成后的柵極多晶硅膜及金屬布線的形狀的平面圖、表示布線形成后的柵極多晶硅膜和金屬布線的形狀沿VIc-VIc線的剖面圖。在圖6(c)中，省略了由觸點形成的層間絕緣膜的圖示。
如圖6(a)所示，直線狀(長方形)的柵極多晶硅膜G40的柵極布線單元G42，具有位于P型阱區(qū)域上的N型多晶硅膜G42a以及位于N型阱區(qū)域上的P型多晶硅膜G42b。在N型多晶硅膜G42a的上面隔著焊盤P41a而設(shè)有第1觸點C43a，在P型多晶硅膜G42b的上面隔著焊盤P41b而設(shè)有第2觸點C43b。第1、第2觸點C43a、C43b的直徑R比柵極多晶硅膜G40的柵極長度方向尺寸L要大，焊盤P41a、P41a的直徑比第1、第2觸點C43a、C43b的直徑R大。
如圖6(b)、(c)所示，在布線形成后，在第1、第2觸點C43a、C43b的表面，形成有用于連接兩者的布線41M。
根據(jù)本實施方式的半導(dǎo)體裝置，通過設(shè)直線狀(長方形)的柵極多晶硅膜G40，即使在N型多晶硅膜G42a和P型多晶硅膜G42b的邊界發(fā)生斷線，通過第1、第2觸點C43a、C43b以及金屬布線41M，也能確保N型多晶硅膜G42a和P型多晶硅膜G42b的電連接。
這樣，除了第四實施方式的效果之外，柵極多晶硅膜G40的平面形狀是直線狀(長方形)，即使對于柵極長度方向尺寸為恒定的情況下，也能夠補償P型阱和N型阱的邊界區(qū)域上，即N型多晶硅膜和P型多晶硅膜的邊界區(qū)域的柵極多晶硅膜G40的斷線。
另外，在所述各實施方式中，作為柵極導(dǎo)體膜設(shè)計了柵極多晶硅膜，但本發(fā)明的導(dǎo)體膜并不限于多晶硅膜，即使是金屬膜、將多晶硅膜和金屬膜層疊而成的多晶金屬膜等其他的半導(dǎo)體膜，也能發(fā)揮與所述各實施方式同樣的效果。另外，所述各實施方式中，省略了說明，但適用本發(fā)明的情況下，通過所謂的salicade(Self-ALIgn siliCIDEサリサイド)工藝將柵極多晶硅膜的表面以及源·漏極區(qū)域的表面做成硅化物化的一般結(jié)構(gòu)。
本發(fā)明的半導(dǎo)體裝置能夠作為各種電子機器中載置的LSI，特別是當(dāng)作MIS晶體管的柵極長度不均勻性小的、高性能的LSI使用。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括半導(dǎo)體基板；形成于所述半導(dǎo)體基板，作為MIS晶體管形成區(qū)域的擴散區(qū)域；圍繞所述擴散區(qū)域的元素分離區(qū)域；柵極長度方向尺寸恒定的至少一個柵極導(dǎo)體膜，其具有橫跨所述擴散區(qū)域和元素分離區(qū)域形成，位于所述擴散區(qū)域的柵極電極單元，以及位于所述元素分離區(qū)域的柵極布線單元；覆蓋所述柵極電極的層間絕緣膜；和柵極觸點，其貫通所述層間絕緣膜，連接所述柵極布線單元，并具有比所述柵極布線單元的柵極長度方向尺寸大的柵極長度方向尺寸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述柵極導(dǎo)體膜在一個擴散區(qū)域上設(shè)多個；設(shè)有多個所述柵極觸點，以便分別連接在所述多個柵極導(dǎo)體膜的各柵極布線單元；還備有形成于所述層間絕緣膜的表面、接觸所述多個柵極觸點的1條布線。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，還具備設(shè)于所述各柵極布線單元表面、其平面上的面積比所述柵極觸點大的導(dǎo)體焊盤；所述柵極觸點接觸著所述導(dǎo)體焊盤。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述柵極導(dǎo)體膜具有包含N型雜質(zhì)的N型多晶硅膜、和包含P型雜質(zhì)的P型多晶硅膜；所述導(dǎo)體焊盤，在所述N型多晶硅膜和P型多晶硅膜的邊界部位，橫跨著所述N型多晶硅膜和P型多晶硅膜。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述柵極導(dǎo)體膜在一個擴散區(qū)域的上面設(shè)有多個；所述柵極觸點是跨著所述多個柵極導(dǎo)體膜的各個柵極布線單元而延伸的共通柵極觸點。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述柵極導(dǎo)體膜，具有包含N型雜質(zhì)的N型多晶硅膜、和包含P型雜質(zhì)的P型多晶硅膜；所述共通柵極觸點，在所述N型多晶硅膜和所述P型多晶硅膜的邊界部位，橫跨著所述N型多晶硅膜和P型多晶硅膜。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，所述柵極導(dǎo)體膜，具有包含N型雜質(zhì)的N型多晶硅膜，和包含P型雜質(zhì)的P型多晶硅膜；所述柵極觸點，具有個別地連接在所述N型多晶硅膜和P型多晶硅膜的各柵極布線單元的各1對的柵極觸點；所述1條布線連接著所有的所述柵極觸點。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述柵極導(dǎo)體膜，具有包含N型雜質(zhì)的N型多晶硅膜、和包含P型雜質(zhì)的P型多晶硅膜；所述柵極觸點，具有個別地連接在所述N型多晶硅膜和P型多晶硅膜的各柵極布線單元的各1對的柵極觸點；所述1條布線連接著所述1對柵極觸點。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，還具備設(shè)于所述各柵極布線單元表面、其平面上的面積比所述柵極觸點大的導(dǎo)體焊盤；所述柵極觸點接觸著所述導(dǎo)體焊盤。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還具備設(shè)于所述各柵極布線單元表面、其平面上的面積比所述柵極觸點大的導(dǎo)體焊盤；所述柵極觸點接觸著所述導(dǎo)體焊盤。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，還備有貫通所述層間絕緣膜而連接所述擴散區(qū)域的源·漏極觸點。
全文摘要
提供一種抑制由光鄰近效應(yīng)引起的晶體管的柵極長度不均勻的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置，橫跨P型擴散區(qū)域、N型擴散區(qū)域以及元素分離區(qū)域形成，備有具有位于擴散區(qū)域上的柵極電極單元(G21a～G21c)和位于元素分離區(qū)域上的柵極布線單元(G22a～G22c)的多個柵極多晶硅膜(G20a～G20c)。并且，貫通層間絕緣膜，設(shè)有連接在柵極布線單元(G22a～G22c)的柵極觸點(C23a～C23c)，連接在各柵極觸點(C23a～C23c)的布線(M21)。柵極觸點(C23a～C23c)的直徑R比柵極多晶硅膜(G20)的柵極長度L大。
文檔編號H01L21/70GK1725491SQ20051008598
公開日2006年1月25日 申請日期2005年7月20日 優(yōu)先權(quán)日2004年7月22日
發(fā)明者生駒大策, 柁谷敦宏, 大谷一弘, 山下恭司 申請人:松下電器產(chǎn)業(yè)株式會社