專利名稱：使用鑲嵌柵極工藝的應變硅溝道m(xù)osfet的制作方法
技術領域：
本發(fā)明涉及半導體器件制造，更具體地涉及制造一種金屬氧化物半導體場效應管(MOSFET)器件的方法，其中MOSFET器件具有應變的Si溝道區(qū)，并且Si溝道區(qū)鄰近未應變的源/漏結。本發(fā)明的方法提供溝道載流子遷移率非常高的MOSFET器件，同時保持泄露非常低的結。
背景技術：
通過應變提高遷移性能，即載流子遷移率，已經(jīng)在場效應管(FET)的工作特性中得到證明。對于互補金屬氧化物半導體(CMOS)器件，通過增強載流子遷移率提高器件特性，在制造極高速器件時具有很大的可能性。在松弛SiGe襯底上的應變硅是出現(xiàn)這種提高的一個系統(tǒng)，參見，例如，D.K.Nayak等人，“High Mobility p-ChannelMetal-Oxide-Semiconductor Field-Effect-Transistor on Strianed Si”，Appl.Phys.Lett.，62(22)，p.2853-2855(1993)。
通過應變增強載流子遷移率的MOSFET的實驗研究集中于松弛SiGe襯底上生長應變Si層。使用Si/SiGe系統(tǒng)制造的MOSFET具有如下的缺點(1)高的源和漏結泄露—FET源和漏結，以及溝道區(qū)，形成在應變Si區(qū)，導致高的結泄露；(2)Si/SiGe系統(tǒng)MOSFET工藝，與需要使用分子束外延特殊制備的襯底的主流CMOS制造技術不相容；(3)Si/SiGe系統(tǒng)MOSFET工藝，生產(chǎn)率低，成本高。
考慮到上述缺點，需要提供一種制造MOSFET器件的方法，其中器件的溝道局部應變，而相鄰的源/漏結未應變。

發(fā)明內容
本發(fā)明提供一種使用鑲嵌(damascene)-柵極工藝，用于通過應變Si提高FET的遷移性能的方法。在本發(fā)明的方法中，通過在溝道區(qū)引入局部應變，而不在器件的源和漏結中引入應變，在塊狀Si或硅絕緣體(SOI)結構中故意造成遷移率和FET特性的變化。本發(fā)明方法的優(yōu)點在于，不使源和漏結應變而得到泄露非常低的結，而且它不需要像應變Si/松弛SiGe系統(tǒng)那樣的任何特殊的襯底準備。并且，本發(fā)明的方法與目前主流CMOS工藝是兼容的。
而且，本發(fā)明的方法能形成局部的應變Si溝道，而不需要柵極注入非常淺。這樣，本發(fā)明方法不必要避免長的退火周期。另外，在本發(fā)明方法中，在柵極注入過程中不執(zhí)行源/漏注入，從而可以得到深度等于或小于20nm的淺源/漏結。
在本發(fā)明中達到上述目的和優(yōu)點是在鑲嵌-柵極工藝，通過在低于約600℃下優(yōu)選是在500℃到600℃之間的溫度下沉積非晶硅，即aSi，，在柵極孔中形成柵極。在隨后的退火過程中，aSi轉變成多晶Si柵極，同時在底層Si區(qū)引入所需的局部應變，而不影響相鄰的源和漏區(qū)。源/漏結的形成是在形成應變Si溝道之后出現(xiàn)的，因此結可以非常淺。
具體地，本發(fā)明的方法包括如下步驟提供一個包括偽柵極的結構，所述偽柵極具有與氧化物層上表面共面的上表面，所述偽柵極位于犧牲氧化物上，該犧牲氧化物位于含Si襯底的頂部；去除偽柵極得到一個暴露一部分犧牲氧化物的柵極孔，所述柵極孔在所述含Si襯底中限定器件溝道；去除柵極孔中犧牲氧化物的暴露部分；在所述柵極孔中形成柵極電介質和非晶Si柵極；在所述非晶Si柵極中注入摻雜劑，并對所述非晶Si柵極中的摻雜劑退火，使所述非晶Si柵極轉變成多晶Si柵極，同時在所述器件溝道中引入局部應變；以及在鄰近局部應變器件溝道的部分含Si襯底中，去除氧化物層并形成源/漏結。
上述方法是鑲嵌方法，因為柵極形成在柵極孔中。本發(fā)明的方法與目前主流CMOS工藝兼容，得到低的成本和高的生產(chǎn)率。本發(fā)明的方法允許n型或p型器件形成在局部應變溝道的頂部。這與2002年12月在IEDM會議中描述的K.Ota等人“Novel Locally Strained ChannelTechnique for High Performance 55nm CMOS”不同，其中因為缺少“重的”注入受主離子，PMOS器件不能應變，導致p型柵極非晶化。
上述的鑲嵌方法提供一種CMOS器件，包括具有局部應變的器件溝道并與源/漏結相鄰的含Si襯底；位于所述局部應變的器件溝道上的柵極電介質；以及位于所述柵極電介質上的多晶Si柵極。
源/漏結可以非常淺，因為它們是在多晶Si柵極形成和退火之后形成的。


圖1表示本發(fā)明中使用的初始結構的視圖(剖視圖)；圖2表示在去除圖1所示初始結構的墊氧化物以及在暴露Si表面上形成犧牲氧化物之后形成的結構的視圖(剖視圖)；圖3表示在圖2所示一部分結構上形成偽柵極后形成的結構的視圖(剖視圖)；圖4表示圖3所示偽柵極的每個側壁上形成絕緣間隔后的結構的視圖(剖視圖)；圖5表示氧化物沉積和平面化后形成的結構的視圖(剖視圖)；圖6表示從圖5所示平面結構上去除偽柵極后具有柵極孔的結構的視圖(剖視圖)；圖7表示器件溝道注入和退火后形成的結構的視圖(剖視圖)；圖8表示柵極孔中犧牲氧化物暴露部分被選擇性去除后形成的結構的視圖(剖視圖)；圖9表示形成柵極電介質、在柵極電介質上沉積aSi、注入和退火后形成的結構的視圖(剖視圖)；圖10表示去除氧化物并形成源極和漏極后的結構的視圖(剖視圖)；圖11表示硅化物形成后形成的結構的視圖(剖視圖)。
具體實施例方式
本發(fā)明提供一種制造局部應變溝道MOSFET的方法，下面將參考本發(fā)明申請所附的附圖詳細描述本發(fā)明。在附圖中，相似和/或對應的元件使用相似的參考數(shù)字表示。
首先參看圖1，圖1表示可以在本發(fā)明中使用的初始結構10。具體地，圖1所示的初始結構10包括含Si半導體襯底或晶片12，它具有在其中形成的溝槽絕緣區(qū)16以及位于含Si半導體襯底12表面部分上的墊氧化物層14。
術語“含Si半導體襯底”指至少含有硅的任何半導體材料。可以用作襯底12的含Si半導體材料的例證性例子包括Si、SiGe、SiC、SiGeC、硅絕緣體(SOI)或SiGe絕緣體(SGOI)，但不限于此。根據(jù)所制造的器件，襯底12可以是未摻雜的或摻雜的。在本發(fā)明一個優(yōu)選實施例中，含Si半導體襯底12是p型Si襯底。
當使用SOI或SGOI襯底時，區(qū)域12代表用埋入氧化物層(未圖示)與底部含Si半導體襯底(未圖示)絕緣的襯底頂部含Si層。
在提供襯底12后，通過傳統(tǒng)的熱氧化工藝在襯底12上部暴露表面上形成墊氧化物層14?？商娲?，可以通過沉積工藝形成墊氧化物層14，例如，化學氣相沉積(CVD)、等離子CVD、蒸發(fā)或化學溶液沉積。本發(fā)明工藝中此時形成的墊氧化物層14是厚度通常為6到15nm的薄氧化物層。
接著，通過首先在墊氧化物層14的表面上形成硬掩模(未圖示)，再使用平版印刷和刻蝕在襯底12中形成溝槽隔離區(qū)16。本發(fā)明使用的平版印刷步驟包括在位于墊氧化物層14上的硬掩模上應用光致抗蝕劑；將光致抗蝕劑曝光在照射的圖案(在本發(fā)明條件下形成溝槽圖案)下；使用傳統(tǒng)的抗顯影劑將圖案在光致抗蝕劑中顯影。刻蝕步驟用于將溝槽圖案首先轉移到硬掩模中并接著轉移到墊氧化物層14和襯底12中，這個刻蝕步驟包括任何的傳統(tǒng)干刻蝕工藝，例如反應離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合。可以使用單一的刻蝕方法，或者也可以使用多于一個的刻蝕方法，用于在襯底12中形成溝槽。當圖案轉移到硬掩模中后，通常從結構上去除光致抗蝕劑，接著使用硬掩模作為刻蝕掩模繼續(xù)圖案轉移。
當在襯底12中形成溝槽后，利用本領域一般技術人員公知的傳統(tǒng)沉積方法，將溝槽充滿溝槽電介質材料，如高密度等離子(HDP)氧化物或TEOS(四乙基原硅酸鹽)。充滿的溝槽形成圖1所示的溝槽隔離區(qū)16。在本發(fā)明的某些實施例中，在用溝槽填充材料填充之前，溝槽的壁襯有內襯材料，如SiO2或Si3N4。在填充步驟之后，可以對此結構執(zhí)行傳統(tǒng)的平面化過程和/或致密化。平面化過程終止在硬掩模上，此后通常利用從結構上選擇性去除硬掩模材料的刻蝕方法去除硬掩模。
接著，如圖2所示，利用對去除氧化物具有高選擇性的剝離工藝從襯底12的表面上去除墊氧化物層14，此后，利用傳統(tǒng)熱氧化方法在襯底12上形成犧牲氧化物層18。本發(fā)明工藝此時的犧牲氧化物層18的厚度通常為3到20nm，厚度3到6nm是非常優(yōu)選的。注意，犧牲氧化物層18完全生長在襯底12上，不在溝槽隔離區(qū)16頂部。
接著在一部分犧牲氧化物層18上形成偽柵極20，偽柵極20包括犧牲多晶硅區(qū)或其它相關材料，從而得到，例如，圖3所示的結構。偽柵極20的形成是利用傳統(tǒng)的沉積方法，例如CVD或PECVD，首先在犧牲氧化物層18的頂部形成犧牲多晶硅層或其它相關材料。接著通過平版印刷和刻蝕在犧牲多晶硅層或其它相關材料上形成圖案。
圖4表示在偽柵極20的每個側壁上形成絕緣間隔22的結構。絕緣間隔22，包括氮化物、氧氮化物或它們的組合，是通過沉積和刻蝕形成的。絕緣間隔22可以具有不同的厚度，但從底表面開始測量，絕緣間隔22的厚度通常為10到30nm。
應該注意到，本發(fā)明并不限于在犧牲氧化物層18的表面上僅形成一個偽柵極20。相反，當形成多個偽柵極20時，本發(fā)明起到同樣好的作用。形成多個偽柵極20將允許在襯底12的表面上形成多個MOSFET。
在形成圖4所示的結構后，沉積氧化物層24，例如高密度等離子(HDP)氧化物或TEOS，并使其平面化，從而使氧化物層24的上表面與偽柵極20的上表面共面。得到的包括平面化氧化物層24的結構，例如，如圖5所示。
接著，使用化學下游刻蝕或KOH從此結構上去除偽柵極，即犧牲多晶硅區(qū)或其它相關材料，去除過程終止在犧牲氧化物層18上。得到的結構包括在執(zhí)行此步驟后形成的柵極孔25，例如，如圖6所示。注意，絕緣間隔22的內邊緣21限定柵極孔25的邊界，并限定了器件溝道26的長度GL。
在本發(fā)明方法的此點，器件溝道(即體區(qū))26經(jīng)過離子注入步驟和退火步驟。離子注入步驟和退火步驟中所用的條件是本領域一般技術人員公知的。退火步驟用于激活器件溝道26內的摻雜劑。例如，可以使用諸如1E12到大約5E13原子/cm3的任何離子摻雜量，對器件溝道26離子注入p型摻雜劑，并在任何條件下退火，例如Ar氣氛中1000℃5秒。這里也可以使用n型摻雜劑。使離子注入器件溝道26中的結構，例如，如圖7所示，參考數(shù)字28表示注入器件溝道26中的離子。
接著，從此結構中去除柵極孔25中暴露出的犧牲氧化物18，露出器件溝道26。具體地，利用化學氧化物去除(COR)方法去除柵極孔中暴露的犧牲氧化物18。本發(fā)明中使用的COR方法在較低壓力(6毫托或更小)的氣相中進行，更優(yōu)選的是在HF和NH3的等離子體中。HF和NH3的混合物用作從此結構上選擇性去除氧化物的刻蝕劑。執(zhí)行COR步驟之后形成的此結構，例如，如圖8所示。
接著，利用傳統(tǒng)沉積工藝在露出的器件溝道26的頂部形成柵極電介質30?；蛘?，柵極電介質30可以通過熱氧化、氮化或氧氮化工藝形成。在形成柵極電介質30時，也可以組合使用上述工藝。柵極電介質30可以包括如下的任何傳統(tǒng)電介質SiO2、Si3N4、SiON、SiON2、諸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k電介質以及包括鈣鈦礦型氧化物的其它類似氧化物，但不限于此。通常，高k電介質能經(jīng)受高溫(900℃)退火。柵極電介質30也可以包括上述電介質材料的任何組合。
柵極電介質30通常比犧牲氧化物層18薄。一般地，當柵極電介質30由SiO2、Si3N4、SiON、SiON2構成時，其厚度約為1到5nm。對于其它柵極電介質，其厚度是在上述范圍內的等價氧化物厚度。
在形成柵極電介質30之后，利用諸如低壓化學氣相沉積(LPCVD)的沉積工藝沉積非晶Si，低壓化學氣相沉積是在低于600℃的溫度下進行的，優(yōu)選的是在500℃到600℃之間，接著將沉積的非晶Si平面化，得到柵極孔25中的非晶Si區(qū)。在形成非晶Si區(qū)后，執(zhí)行柵極注入和退火步驟。注入過程使用的摻雜劑可以是p型摻雜劑或n型摻雜劑，這取決于所制造的器件類型。
本發(fā)明在此所用的退火條件使非晶Si區(qū)重結晶成多晶Si柵極32，同時使摻雜劑激活并擴散到多晶Si柵極與柵極電介質30之間的界面上。并且，本發(fā)明在此執(zhí)行的退火步驟在器件溝道26中產(chǎn)生拉伸應變。即，在退火步驟中形成局部應變的溝道34。此步驟可以形成具有局部應變溝道的n型或p型器件，它們都處于拉伸應力下。非晶Si中摻雜劑的激活和擴散需要比多晶Si中更長的擴散時間，因為非晶Si中缺少結晶Si中加速摻雜劑擴散的晶界。退火步驟在1000℃或高于1000℃的溫度下進行大于5秒的時間，優(yōu)選的是30min。優(yōu)選地，退火在氮氣或任何其它惰性氣體中進行。
包括柵極電介質30、多晶柵極32和局部應變溝道34的結構，例如，如圖9所示。在此結構中，與局部應變溝道34相鄰的Si襯底未受影響，因此處于未應變狀態(tài)。
下面參看圖10所示的結構，此結構是在執(zhí)行如下的處理步驟后形成的。首先，利用具有高選擇性去除氧化物的刻蝕方法從此結構中去除氧化物層24。注意，在氧化物層24下面的犧牲氧化物層18也通常在此刻蝕過程中從此結構中去除。接著，利用傳統(tǒng)的角度注入方法以及隨后的退火步驟，在襯底12中形成源/漏結(或區(qū)域)36。注入劑的激活是通過在本領域一般技術人員公知的條件下進行退火而實現(xiàn)的。例如，注入劑可以在1000℃退火1秒或更長時間。
在本發(fā)明的此處，可以通過外延生長外延Si層在源/漏區(qū)表面的頂部選擇性形成凸出的源/漏區(qū)(未圖示)。在凸出的源/漏區(qū)或在先前形成的源/漏區(qū)36上，可以利用傳統(tǒng)硅化工藝形成硅化區(qū)38，例如，傳統(tǒng)硅化工藝包括在Si表面上形成諸如Ti、Co或Ni的難熔金屬，將此結構加熱形成硅化物區(qū)，然后在加熱過程中去除任何未轉變成硅化物的未反應金屬。得到的結構包括硅化物區(qū)38(自對準硅化物)，例如，如圖11所示。由于柵極由多晶Si構成，因此在其上面也形成了硅化物區(qū)38’，除非采取適當?shù)牟襟E(例如形成阻擋掩模)防止在多晶硅柵極導體中形成硅化物區(qū)。
并且，在圖11所示的結構上可以執(zhí)行BEOL(生產(chǎn)線后部back endof line)處理。例如，可以通過沉積和平面化在結構上形成一層絕緣材料，如BPSG(硼摻雜的磷硅酸鹽玻璃)。可以通過平版印刷和刻蝕在絕緣層中形成觸點孔，然后再用導電材料填充觸點孔，例如Cu、Al、W、多晶硅和其它類似的導電材料。
雖然參考本發(fā)明的優(yōu)選實施例特別地圖示和描述了本發(fā)明，但本領域的一般技術人員應該理解的是，在不偏離本發(fā)明精神和范圍的條件下，可以做出形式和細節(jié)上的上述和其它變化。因此，本發(fā)明并不限于這里描述和圖示的精確形式和細節(jié)，而是在權利要求的精神和范圍內。
權利要求
1.一種形成MOSFET器件的方法，包括如下步驟提供一個包括偽柵極的結構，所述偽柵極具有與氧化物層的上表面共面的上表面，所述偽柵極位于犧牲氧化物上，所述犧牲氧化物位于含Si襯底的頂部；去除所述偽柵極，得到一個暴露一部分犧牲氧化物的柵極孔，所述柵極孔在所述含Si襯底中限定一個器件溝道；去除所述柵極孔中犧牲氧化物的暴露部分；在所述柵極孔中形成柵極電介質和非晶Si柵極；在所述非晶Si柵極中注入摻雜劑，并對所述非晶Si柵極中的摻雜劑退火，以使所述非晶Si柵極轉變成多晶Si柵極，同時在所述器件溝道中引入局部應變；以及在鄰近所述局部應變的器件溝道的部分含Si襯底中，去除氧化物層并形成源/漏結。
2.如權利要求1所述的方法，其特征在于所述偽柵極具有側壁，所述側壁上具有絕緣間隔，所述絕緣間隔位于所述偽柵極與氧化層之間。
3.如權利要求1所述的方法，其特征在于所述去除偽柵極包括化學下游刻蝕或在KOH中刻蝕。
4.如權利要求1所述的方法，其特征在于所述去除犧牲氧化物的暴露部分包括化學氧化物去除(COR)步驟。
5.如權利要求4所述的方法，其特征在于所述COR步驟是在壓力約等于或低于6毫托的氣相或HF和NH3的等離子體中進行的。
6.如權利要求1所述的方法，其特征在于所述器件通道是在去除犧牲氧化物層的暴露部分之前通過離子注入和退火進行摻雜的。
7.如權利要求1所述的方法，其特征在于所述形成所述非晶Si柵極包括在約等于或低于600℃的溫度下沉積以及平面化。
8.如權利要求1所述的方法，其特征在于所述退火是在1000℃的溫度下進行長于5秒的一段時間，并且是在氮氣存在的條件下。
9.如權利要求1所述的方法，其特征在于所述去除氧化物層包括在去除氧化物方面有高度選擇性的刻蝕工藝。
10.如權利要求1所述的方法，其特征在于所述源/漏結是通過角度注入工藝和退火形成的。
11.如權利要求1所述的方法，其中還包括在所述源/漏結上形成硅化物區(qū)。
12.一種MOSFET器件，包括含Si襯底，所述含Si襯底具有局部應變的器件溝道并且與源/漏結相鄰；位于所述局部應變的器件溝道上的柵極電介質；以及位于所述柵極電介質上的多晶Si柵極。
13.如權利要求12所述的MOSFET，其特征在于所述含Si襯底是SOI襯底。
14.如權利要求12所述的MOSFET，其特征在于所述含Si襯底是p型含Si襯底。
15.如權利要求12所述的MOSFET，其特征在于所述柵極電介質是從如下組中選擇的絕緣體SiO2、Si3N4、SiON、SiON2、鈣鈦礦型氧化物以及這些物質的組合。
16.如權利要求12所述的MOSFET，其特征在于所述多晶Si柵極具有側壁，所述側壁上具有絕緣間隔。
17.如權利要求12所述的MOSFET，其中還包括位于所述源/漏結上的硅化物區(qū)。
18.如權利要求12所述的MOSFET，其特征在于所述多晶Si柵極是n型或p型摻雜的。
19.一種MOSFET器件，包括含Si襯底，所述含Si襯底具有局部應變的器件溝道并且與深度約等于或小于20nm的源/漏結相鄰；位于所述局部應變的器件溝道上的柵極電介質；以及位于所述柵極電介質上的多晶Si柵極。
全文摘要
本發(fā)明提供一種使用鑲嵌－柵極工藝，用于通過應變Si提高FET的遷移性能的方法。通過在溝道區(qū)引入局部應變，而不在器件源和漏區(qū)引入應變，在Si或硅絕緣體(SOI)結構中故意造成遷移率和FET特性的變化。本發(fā)明方法的優(yōu)點在于，不使源和漏結應變而得到泄露非常低的結，而且它不需要像應變Si/松弛SiGe系統(tǒng)那樣的任何特殊的襯底準備。并且，本發(fā)明的方法與目前主流CMOS工藝是兼容的。本發(fā)明還提供一種CMOS器件，這種CMOS器件具有使用本發(fā)明方法形成的局部應變Si溝道。
文檔編號H01L21/336GK1591803SQ20041005760
公開日2005年3月9日 申請日期2004年8月20日 優(yōu)先權日2003年8月28日
發(fā)明者哈賽恩·I·漢納非, 戴維·J·弗蘭克, 陳國仕 申請人:國際商業(yè)機器公司