專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過將具有低介電常數(shù)特性的絕緣膜用作層間絕緣膜來降低信號布線延遲，從而提高元件性能的半導(dǎo)體器件。
背景技術(shù)：
隨著半導(dǎo)體元件的高集成化和芯片尺寸的縮小，布線正逐漸微細(xì)化、窄間距化和多層化。隨之，有信號通過布線傳輸時的延遲時間，即布線延遲增加的傾向，在使用其中采用半導(dǎo)體元件的電子設(shè)備時成為大問題。
一般來說，通過布線傳輸?shù)男盘柕乃俣热Q于布線電阻(R)和布線間的電容(C)之積(RC)，因而為了減少布線延遲，需要降低布線電阻，或減小布線間電容，即進(jìn)行層間絕緣膜的低介電常數(shù)化。
對于降低布線電阻，在高性能的半導(dǎo)體元件中，采用布線材料由鋁替換為銅，特別是在將銅布線埋入層間絕緣膜層的鑲嵌結(jié)構(gòu)的工藝應(yīng)用中使用普遍。
此外，對于層間絕緣膜的低介電常數(shù)化，以往，就半導(dǎo)體器件的層間絕緣膜而言，使用通過CVD(化學(xué)汽相淀積Chemical Vapor Deposition)法成膜的氧化硅(SiO2介電常數(shù)為7.0左右)或氮化硅(Si-N介電常數(shù)為4.0左右)等無機(jī)類材料。作為可沿襲以往工藝的低介電常數(shù)材料，最近，相繼采用了添加氟的氧化硅膜(Si-O-F介電常數(shù)為3.6左右)。
但是，添加氟的氧化硅膜的介電常數(shù)較高，將其作為層間絕緣膜使用時，由于降低層間電容的效果不夠，因此在布線工藝達(dá)到90nm節(jié)點(diǎn)代之后的半導(dǎo)體器件中，需要具有更低介電常數(shù)的材料。
作為具有介電常數(shù)低于3.5的特性的層間絕緣膜材料，已提出各種材料，大致進(jìn)行區(qū)分，目前正在研究在襯底上涂敷后通過加熱形成膜的所謂旋涂玻璃材料或同樣成膜形成的有機(jī)類材料，用CVD法成膜形成的方法。
作為旋涂玻璃材料，可舉出包含硅倍半環(huán)氧乙烷氫(HydrogenSilsesquioxane)化合物或硅倍半環(huán)氧乙烷甲基(Methyl Silsesquioxane)化合物的材料。最好是包含以硅倍半環(huán)氧乙烷氫化合物或硅倍半環(huán)氧乙烷甲基化合物為主成份的材料。再有，在本說明書中，所謂主成份，指配比(摩爾比)最高的成份。
以硅倍半環(huán)氧乙烷氫化合物作為主要成分的涂敷溶液是使以通式(HSiO3/2)n表示的化合物溶解于甲基異丁脂甲酮等溶劑中的溶液。在襯底上涂敷該溶液，在100-250℃左右的溫度下中間加熱之后，在氮?dú)鈿夥盏榷栊詺怏w氣氛內(nèi)以350-450℃的溫度加熱，以梯形結(jié)構(gòu)形成Si-O-Si鍵，最終形成以SiO為主成份的絕緣膜。
以硅倍半環(huán)氧乙烷甲基化合物作為主要成分的涂敷溶液是使以通式(CH3SiO3/2)n表示的化合物溶解于甲基異丁脂甲酮等溶劑中的溶液。在襯底上涂敷該溶液，在100-250℃左右的溫度下中間加熱之后，在氮?dú)鈿夥盏榷栊詺怏w氣氛內(nèi)以350-450℃的溫度加熱，以梯形結(jié)構(gòu)形成Si-O-Si鍵，最終形成以SiO為主成份的絕緣膜。
作為有機(jī)絕緣膜材料，已知碳化氫類樹脂的聚酰亞胺、聚對二甲苯、聚丙炔乙醚、聚丙炔、苯基環(huán)丁烷、聚萘等高分子材料。這些材料包含碳原子，因而使膜的密度降低，并且分子(單體)本身的極化率小，因而實現(xiàn)了低介電常數(shù)。
作為進(jìn)一步降低上述那樣的旋涂玻璃膜、有機(jī)膜、CVD膜之類的層間絕緣膜的介電常數(shù)的方法，已知在膜中形成微小空隙的多孔膜。有關(guān)上述材料或工藝，已在“International Technology Roadmap for Semiconductors”(1999年編)第163-186頁，特開2000-340569號公報、特開2001-274239號公報中公開。
可是，在上述現(xiàn)有技術(shù)中，與CVD成膜的氧化硅膜或氮化硅膜相比，具有介電常數(shù)低于3.5的特性的層間絕緣膜存在其絕緣膜硬度和楊氏模量之類的機(jī)械強(qiáng)度實質(zhì)上偏低那樣的問題。
在這樣的絕緣膜中，為了進(jìn)一步降低介電常數(shù)，在膜中形成微小空隙來多孔化，這在使機(jī)械強(qiáng)度更加劣化方面，不具有現(xiàn)實意義。
作為降低絕緣膜的介電常數(shù)的方法，有時使用聚酰亞胺等具有絕緣性的有機(jī)聚合物。有機(jī)聚合物由于其介電常數(shù)低于4，因而在這點(diǎn)上較好，但與無機(jī)膜相比，存在物理機(jī)械強(qiáng)度較低，并且吸濕性或透濕性高的缺點(diǎn)。此外，作為層間絕緣膜使用時，元件結(jié)構(gòu)的機(jī)械強(qiáng)度低和因吸濕水分而刻蝕布線等，因而在元件的可靠性上會出現(xiàn)問題。
“International Technology Roadmap for Semiconductors“(1999年編)第163-186頁[專利文獻(xiàn)1]特開2000-340569號公報[專利文獻(xiàn)2]特開2001-274239號公報因此，特別是在采用將降低了布線電阻的銅布線埋入層間絕緣膜層中的鑲嵌結(jié)構(gòu)的多層布線半導(dǎo)體元件中，正在研究既可抑制元件結(jié)構(gòu)的機(jī)械強(qiáng)度低同時又使層間絕緣膜整體的介電常數(shù)降低的方法。

發(fā)明內(nèi)容
本發(fā)明在上述技術(shù)背景下，提出以下方法，實施上述那樣的低介電常數(shù)的膜和高介電常數(shù)的膜的層疊結(jié)構(gòu)，并且，使各種材料的組合或結(jié)構(gòu)最佳化，由此實現(xiàn)絕緣膜本身的電特性和機(jī)械特性的兼顧。
特別是，在采用將降低了布線電阻的銅布線埋入層間絕緣膜層中的鑲嵌結(jié)構(gòu)的層疊結(jié)構(gòu)的半導(dǎo)體器件中，可實現(xiàn)如下的半導(dǎo)體器件既可抑制層間絕緣膜的機(jī)械強(qiáng)度降低，同時又可盡可能減小通過布線傳輸?shù)男盘柕难舆t，從而高可靠地具有高性能的特性。
本發(fā)明的半導(dǎo)體器件，在形成了晶體管元件和半導(dǎo)體電路部的襯底上，層疊多層布線層而形成，該布線層包括第一絕緣層、第二絕緣層、第三絕緣層、以及貫通這三層而形成的導(dǎo)體布線。此時，構(gòu)成各布線層的第一和第三絕緣層由碳化氮化硅膜、碳化硅或氧化硅構(gòu)成，而布線層中，位于下層部的布線層的第二絕緣層包含氧化硅，位于上層部的布線層的第二絕緣層包含添加氟的氧化硅或添加碳的氧化硅。
此時，作為導(dǎo)體布線，在將銅布線作為構(gòu)成要素的情況下，第一絕緣膜成為為了埋入銅布線而將絕緣膜開口時的刻蝕停止膜。而第三絕緣層成為銅布線的擴(kuò)散阻擋膜。
以往，刻蝕停止膜和擴(kuò)散阻擋膜使用氮化硅膜，在本發(fā)明中，使用由介電常數(shù)比氮化硅膜低的碳化氮化硅膜(Si-C-N介電常數(shù)4.6左右)、碳化硅(Si-C介電常數(shù)4.4左右)或氧化硅構(gòu)成的膜，所以在形成了多層層疊結(jié)構(gòu)的布線層整體中，也可以降低其介電常數(shù)。
在布線層中，通過將位于上層部的布線層的第二絕緣層形成為介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜或添加碳的氧化硅膜(介電常數(shù)2.9左右)，與構(gòu)成布線層的所有第二絕緣層為氧化硅的情況相比，可以降低布線層整體的介電常數(shù)。
此外，本發(fā)明的半導(dǎo)體器件中，位于下層部的布線層的第二絕緣層由介電常數(shù)低于3.0的絕緣膜材料構(gòu)成，位于上層部的布線層的第二絕緣層由添加了氟的氧化硅膜或添加了碳的氧化硅膜構(gòu)成。即，第二絕緣層的構(gòu)成成分在位于上層部的布線層和位于下層部的布線層中有所不同，與前者比較，后者的絕緣膜的介電常數(shù)變小了。
此外，本發(fā)明的半導(dǎo)體器件中，位于下層部的布線層的第二絕緣層具有介電常數(shù)低于3.0的特性，是含有SiO的絕緣膜，并且絕緣膜中存在的微小空隙的半數(shù)以上具有0.05nm以上、4nm以下的直徑。在本發(fā)明中，期望微小空隙的主要結(jié)構(gòu)為直徑0.05nm以上、4nm以下。在本發(fā)明中，通過在膜中有微小空隙，來降低膜的密度，通過使用含有作為單膜的介電常數(shù)小到低于3.0的SiO的絕緣膜，可在多層層疊結(jié)構(gòu)的布線層整體中進(jìn)一步降低介電常數(shù)。
此時，通過采用在絕緣膜中形成微小的空隙使密度降低，并接近于真空的介電常數(shù)的方法，使絕緣膜的介電常數(shù)比氧化硅膜的介電常數(shù)低，特別是通過控制該微小空隙的尺寸和密度，可以形成具有任意的介電常數(shù)的絕緣膜。
但是，如果微小空隙的直徑增大，則作為絕緣膜自身結(jié)構(gòu)體的機(jī)械強(qiáng)度下降，或流過絕緣膜的漏泄電流增大，產(chǎn)生作為絕緣膜特征的絕緣耐壓下降等新問題，所以就絕緣膜中含有的空隙的尺寸來說，需要十分注意。
因此，在本發(fā)明中，通過控制空隙直徑的范圍，來抑制絕緣膜的機(jī)械強(qiáng)度和絕緣耐壓的下降。此時，在微小空隙的半數(shù)以上有0.05nm以上、4nm以下的直徑時，可不使絕緣膜的膜強(qiáng)度下降，獲得可靠性高的半導(dǎo)體器件。
具有上述微小空隙的絕緣膜，用對硅倍半環(huán)氧乙烷氫化合物或硅倍半環(huán)氧乙烷甲基化合物作為主要成分的膜進(jìn)行加熱后獲得的以SiO作為主要成分的絕緣膜來形成。
以硅倍半環(huán)氧乙烷氫化合物作為主要成分的涂敷溶液是使以通式(HSiO3/2)n表示的化合物溶解于甲基異丁脂甲酮等溶劑中的溶液。而以硅倍半環(huán)氧乙烷甲基化合物作為主要成分的涂敷溶液是使以通式(CH3SiO3/2)n表示的化合物溶解于甲基異丁脂甲酮等溶劑中的溶液。
將這些溶液涂敷在襯底上，在100～250℃左右的溫度下中間加熱后，通過在氮?dú)鈿夥盏榷栊詺怏w氣氛內(nèi)350～450℃的溫度下進(jìn)行加熱，梯形結(jié)構(gòu)地形成Si-O-Si的鍵，最終形成以SiO為主要成分的絕緣膜。
在以加熱硅倍半環(huán)氧乙烷氫化合物或硅倍半環(huán)氧乙烷甲基化合物為主要成分的膜所獲得的SiO作為主要成分的絕緣膜中，作為控制絕緣膜中存在的空隙直徑的方法，例如可列舉以下方法使硅倍半環(huán)氧乙烷(Silsesquioxane)化合物溶液含有甲基異丁脂甲酮等溶劑以外的成分，將膜中原成分分解了的痕跡作為空隙來形成，通過基于成膜溫度來改變分解動作，從而控制空隙形成，可將空隙直徑范圍收斂在選擇性的范圍內(nèi)。
作為涂敷用于上述絕緣膜形成的溶液的方法，可列舉旋轉(zhuǎn)涂敷或縫隙涂敷或印刷方式。而且，因?qū)υ撃ぜ訜岫纬山^緣膜，所以即使在高密度地形成微細(xì)的布線情況下，與基于CVD法的絕緣膜比較，臺階差的覆蓋性良好，在可消除表面臺階差方面具有優(yōu)勢。
此外，對于Si晶片的大口徑化來說，在使用CVD法形成絕緣膜時需要大型的成膜裝置，設(shè)備成本對元件成本產(chǎn)生大的影響。相反，在本發(fā)明中以涂敷·加熱方式來形成絕緣膜，所以可大幅度降低設(shè)備成本，可以期待抑制制造生產(chǎn)線的投資成本、以及元件成本的極大效果。
在用CVD法形成絕緣膜的情況下，使用以烷基硅烷化合物、烷氧基硅烷化合物為主要成分的源氣體，按照ECR(電子回旋加速器諧振源ElectronCyclotron Resonance)等離子體CVD法等，最終形成以SiO為主要成分的絕緣膜。
這種情況下，作為控制絕緣膜中存在的空隙直徑的方法，例如可列舉以下方法作為源氣體，含有熱分解溫度高的成分，通過成膜時350℃～450℃的加熱，將膜中原成分分解了的痕跡作為空隙來形成。
在這樣的方法中，通過選擇各種熱分解溫度高的成分，可基于成膜溫度來改變分解動作，由此控制空隙形成，從而可將空隙直徑范圍收斂在選擇性的范圍內(nèi)。
此外，在本發(fā)明的半導(dǎo)體器件中，在元器件周邊設(shè)置可包圍元器件周邊的由形成導(dǎo)體布線的材料構(gòu)成的隔壁層(在本發(fā)明中稱為保護(hù)環(huán))，以防止來自半導(dǎo)體器件周邊部的吸濕、透濕。由此，根據(jù)本發(fā)明，遮蔽從元件周邊、襯底與層間絕緣膜的界面透過層間絕緣膜內(nèi)的水分，可提高元件自身的抗?jié)窨煽啃浴?br>

圖1是第1實施例中制作的層疊結(jié)構(gòu)的半導(dǎo)體器件的剖面圖。
圖2是用于說明第1實施例中制作的半導(dǎo)體器件的工序圖。
圖3是用于說明絕緣膜中存在的空隙直徑分布的圖。
圖4是用于說明絕緣膜中存在的空隙直徑分布的圖。
圖5是用于說明第17實施例中制作的層疊結(jié)構(gòu)的半導(dǎo)體器件的工序圖。
圖6是用于說明第19實施例中制作的半導(dǎo)體邏輯器件的剖面圖。
圖7是用于說明第20實施例中制作的樹脂密封型半導(dǎo)體器件的剖面圖。
圖8是用于說明第21實施例中制作的晶片級芯片尺寸封裝結(jié)構(gòu)半導(dǎo)體器件的剖面圖。
圖9是用于說明第22實施例中制作的具有保護(hù)環(huán)結(jié)構(gòu)的半導(dǎo)體器件的剖面圖及平面圖。
附圖中各附圖標(biāo)記分別表示101半導(dǎo)體襯底，102第一布線層的第一絕緣膜，103第一布線層的第二絕緣膜，104第一布線層的第三絕緣膜/笫二布線層的第一絕緣膜，105第二布線層的第二絕緣膜，106第二布線層的第三絕緣膜/第三布線層的第一絕緣膜，107第三布線層的第二絕緣膜，108第三布線層的第三絕緣膜/第四布線層的第一絕緣膜，109第四布線層的第二絕緣膜，110第四布線層的第三絕緣膜/第五布線層的第一絕緣膜，111第五布線層的第二絕緣膜，112第五布線層的第三絕緣膜/第六布線層的第一絕緣膜，113第六布線層的第二絕緣膜，114最上層氮化硅膜，115導(dǎo)體布線層，117開口，118開口，119布線溝，120阻擋金屬膜，121導(dǎo)體層，501半導(dǎo)體襯底，502第一布線層的第一絕緣膜，503第一布線層的第二絕緣膜，504第一布線層的第三絕緣膜/第二布線層的第一絕緣膜，505第二布線層的第二絕緣膜，506第二布線層的第三絕緣膜，517開口，518開口，519布線溝，520阻擋金屬膜，521導(dǎo)體層，601半導(dǎo)體襯底，602元件分隔膜區(qū)域，603MOS晶體管，604氧化硅膜，605BPSG(硼·磷硅酸鹽玻璃)膜，606導(dǎo)電栓塞，607第一布線層的第一絕緣膜，608第一布線層的第二絕緣膜，609第一布線層的及三絕緣膜/第二布線層的第一絕緣膜，610第二布線層的第二絕緣膜，611第二布線層的第三絕緣膜，612第三布線層的第一絕緣膜，613第三布線層的第二絕緣膜，614第三布線層的第三絕緣膜/第四布線層的第一絕緣膜，615第四布線層的第二絕緣膜，616第四布線層的第三絕緣膜，617第五布線層的第一絕緣膜，618第五布線層的第二絕緣膜，619第五布線層的第三絕緣膜/第六布線層的第一絕緣膜，620第六布線層的第二絕緣膜，621第六布線層的第三絕緣膜，622最上層氮化硅膜，623導(dǎo)體布線層，701半導(dǎo)體邏輯器件，702表面保護(hù)膜，703樹脂密封部，704金線，705導(dǎo)電殼，706外部端子，801半導(dǎo)體襯底，802 SiN膜，803焊盤部，804絕緣膜層，805再排列布線，806絕緣膜層，807凸點(diǎn)金屬層，808凸點(diǎn)，901半導(dǎo)體襯底，902氮化硅膜，903劃線，904保護(hù)環(huán)層，905元件裝置周邊保護(hù)環(huán)層，906半導(dǎo)體元件具體實施方式
以下，參照

本發(fā)明的實施方式。
(第1實施例)在第1實施例中，制作圖1所示的具有6層布線層100的Cu布線雙鑲嵌結(jié)構(gòu)的6層布線半導(dǎo)體元件。
一般，在用眾所周知的方法形成了MOS晶體管等構(gòu)成元件(圖示省略)的半導(dǎo)體襯底101上，用CVD法形成厚度為40nm的成為第一布線層100a的第一絕緣層的碳化氮化硅膜102。該第一絕緣層在形成布線圖形的開口時成為刻蝕停止膜。
接著，用CVD法形成厚度為400nm的成為第一布線100a的第二絕緣層的氧化硅膜103。
然后，用CVD法形成厚度為40nm的成為第一布線層100a的第三絕緣層的碳化氮化硅膜104。該膜在作為第二布線層100b的第一絕緣層來形成布線圖形的開口時起刻蝕停止膜或Cu擴(kuò)散阻擋膜的作用。
接著，在碳化氮化硅膜104上形成開口117。使用光抗蝕劑，用公知的技術(shù)形成抗蝕劑圖形，使用可除去碳化氮化硅膜的刻蝕氣體，以抗蝕劑為掩模，用干法刻蝕方式形成開口(圖2(a))。此時，開口成為第一布線層100a的布線尺寸。
然后，用與形成第一布線層100a同樣的方法，形成厚度為400nm的成為第二布線層100b的第二絕緣層的氧化硅膜105，厚度為40nm的成為第三絕緣層的碳化氮化硅膜106。
接著，在碳化氮化硅膜上形成開口118(圖2(b))。使用光抗蝕劑，用公知的技術(shù)形成抗蝕劑圖形，使用可除去碳化氮化硅膜的刻蝕氣體，以抗蝕劑為掩模，用干法刻蝕方式形成開口。
然后，以碳化氮化硅膜為掩模，采用可除去氧化硅膜的CF系氣體，用干法刻蝕方式，在氧化硅膜105上形成開口，在其下部碳化氮化硅膜104的開口117露出。
接著，以碳化氮化硅膜104的開口117為掩模，在氧化硅膜103上形成開口，在其下部使碳化氮化硅膜102露出。
其次，切換成可除去碳化氮化硅膜的刻蝕氣體，以氧化硅膜103為掩模，干法刻蝕除去碳化氮化硅膜102，形成到半導(dǎo)體襯底101貫通的開口。此時，碳化氮化硅膜104也被刻蝕，擴(kuò)大到與最上層的碳化氮化硅膜的開口118相同的尺寸。由此，形成到半導(dǎo)體襯底101貫通的布線溝119(圖2(c))。
然后，在布線溝119內(nèi)面形成阻擋金屬膜120之后，用公知的電鍍法進(jìn)行Cu121的填充。在本實施例中，阻擋金屬用TiN。
接著，通過除去最上層的碳化氮化硅膜上存在的不需要的Cu膜、洗凈表面，同時形成連接用的栓塞和布線。除去Cu膜時，使用作為磨料采用氧化鋁或硅石，采用由Cu絡(luò)合劑、界面活性劑等添加劑構(gòu)成的研磨劑的化學(xué)機(jī)械拋光法(Chemical Mechanical Polishing)較好。
在該研磨工藝中，還研磨除去與最上層接觸的碳化氮化硅膜106。由此，制作形成了Cu布線(包括120和121)的雙鑲嵌結(jié)構(gòu)(圖2(d))。
接著，再次實施同樣的工序，形成第三布線層100c-第6布線層100f，獲得6層Cu布線結(jié)構(gòu)。此時，絕緣層106、108、110、112由用CVD法成膜的碳化氮化硅膜構(gòu)成，絕緣層107、109由氧化硅膜構(gòu)成。并且，絕緣層111、113由添加氟的氧化硅膜構(gòu)成。
接著，在最上層形成氮化硅膜114，制作配有6層Cu布線115的多層布線半導(dǎo)體元件(圖1)。
由此，通過用介電常數(shù)比氮化硅膜低的碳化氮化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，并且，在多層結(jié)構(gòu)的上層部中，用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第2實施例)用與第1實施例同樣的方法，在本實施例中，即使對于絕緣層107、109，也用CVD法成膜添加氟的氧化硅膜。其次，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過用介電常數(shù)比氮化硅膜低的碳化氮化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，并且，在多層結(jié)構(gòu)的1/3以上的上層部中，用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第3實施例)用與第1實施例同樣的方法，在本實施例中，對于絕緣層102、104、106、108、110、112，用CVD法成膜碳化硅膜。其次，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第4實施例)用與第2實施例同樣的方法，在本實施例中，對于絕緣層102、104、106、108、110、112，用CVD法成膜碳化硅膜。其次，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第5實施例)用與第1實施例同樣的方法，在本實施例中，對于絕緣層111、113，用CVD法成膜添加碳的氧化硅膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過在多層結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加碳的氧化硅膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第6實施例)用與第2實施例同樣的方法，在本實施例中，對于絕緣層107、109、111、113，用CVD法成膜添加碳的氧化硅膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
此外，通過在多層結(jié)構(gòu)的1/3以上的上層部中，采用介電常數(shù)比氧化硅膜低的添加碳的氧化硅膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第7實施例)用與第5實施例同樣的方法，在本實施例中，對于絕緣層102、104、106、108、110、112，用CVD法成膜碳化硅膜。其次，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第8實施例)用與第6實施例同樣的方法，在本實施例中，對于絕緣層102、104、106、108、110、112，用CVD法成膜碳化硅膜。其次，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過用介電常數(shù)比氮化硅膜的低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第9實施例)用與第1實施例同樣的方法，在本實施例中，對于絕緣層103、105、107、109，用CVD法成膜添加碳的氧化硅膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過在多層結(jié)構(gòu)的下層部中，采用介電常數(shù)低的添加碳的氧化硅膜作為絕緣膜，并且，在多層結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第10實施例)用與第2實施例同樣的方法，在本實施例中，對于絕緣層103、105，用CVD法成膜添加碳的氧化硅膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過在多層結(jié)構(gòu)的下層部中，采用介電常數(shù)低的添加碳的氧化硅膜作為絕緣膜，并且，在多層結(jié)構(gòu)的1/3以上的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第11實施例)用與第3實施例同樣的方法，在本實施例中，對于絕緣層103、105、107、109，用CVD法成膜添加碳的氧化硅膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過在多層結(jié)構(gòu)的下層部中，采用介電常數(shù)低的添加碳的氧化硅膜作為絕緣膜，并且，在多層結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，和采用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第12實施例)用與第4實施例同樣的方法，在本實施例中，對于絕緣層103、105，用CVD法成膜添加碳的氧化硅膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過在多層結(jié)構(gòu)的下層部中，采用介電常數(shù)低的添加碳的氧化硅膜作為絕緣膜，并且，在多層結(jié)構(gòu)的1/3以上的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，和采用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，獲得層間絕緣膜整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第13實施例)用與第1實施例同樣的方法，在本實施例中，對于絕緣層103、105、107、109，用涂敷法在襯底上形成以硅倍半環(huán)氧乙烷氫化合物為主成份的甲基異丁脂甲酮溶液之后，在氮?dú)鈿夥罩?，用電爐進(jìn)行100℃10分鐘，然后150℃10分鐘，230℃10分鐘的加熱。
然后，用氮?dú)鈿夥罩械臓t體，通過進(jìn)行350℃30分鐘的加熱，以梯形結(jié)構(gòu)形成Si-O-Si鍵，最終形成以SiO為主成份，在膜中具有控制空隙形成的微小空隙的絕緣膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。用可刻蝕SiO的CF系氣體，以干法刻蝕方式形成開口。
本實施例的情況如圖3所示，為存在微小空隙的絕緣膜，其介電常數(shù)為2.3左右，所述微小空隙具有主要包含直徑為0.05nm以上4nm以下的空隙的分布特性。
基于用理學(xué)電機(jī)(股份公司)制造的X線薄膜結(jié)構(gòu)分析裝置(型號ATX G)獲得的X線反射測量數(shù)據(jù)和漫散射X線測量數(shù)據(jù)，與基于設(shè)想為球狀散射體的散射函數(shù)的理論散射強(qiáng)度進(jìn)行比較來計算散射體的直徑分布，由此求出直徑分布。
此外，上述在膜中具有微小空隙的絕緣膜具有楊氏模量為12Ga的特性。這種特性，采用使用美國MTS系統(tǒng)公司制的NanoindenterXP的硬度計測量法，關(guān)于在Si晶片上形成的膜厚250nm的該膜、通過在總膜厚的1/5的表層點(diǎn)的硬度，求出上述膜硬度。
楊氏模量也是在總膜厚的1/5表層點(diǎn)的值，基于熔融石英的泊松比0.17進(jìn)行換算。用同樣的方法求出的相同程度的膜厚的p？TEOS膜，具有楊氏模量為70Ga的特性。
由此，上述在膜中具有微小空隙的的絕緣膜，為具有p？TEOS膜的約17％的楊氏模量的膜，因而獲得與特開2000？340569號公報中記載的低介電常數(shù)膜相比，在機(jī)械特性上更好的低介電常數(shù)絕緣膜。
由此，通過在多層結(jié)構(gòu)的下層部中，采用介電常數(shù)為2.5以下且膜強(qiáng)度好的絕緣膜，并且，在多層結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜，使層間絕緣膜整體的介電常數(shù)降低，獲得抑制了元件結(jié)構(gòu)的機(jī)械強(qiáng)度降低的高性能的半導(dǎo)體器件。
(第14實施例)用與第13實施例同樣的方法，在本實施例中，對于絕緣層102、104、106、108、110、102，用CVD法成膜碳化硅膜。
然后，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過采用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，并且采用在膜中具有微小空隙的絕緣膜來規(guī)定空隙直徑，獲得機(jī)械特性優(yōu)異的低介電常數(shù)絕緣膜。
而且，通過再在多層層疊結(jié)構(gòu)的下層部中，采用介電常數(shù)低于2.5的膜強(qiáng)度優(yōu)異的絕緣膜作為第二絕緣層，并且在多層結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜作為第二絕緣層，使層間絕緣膜整體的介電常數(shù)降低，獲得抑制了元件結(jié)構(gòu)的機(jī)械強(qiáng)度降低的高性能的半導(dǎo)體器件。
(第15實施例)用與第13實施例同樣的方法，在本實施例中，對于絕緣層103、105、107、109，在用涂敷法在襯底之上形成以硅倍半環(huán)氧乙烷氫化合物為主成份的甲基異丁脂酮甲酮溶液之后，在氮?dú)鈿夥罩?，用電爐進(jìn)行100℃10分鐘，然后150℃10分鐘，230℃10分鐘的加熱。
然后，用氮?dú)鈿夥罩械臓t體，通過進(jìn)行350℃30分鐘的加熱，以梯形結(jié)構(gòu)形成Si-O-Si鍵，最終形成以SiO為主成份，在膜中具有控制空隙形成的微小空隙的絕緣膜，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。用可刻蝕SiO的氣體，以干法刻蝕方式形成開口。
本實施例的情況如圖4所示，為存在微小空隙的絕緣膜，其介電常數(shù)為2.7左右，所述微小空隙具有主要包含直徑為0.05nm以上1nm以下的空隙的分布特性。
基于用X線薄膜結(jié)構(gòu)分析裝置獲得的X線反射測量數(shù)據(jù)和漫散射X線測量數(shù)據(jù)，與基于設(shè)想為球狀散射體的散射函數(shù)的理論散射強(qiáng)度進(jìn)行比較來計算散射體的直徑分布，由此求出直徑分布。
此外，上述在膜中具有微小空隙的絕緣膜具有楊氏模量為11Ga的特性。這種特性，采用使用NanoindenterXP的硬度計測量法，關(guān)于在Si晶片上形成的膜厚250nm的該膜、通過在總膜厚的1/5的表層點(diǎn)的硬度，求出上述膜硬度。
楊氏模量也是在總膜厚的1/5表層點(diǎn)的值，基于熔融石英的泊松比0.17進(jìn)行換算。用同樣的方法求出的相同程度的膜厚的p？TEOS膜，具有楊氏模量為70Ga的特性。
由此，上述在膜中具有微小空隙的的絕緣膜，為具有p？TEOS膜的約16％的楊氏模量的膜，因而獲得與特開2000？340569號公報中記載的低介電常數(shù)膜相比，在機(jī)械特性上更好的低介電常數(shù)絕緣膜。
根據(jù)上述，通過在多層層疊結(jié)構(gòu)的下層部中，采用介電常數(shù)為3.0以下且膜強(qiáng)度好的絕緣膜作為第二絕緣層，并且，在多層層疊結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜作為第二絕緣層，使層間絕緣膜整體的介電常數(shù)降低，獲得抑制了元件結(jié)構(gòu)的機(jī)械強(qiáng)度降低的高性能的半導(dǎo)體器件。
(第16實施例)用與第15實施例同樣的方法，在本實施例中，對于絕緣層102、104、106、108、110、102，用CVD法成膜碳化硅膜。然后，在最上層形成氮化硅膜114，制作配置6層的Cu布線115的多層布線半導(dǎo)體元件。
由此，通過采用介電常數(shù)比氮化硅膜的低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，并且采用在膜中具有微小空隙的絕緣膜來規(guī)定空隙直徑，獲得機(jī)械特性好的低介電常數(shù)絕緣膜。而且，通過在多層層疊結(jié)構(gòu)的下層部中，采用介電常數(shù)為3.0以下且膜強(qiáng)度好的絕緣膜作為第二絕緣層，并且在多層結(jié)構(gòu)的上層部中，采用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜作為第二絕緣層，使層間絕緣膜整體的介電常數(shù)降低，獲得抑制了元件結(jié)構(gòu)的機(jī)械強(qiáng)度降低的高性能的半導(dǎo)體器件。
(第17實施例)第17實施例是適于形成Cu布線雙鑲嵌結(jié)構(gòu)的例子，用圖5(a)-5(d)的工序圖進(jìn)行說明。
一般，在用公知的方法形成了MOS晶體管等構(gòu)成元件(圖示省略)的半導(dǎo)體襯底501上，用CVD法形成厚度為40nm的成為第一布線層的第一絕緣層的碳化氮化硅膜502。該第一絕緣層在形成布線圖形的開口時成為刻蝕停止膜。
然后，用涂敷法在襯底之上形成以硅倍半環(huán)氧乙烷氫化合物為主成份的甲基異丁脂酮甲酮溶液之后，在氮?dú)鈿夥罩?，用電爐進(jìn)行100℃10分鐘，然后150℃10分鐘，230℃10分鐘的加熱。然后，用氮?dú)鈿夥罩械臓t體，通過進(jìn)行350℃30分鐘的加熱，以梯形結(jié)構(gòu)形成Si-O-Si鍵，最終形成以SiO為主成份的絕緣膜作為第一布線層的第二絕緣層503，該絕緣膜如圖3所示那樣，為存在微小空隙的絕緣膜，其介電常數(shù)為2.3左右，所述微小空隙具有主要包含直徑為0.05nm以上4nm以下的空隙的分布特性。
接著，用CVD法形成厚度為40nm的成為第一布線層的第三絕緣層的碳化氮化硅膜504。該膜在作為第二布線層的第一絕緣層來形成布線圖形的開口時起刻蝕停止膜或Cu擴(kuò)散阻擋膜的作用。
接著，在碳化氮化硅膜504上形成開口517。使用光抗蝕劑，用公知的技術(shù)形成抗蝕劑圖形，使用可除去碳化氮化硅膜的刻蝕氣體，以抗蝕劑為掩模，用干法刻蝕方式形成開口(圖5(a))。此時，開口成為第一布線層的布線尺寸。
然后，用與形成第一布線層的第二絕緣層503相同的方法，形成厚度為400mn的成為第二布線層的第二絕緣層的絕緣層505，絕緣層505存在微小空隙且介電常數(shù)為2.3左右，所述微小空隙具有如圖3所示那樣主要包含直徑為0.05nm以上4nm以下的空隙的分布特性，和形成厚度為40nm的成為第三絕緣層的碳化氮化硅膜506。
接著，在碳化氮化硅膜上形成開口518(圖5(b))。使用光抗蝕劑，用公知的技術(shù)形成抗蝕劑圖形，使用可除去碳化氮化硅膜的刻蝕氣體，以抗蝕劑為掩模，用干法刻蝕方式形成開口。
然后，以碳化氮化硅膜為掩模，采用可除去具有微小空隙的SiO膜的氣體，用干法刻蝕方式，在絕緣層505上形成開口，在其下部碳化氮化硅膜504的開口517露出。
接著，以碳化氮化硅膜504的開口517為掩模，在絕緣層503上形成開口，在其下部使碳化氮化硅膜502露出。其次，切換成可除去碳化氮化硅膜的刻蝕氣體，以絕緣層503的開口為掩模，干法刻蝕除去碳化氮化硅膜502，形成到半導(dǎo)體襯底501貫通的開口。此時，碳化氮化硅膜504也被刻蝕，擴(kuò)大到與最上層的碳化氮化硅膜的開口518相同的尺寸。由此，形成到半導(dǎo)體襯底501貫通的布線溝519(圖5(c))。
然后，在布線溝119內(nèi)面形成阻擋金屬膜120之后，用公知的電鍍法進(jìn)行Cu121的填充。在本實施例中，阻擋金屬用TiN。
接著，通過用化學(xué)機(jī)械拋光法除去最上層的碳化氮化硅膜上存在的不需要的Cu膜、洗凈表面，同時形成連接用的栓塞和布線。在該研磨工序中，不研磨除去與最上層接觸的碳化氮化硅膜而殘留。由此，制作形成了Cu布線(包括520和521)的雙鑲嵌結(jié)構(gòu)(圖5(d))。
如上所述，通過使用介電常數(shù)低的膜作為層間絕緣層的主要構(gòu)成層的第二絕緣層503，獲得層間絕緣層整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
本實施例的結(jié)構(gòu)是二層層疊布線層的結(jié)構(gòu)，但通過二次以上反復(fù)層疊絕緣層也可獲得具有多層布線層結(jié)構(gòu)的半導(dǎo)體器件。
(第18實施例)
與第17實施例同樣，在本實施例中，對于第二絕緣層503，如圖4所示，形成存在微小空隙且介電常數(shù)為2.7左右的SiO絕緣膜，所述微小空隙具有主要包含直徑為0.05nm以上1nm以下的空隙的分布特性，制作形成Cu布線的雙鑲嵌結(jié)構(gòu)。
由此，關(guān)于作為層間絕緣層主要構(gòu)成層的第二絕緣層503通過使用介電常數(shù)低的膜，獲得層間絕緣層整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。此外，通過二次以上反復(fù)層疊絕緣層也可容易地獲得具有多層布線結(jié)構(gòu)的半導(dǎo)體器件。
(第19實施例)圖6是第19實施例的半導(dǎo)體邏輯元件的剖面圖。用已知的STI(淺溝槽隔離Shallow Trench Isolation)在半導(dǎo)體襯底601上形成元件分隔膜區(qū)域602，在該元件分隔膜區(qū)域602內(nèi)部形成MOS晶體管603(為了容易看清圖，省略了晶體管部的陰影線)。然后，用已知的CVD法在包含MOS晶體管603的半導(dǎo)體襯底601的表面上順序形成50nm左右的氧化硅膜604和500nm左右的BPSG(硼·磷硅酸鹽玻璃)膜605之后，在例如800-900℃的氮?dú)鈿夥障逻M(jìn)行回流退火接著，用硅磨粒，采用化學(xué)機(jī)械拋光法，使BPSG膜605的表面平坦化之后，形成接觸孔，在該接觸孔內(nèi)，用CVD法進(jìn)行鎢的埋入，形成導(dǎo)電栓塞606。此時，用公知的刻蝕法除去BPSG膜605表面上存在的不需要的鎢。
接著，與第17實施例同樣，用CVD法形成厚度為40nm的成為第一布線層的第一絕緣層的碳化氮化硅膜607。該第一絕緣層在形成布線圖形的開口時成為刻蝕停止膜。
然后，用涂敷法在襯底之上形成以硅倍半環(huán)氧乙烷氫化合物為主成份的甲基異丁脂甲酮溶液之后，在氮?dú)鈿夥罩校秒姞t進(jìn)行100℃10分鐘，然后150℃10分鐘，230℃10分鐘的加熱。然后，用氮?dú)鈿夥罩械臓t體，通過進(jìn)行350℃30分鐘的加熱，以梯形結(jié)構(gòu)形成Si-O-Si鍵，最終形成以SiO為主成份，如圖3所示那樣，存在微小空隙且介電常數(shù)為2.3左右的絕緣膜，所述微小空隙具有主要包含直徑為0.05nm以上4nm以下的空隙的分布特性，來作為第一布線層的第二絕緣層608。
接著，用CVD法形成厚度為40nm的成為第一布線層的第三絕緣層的碳化氮化硅膜609。該膜在作為第二布線層的第一絕緣層來形成布線圖形的開口時起刻蝕停止膜或Cu擴(kuò)散阻擋膜的作用。
接著，在碳化氮化硅膜609上形成開口。使用光抗蝕劑，用公知的技術(shù)形成抗蝕劑圖形，使用可除去碳化氮化硅膜的刻蝕氣體，以抗蝕劑為掩模，用干法刻蝕方式形成開口。此時，開口成為第一布線層的布線尺寸。
然后，用與形成第一布線層的第二絕緣層608相同的方法，形成厚度為400nm的第二布線層的第二絕緣層610，形成厚度為40nm的成為第三絕緣層的碳化氮化硅膜611。
接著，在碳化氮化硅膜上形成開口。然后，以碳化氮化硅膜為掩模，采用可除去具有微小空隙的SiO膜的氣體，用干法刻蝕方式，在絕緣層610上形成開口，在其下部碳化氮化硅膜609露出。
接著，以碳化氮化硅膜609的開口為掩模，在絕緣層608上形成開口，在其下部使碳化氮化硅膜607露出。其次，切換成可除去碳化硅膜的刻蝕氣體，以絕緣層608的開口為掩模，干法刻蝕除去碳化氮化硅膜607，形成到導(dǎo)電栓塞606貫通的開口。
此時，碳化氮化硅膜609也被刻蝕，擴(kuò)大到與最上層的碳化硅膜的開口相同的尺寸。由此，形成到導(dǎo)電栓塞606貫通的布線溝。
然后，在布線溝內(nèi)面形成阻擋金屬膜之后，用公知的電鍍法進(jìn)行Cu的填充。在本實施例中，阻擋金屬用TiN。接著，通過用化學(xué)機(jī)械拋光法除去最上層的碳化氮化硅膜上存在的不需要的Cu膜、洗凈表面，同時形成連接用的栓塞和布線。在該研磨工序中，不研磨除去與最上層接觸的碳化硅膜611而使其殘留。由此，制作形成了Cu布線的雙鑲嵌結(jié)構(gòu)。
重復(fù)以上工序，形成四層布線結(jié)構(gòu)體。
接著，重復(fù)同樣的工序，層疊2層的布線結(jié)構(gòu)。此時，用碳化氮化硅膜形成厚度為40nm的絕緣層617、619、621。此外，用添加氟的氧化硅膜形成厚度為600nm的絕緣層618、620。其次，在最上層形成氮化硅膜622，制作配有6層Cu布線623的多層布線半導(dǎo)體元件。
由此，通過使用介電常數(shù)比氮化硅膜低的碳化硅膜作為刻蝕停止膜或擴(kuò)散阻擋膜，在多層層疊結(jié)構(gòu)的下層部中，使用介電常數(shù)低于2.5的膜強(qiáng)度好的絕緣膜作為第二絕緣層，此外，在其上層部中，使用介電常數(shù)比氧化硅膜小的添加氟的氧化硅膜作為第二絕緣層，獲得層間絕緣層整體的介電常數(shù)降低了的高性能的半導(dǎo)體器件。
(第20實施例)圖7表示第20實施例的樹脂密封的半導(dǎo)體邏輯器件的剖面圖。除了第19實施例中獲得的鍵合焊盤部以外，將形成了聚酰亞胺表面保護(hù)膜702的狀態(tài)下的半導(dǎo)體邏輯器件701固定于另外設(shè)置的雙鍵合工序中的引線框架上。然后，用引線接合器在設(shè)置于半導(dǎo)體邏輯器件701中的鍵合焊盤部和引線框架的外部端子705之間布線了金線704。
接著，使用日立化成工業(yè)(股份公司)制造的含有硅石的聯(lián)苯系環(huán)氧樹脂，形成樹脂密封部703以便包住半導(dǎo)體邏輯器件701、外部端子705等。密封條件為成形溫度180℃、成形壓力70kg/cm2，但不限于此。最后，通過將外部端子706彎曲成規(guī)定的形狀，獲得樹脂密封型半導(dǎo)體邏輯裝置的完成品。
在樹脂密封的半導(dǎo)體邏輯器件的層間絕緣膜的一部分上，使用介電常數(shù)小但充分抑制了機(jī)械強(qiáng)度下降的絕緣膜，所以在引線鍵合工藝和樹脂密封工藝中，對于在半導(dǎo)體邏輯元件上的應(yīng)力，在元件內(nèi)部不產(chǎn)生裂紋，可獲得樹脂密封品。
此外，不用說，作為半導(dǎo)體邏輯元件的特性，可獲得第19實施例中說明的同樣效果，而且由于進(jìn)行樹脂密封，所以對于外部環(huán)境可發(fā)揮穩(wěn)定的特性。
(第21實施例)圖8是用于說明第21實施例的剖面圖，是將第19實施例中說明的半導(dǎo)體邏輯元件用于晶片級芯片尺寸封裝結(jié)構(gòu)的產(chǎn)品制造中的情況。
在半導(dǎo)體邏輯元件801的最上層氮化硅膜802上，以使鍵合焊盤部803露出的形狀形成聚酰亞胺絕緣膜804。接著，形成再排列布線805。在本實施例中，再排列布線由濺射法成膜TiN、Cu、Ni的這三層構(gòu)成，在成膜后按照公知的光刻技術(shù)來形成布線圖形。
進(jìn)而在其上形成聚酰亞胺絕緣膜806。貫通該聚酰亞胺絕緣膜層806，在再排列布線805的一部分區(qū)域中設(shè)置用于進(jìn)行電連接的下凸點(diǎn)金屬層807。下凸點(diǎn)金屬層形成Cr、Ni、Au這三層。在該下凸點(diǎn)金屬層807之上形成焊接凸點(diǎn)808。
可高速驅(qū)動的半導(dǎo)體邏輯元件本身可通過第19實施例中記述的方法形成在晶片上，所以根據(jù)本實施例，可實現(xiàn)晶片狀態(tài)下具有焊接凸點(diǎn)的半導(dǎo)體邏輯元件封裝器件。
通過采用介電常數(shù)低的層間絕緣膜層，與現(xiàn)有產(chǎn)品相比，已經(jīng)獲得高性能的半導(dǎo)體邏輯元件。但是，在將封裝半導(dǎo)體產(chǎn)品封裝搭載在印刷電路板等上時，通過采用本實施例的封裝結(jié)構(gòu)，可高速進(jìn)行元件和印刷電路板間的信號傳播，可進(jìn)一步發(fā)揮半導(dǎo)體邏輯元件的性能。
(第22實施例)圖9表示用于說明第22實施例的元件端部的剖面圖(圖9(a))和晶片平面示意圖(圖9(b))。
在硅襯底901中形成MOS晶體管等半導(dǎo)體元件906和包含這些元件的半導(dǎo)體電路部，在該襯底901之上形成上述說明的布線層。然后，使用由構(gòu)成布線層的導(dǎo)體組成的材料來配置保護(hù)環(huán)層905，以便包圍該半導(dǎo)體元件906和包含這些元件的半導(dǎo)體電路部。通過該保護(hù)環(huán)層905，可以防止來自外部的水分浸入半導(dǎo)體元件906和包含這些元件的半導(dǎo)體電路部。該保護(hù)環(huán)層905在形成導(dǎo)體布線的工序中形成。
由此，特別是在采用具有空隙的絕緣膜作為表示低介電常數(shù)特性的層間絕緣膜的情況下，可解決向孔內(nèi)部的水分透過和吸附的問題，可以提供使半導(dǎo)體元件自身的抗?jié)窨煽啃蕴岣叩陌雽?dǎo)體器件。
以上，用實施例詳細(xì)地進(jìn)行了說明，但用于實現(xiàn)本發(fā)明及實施例的許多條件等不限定于這些實施例。
如以上說明，在具有采用了在層間絕緣膜層中埋入降低了布線電阻的銅布線的鑲嵌結(jié)構(gòu)的多層層疊布線的半導(dǎo)體元件中，通過使用介電常數(shù)比氮化硅膜小的膜作為刻蝕停止膜和擴(kuò)散阻擋膜，并且使多層層疊結(jié)構(gòu)的下層部和上層部的絕緣膜有所不同，可以提高元件整體的機(jī)械強(qiáng)度，并且可以獲得降低層間絕緣膜整體的介電常數(shù)的高性能的半導(dǎo)體器件。
權(quán)利要求
1.一種半導(dǎo)體器件，在襯底上層疊了多個布線層，其特征在于所述布線層分別包括第一絕緣層、第二絕緣層和第三絕緣層；以及貫通所述第一至第三絕緣層形成的導(dǎo)體布線；所述第一絕緣層和所述第三絕緣層包含碳化氮化硅膜、碳化硅和氧化硅的至少其中之一；在所述布線層中位于下層部的布線層的第二絕緣層包含氧化硅；在所述布線層中位于上層部的布線層的第二絕緣層包含添加氟的氧化硅和添加碳的氧化硅的至少其中之一。
2.一種半導(dǎo)體器件，在襯底上層疊了多個布線層，其特征在于所述布線層分別包括第一絕緣層、第二絕緣層和第三絕緣層；以及貫通所述第一至第三絕緣層形成的導(dǎo)體布線；所述第一絕緣層和所述第三絕緣層包含碳化氮化硅膜、碳化硅和氧化硅的至少其中之一；在所述布線層中位于下層部的布線層的第二絕緣層的介電常數(shù)小于在所述布線層中位于上層部的布線層的第二絕緣層的介電常數(shù)。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，在所述布線層中位于所述下層部的布線層的第二絕緣層的介電常數(shù)低于3.0。
4.如權(quán)利要求1～3中任一項所述的半導(dǎo)體器件，其特征在于，在所述布線層中位于所述下層部的布線層的第二絕緣層有微小空隙。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，半數(shù)以上的所述微小空隙的直徑為0.05nm以上、4nm以下。
6.如權(quán)利要求1～5中任一項所述的半導(dǎo)體器件，其特征在于，在所述布線層中位于所述下層部的布線層的第二絕緣層含有SiO。
7.如權(quán)利要求1～6中任一項所述的半導(dǎo)體器件，其特征在于，在所述布線層中位于所述下層部的布線層的第二絕緣層是對包含硅倍半環(huán)氧乙烷氫化合物或硅倍半環(huán)氧乙烷甲基化合物的膜進(jìn)行加熱后獲得的絕緣膜。
8.如權(quán)利要求1～6中任一項所述的半導(dǎo)體器件，其特征在于，在所述布線層中位于所述下層部的布線層的第二絕緣層由包含烷基硅烷化合物、烷氧基硅烷化合物的膜構(gòu)成。
9.如權(quán)利要求1～8中任一項所述的半導(dǎo)體器件，其特征在于，在所述布線層中位于下層部的所述布線層的所述第二絕緣層的構(gòu)成成分與在所述布線層中位于上層部的所述布線層的所述第二絕緣層的構(gòu)成成分有所不同。
10.如權(quán)利要求1～9中任一項所述的半導(dǎo)體器件，其特征在于，相鄰的所述布線層中，配置于下層的布線層的第三絕緣層兼作配置于上層的布線層的第一絕緣層。
11.一種半導(dǎo)體器件，其特征在于，包括襯底；半導(dǎo)體元件，被設(shè)置在所述襯底上；布線層，包括第一絕緣層、由介電常數(shù)低于3.0的絕緣膜材料構(gòu)成的第二絕緣層、第三絕緣層和導(dǎo)體布線；以及保護(hù)環(huán)層，使用構(gòu)成所述布線層的材料，以可包圍所述半導(dǎo)體元件的周邊來配置。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述第二絕緣層是在內(nèi)部具有直徑為0.05nm以上、4nm以下的微小空隙的氧化硅膜。
全文摘要
提供一種半導(dǎo)體器件，可防止元件整體的機(jī)械強(qiáng)度下降，減少沿布線傳播的信號的延遲。構(gòu)成各布線層(100)的第一絕緣層和第三絕緣層包含碳化氮化硅膜、碳化硅和/或氧化硅，下層布線層的第二絕緣層包含氧化硅，上層布線層的第二絕緣層包含添加氟的氧化硅和/或添加碳的氧化硅。使下層布線層的第二絕緣層的介電常數(shù)比上層布線層的第二絕緣層的介電常數(shù)小。
文檔編號H01L21/318GK1452244SQ0313079
公開日2003年10月29日 申請日期2003年4月12日 優(yōu)先權(quán)日2002年4月12日
發(fā)明者田中順, 大谷美晴, 尾形潔, 鈴木康道, 堀田勝彥 申請人:株式會社日立制作所