試控制信號的輸入定時，并且根據(jù)控制的輸入定時將所述測試控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)。
[0077]2.如技術(shù)方案I所述的半導體存儲裝置，
[0078]其中，所述第一內(nèi)部電路包括第一接口，所述第一接口與控制器電耦接并且被配置成從所述控制器接收所述多個控制信號，以及
[0079]其中，所述第二內(nèi)部電路包括第二接口，所述第二接口與外部測試器件電耦接并且被配置成從所述外部測試器件接收所述測試控制信號。
[0080]3.如技術(shù)方案I所述的半導體存儲裝置，其中，所述第二內(nèi)部電路包括:
[0081]延遲控制單元，其被配置成響應(yīng)于所述測試模式信號來控制要輸入至所述多個數(shù)據(jù)儲存區(qū)中的每個的所述測試控制信號的輸入定時。
[0082]4.如技術(shù)方案3所述的半導體存儲裝置，其中，所述延遲控制單元響應(yīng)于所述測試模式信號，以不同的輸入定時將所述測試控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)中的每個。
[0083]5.如技術(shù)方案4所述的半導體存儲裝置，其中，所述延遲控制單元包括:
[0084]延遲鏈，其包括串聯(lián)耦接的多個延遲單元；以及
[0085]選擇單元，其被配置成響應(yīng)于所述測試模式信號來選擇所述多個延遲單元中的每個輸出，并且輸出選中的輸出至所述多個數(shù)據(jù)儲存區(qū)中的每個，
[0086]其中，所述延遲鏈接收所述測試控制信號。
[0087]6.如技術(shù)方案5所述的半導體存儲裝置，其中，所述延遲單元是與時鐘同步工作的同步延遲單元以及與所述時鐘不同步工作的非同步延遲單元中的一個。
[0088]7.如技術(shù)方案3所述的半導體存儲裝置，其中，所述延遲控制單元包括:
[0089]多個延遲鏈，所述多個延遲鏈中的每個包括多個串聯(lián)耦接的延遲單元；以及
[0090]多個選擇單元，所述多個選擇單元中的每個輸出包括在所述多個延遲鏈的對應(yīng)一個中的所述多個延遲單元的輸出，
[0091 ] 其中，所述多個延遲鏈接收所述測試控制信號。
[0092]8.—種半導體存儲裝置，包括:
[0093]多個數(shù)據(jù)儲存區(qū)；
[0094]正常信號傳送路徑，其被配置成設(shè)定所述多個數(shù)據(jù)儲存區(qū)中的每個的操作模式；以及
[0095]測試信號傳送路徑，其被配置成控制所述多個數(shù)據(jù)儲存區(qū)，以使得在測試模式下所述多個數(shù)據(jù)儲存區(qū)能夠以相同的模式執(zhí)行操作，而在相同的時間所述多個數(shù)據(jù)儲存區(qū)彼此執(zhí)行不同的操作。
[0096]9.如技術(shù)方案8所述的半導體存儲裝置，其中，所述正常信號傳送路徑接收多個控制信號，以從控制器單獨地設(shè)定所述多個數(shù)據(jù)儲存區(qū)中的每個的操作模式，并且將所述多個控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)。
[0097]10.如技術(shù)方案8所述的半導體存儲裝置，其中，所述測試信號傳送路徑接收測試控制信號，以從外部測試器件設(shè)定所述多個數(shù)據(jù)儲存區(qū)的操作模式，針對所述多個數(shù)據(jù)儲存區(qū)中的每個用不同的延遲量來延遲所述測試控制信號，以及將延遲的測試控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)中的每個。
[0098]11.如技術(shù)方案10所述的半導體存儲裝置，其中，所述測試信號傳送路徑響應(yīng)于測試模式信號來確定所述測試控制信號的延遲量。
[0099]12.如技術(shù)方案11所述的半導體存儲裝置，其中，所述測試信號傳送路徑包括:
[0100]多個延遲單元，其串聯(lián)耦接；
[0101]選擇單元，其被配置成響應(yīng)于所述測試模式信號來將所述多個延遲單元的輸出傳送至所述多個數(shù)據(jù)儲存區(qū)中的一個。
[0102]13.一種半導體存儲裝置，其包括多個層疊的半導體裸片，
[0103]其中，所述多個層疊的半導體裸片中的一個包括:
[0104]第一接口，其被配置成在正常模式下，在控制器的控制下單獨地設(shè)定所述多個層疊的半導體裸片中的每個的操作模式；以及
[0105]第二接口，其被配置成從外部測試器件接收測試控制信號，針對所述多個層疊的半導體裸片中的每個用不同的延遲量來延遲所述測試控制信號，以及在測試模式下，將延遲的測試控制信號輸入至所述多個層疊的半導體裸片中的每個。
[0106]14.如技術(shù)方案13所述的半導體存儲裝置，其中，所述第二接口包括:
[0107]延遲控制單元，其被配置成確定所述測試控制信號的延遲量，并且響應(yīng)于測試模式信號來分別將具有不同的延遲量的延遲測試控制信號輸入至所述多個層疊的半導體裸片。
[0108]15.如技術(shù)方案14所述的半導體存儲裝置，其中，所述延遲控制單元包括:
[0109]延遲鏈，其包括串聯(lián)耦接并且將所述測試控制信號延遲的多個延遲單元；以及
[0110]選擇單元，其被配置成響應(yīng)于所述測試模式信號來選擇多個串聯(lián)耦接的延遲單元的每個輸出，并且輸出選中的輸出至所述多個層疊的半導體裸片中的每個。
[0111]16.如技術(shù)方案13所述的半導體存儲裝置，其中，所述多個層疊的半導體裸片中的每個經(jīng)由不同的通道進行工作。
【主權(quán)項】
1.一種半導體存儲裝置，包括: 多個數(shù)據(jù)儲存區(qū)； 第一內(nèi)部電路，其被配置成將多個控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)；以及第二內(nèi)部電路，其被配置成響應(yīng)于測試模式信號，來控制測試控制信號的輸入定時，并且根據(jù)控制的輸入定時將所述測試控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)。2.如權(quán)利要求1所述的半導體存儲裝置， 其中，所述第一內(nèi)部電路包括第一接口，所述第一接口與控制器電耦接并且被配置成從所述控制器接收所述多個控制信號，以及 其中，所述第二內(nèi)部電路包括第二接口，所述第二接口與外部測試器件電耦接并且被配置成從所述外部測試器件接收所述測試控制信號。3.如權(quán)利要求1所述的半導體存儲裝置，其中，所述第二內(nèi)部電路包括: 延遲控制單元，其被配置成響應(yīng)于所述測試模式信號來控制要輸入至所述多個數(shù)據(jù)儲存區(qū)中的每個的所述測試控制信號的輸入定時。4.如權(quán)利要求3所述的半導體存儲裝置，其中，所述延遲控制單元響應(yīng)于所述測試模式信號，以不同的輸入定時將所述測試控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)中的每個。5.如權(quán)利要求4所述的半導體存儲裝置，其中，所述延遲控制單元包括: 延遲鏈，其包括串聯(lián)耦接的多個延遲單元；以及 選擇單元，其被配置成響應(yīng)于所述測試模式信號來選擇所述多個延遲單元中的每個輸出，并且輸出選中的輸出至所述多個數(shù)據(jù)儲存區(qū)中的每個， 其中，所述延遲鏈接收所述測試控制信號。6.如權(quán)利要求5所述的半導體存儲裝置，其中，所述延遲單元是與時鐘同步工作的同步延遲單元以及與所述時鐘不同步工作的非同步延遲單元中的一個。7.如權(quán)利要求3所述的半導體存儲裝置，其中，所述延遲控制單元包括: 多個延遲鏈，所述多個延遲鏈中的每個包括多個串聯(lián)耦接的延遲單元；以及 多個選擇單元，所述多個選擇單元中的每個輸出包括在所述多個延遲鏈的對應(yīng)一個中的所述多個延遲單元的輸出， 其中，所述多個延遲鏈接收所述測試控制信號。8.一種半導體存儲裝置，包括: 多個數(shù)據(jù)儲存區(qū)； 正常信號傳送路徑，其被配置成設(shè)定所述多個數(shù)據(jù)儲存區(qū)中的每個的操作模式；以及測試信號傳送路徑，其被配置成控制所述多個數(shù)據(jù)儲存區(qū)，以使得在測試模式下所述多個數(shù)據(jù)儲存區(qū)能夠以相同的模式執(zhí)行操作，而在相同的時間所述多個數(shù)據(jù)儲存區(qū)彼此執(zhí)行不同的操作。9.如權(quán)利要求8所述的半導體存儲裝置，其中，所述正常信號傳送路徑接收多個控制信號，以從控制器單獨地設(shè)定所述多個數(shù)據(jù)儲存區(qū)中的每個的操作模式，并且將所述多個控制信號輸入至所述多個數(shù)據(jù)儲存區(qū)。10.一種半導體存儲裝置，其包括多個層疊的半導體裸片， 其中，所述多個層疊的半導體裸片中的一個包括: 第一接口，其被配置成在正常模式下，在控制器的控制下單獨地設(shè)定所述多個層疊的半導體裸片中的每個的操作模式；以及 第二接口，其被配置成從外部測試器件接收測試控制信號，針對所述多個層疊的半導體裸片中的每個用不同的延遲量來延遲所述測試控制信號，以及在測試模式下，將延遲的測試控制信號輸入至所述多個層疊的半導體裸片中的每個。
【專利摘要】一種半導體存儲裝置包括多個數(shù)據(jù)儲存區(qū)；第一內(nèi)部電路，其被配置成將多個控制信號輸入至多個數(shù)據(jù)儲存區(qū)；以及第二內(nèi)部電路，其被配置成響應(yīng)于測試模式信號，來控制測試控制信號的輸入定時，以及根據(jù)控制的輸入定時將測試控制信號輸入至多個數(shù)據(jù)儲存區(qū)。
【IPC分類】G11C29/08
【公開號】CN105097043
【申請?zhí)枴緾N201510075802
【發(fā)明人】李椙晛, 丘泳埈
【申請人】愛思開海力士有限公司
【公開日】2015年11月25日
【申請日】2015年2月12日
【公告號】US20150332787