半導(dǎo)體存儲(chǔ)裝置的制造方法
【專利說(shuō)明】半導(dǎo)體存儲(chǔ)裝置
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2014年5月13日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2014-0057132的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此，如同全文闡述。
技術(shù)領(lǐng)域
[0003]各種實(shí)施例涉及一種半導(dǎo)體集成電路，且更具體而言，涉及一種半導(dǎo)體存儲(chǔ)裝置。
【背景技術(shù)】
[0004]隨著半導(dǎo)體存儲(chǔ)裝置的容量變得更大，開(kāi)發(fā)了對(duì)半導(dǎo)體裸片進(jìn)行層疊。此外，通過(guò)使每個(gè)層疊的裸片獨(dú)立地操作來(lái)提高響應(yīng)速度。
[0005]然而，因?yàn)橛糜跍y(cè)試層疊之后的每個(gè)半導(dǎo)體裸片的引腳數(shù)目與用于測(cè)試單獨(dú)的半導(dǎo)體裸片的引腳數(shù)目相比，存在更多的限制，所以難以測(cè)試這樣的半導(dǎo)體存儲(chǔ)裝置。因此，諸如當(dāng)半導(dǎo)體存儲(chǔ)裝置在正常條件下操作時(shí)，難以對(duì)包括在半導(dǎo)體存儲(chǔ)裝置中的每個(gè)層疊的半導(dǎo)體裸片執(zhí)行不同的測(cè)試。

【發(fā)明內(nèi)容】

[0006]在本發(fā)明的一個(gè)實(shí)施中，一種半導(dǎo)體存儲(chǔ)裝置可以包括多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)和第一內(nèi)部電路，所述第一內(nèi)部電路被配置成將多個(gè)控制信號(hào)輸入至多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)。半導(dǎo)體存儲(chǔ)裝置還可以包括第二內(nèi)部電路，所述第二內(nèi)部電路被配置成響應(yīng)于測(cè)試模式信號(hào)，來(lái)控制測(cè)試控制信號(hào)的輸入定時(shí)，以及根據(jù)控制的輸入定時(shí)將測(cè)試控制信號(hào)輸入至多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)。
[0007]在本發(fā)明的一個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)裝置可以包括多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)和正常信號(hào)傳送路徑，所述正常信號(hào)傳送路徑被配置成設(shè)定多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)中的每個(gè)的操作模式。另外，半導(dǎo)體存儲(chǔ)裝置可以包括測(cè)試信號(hào)傳送路徑，其被配置成控制多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)，以在測(cè)試模式下允許多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)以相同的模式執(zhí)行操作，而在相同的時(shí)間多個(gè)數(shù)據(jù)儲(chǔ)存區(qū)彼此執(zhí)行不同的操作。
[0008]在本發(fā)明的一個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)裝置可以包括多個(gè)層疊的半導(dǎo)體裸片。另外，多個(gè)層疊的半導(dǎo)體裸片中的一個(gè)包括第一接口，所述第一接口被配置成在正常模式下，在控制器的控制下單獨(dú)地設(shè)定多個(gè)層疊的半導(dǎo)體裸片中的每個(gè)的操作模式。另外，多個(gè)層疊的半導(dǎo)體裸片中的一個(gè)還可以包括第二接口，所述第二接口被配置成從外部測(cè)試器件接收測(cè)試控制信號(hào)，并且針對(duì)多個(gè)層疊的半導(dǎo)體裸片中的每個(gè)用不同的延遲量來(lái)延遲測(cè)試控制信號(hào)。第二接口還可以在測(cè)試模式下，將延遲的測(cè)試控制信號(hào)輸入至多個(gè)層疊的半導(dǎo)體裸片中的每個(gè)。
【附圖說(shuō)明】
[0009]圖1是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的框圖，
[0010]圖2是圖示圖1中所示的延遲控制單元的框圖，
[0011]圖3是圖示圖1中所示的延遲控制單元的框圖，
[0012]圖4是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的操作的時(shí)序圖，
[0013]圖5是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的示意圖，以及
[0014]圖6圖示了利用根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器控制器電路的系統(tǒng)的框圖。
【具體實(shí)施方式】
[0015]在下文中，將參照附圖通過(guò)各種實(shí)施例來(lái)描述半導(dǎo)體裝置。
[0016]參見(jiàn)圖1，根據(jù)一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件可以包括:第一接口 111、第二接口112、以及第一數(shù)據(jù)儲(chǔ)存區(qū)120、第二數(shù)據(jù)儲(chǔ)存區(qū)130和第三數(shù)據(jù)儲(chǔ)存區(qū)140。第一接口 111和第二接口 112中的一個(gè)或更多個(gè)可以包括用來(lái)在半導(dǎo)體存儲(chǔ)裝置中接收和發(fā)送信號(hào)的所有內(nèi)部電路。第一接口 111和第二接口 112可以表示內(nèi)部電路。
[0017]第一接口 111可以將第一控制信號(hào)CHljnf1、第二控制信號(hào)CH2_inf i和第三控制信號(hào)CH3_infi傳送至第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140。例如，第一接口 111可以與圖5中所示的控制器300電耦接。第一接口 111還可以從控制器300接收第一外部控制信號(hào)CHljnfe、第二外部控制信號(hào)CH2_infe和第三外部控制信號(hào)CH3_infe。第一接口111還可以將第一外部控制信號(hào)CHljnfe至第三外部控制信號(hào)CH3_infe作為第一控制信號(hào)CHljnfi至第三控制信號(hào)CH3_infi輸出至第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140。第一控制信號(hào)CHljnfi至第三控制信號(hào)CH3_infi中的每個(gè)可以是用來(lái)設(shè)定第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140的操作的信號(hào)(時(shí)鐘、地址和命令)。
[0018]第二接口 112可以與外部測(cè)試器件電耦接，從外部測(cè)試器件接收測(cè)試控制信號(hào)DA_infe，以及在不同的輸出定時(shí)將測(cè)試控制信號(hào)DA_infe輸出至第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140。傳送至第一數(shù)據(jù)儲(chǔ)存區(qū)120的測(cè)試控制信號(hào)DAjnfe被稱為第一延遲測(cè)試控制信號(hào)DAjnfdl。傳送至第二數(shù)據(jù)儲(chǔ)存區(qū)130的測(cè)試控制信號(hào)DAjnfe被稱為第二延遲測(cè)試控制信號(hào)DA_infd2。另外，傳送至第三數(shù)據(jù)儲(chǔ)存區(qū)140的測(cè)試控制信號(hào)DAjnfe被稱為第三延遲測(cè)試控制信號(hào)DA_infd3。第一延遲測(cè)試控制信號(hào)DAjnfdl至第三延遲測(cè)試控制信號(hào)DA_infd3可以分別是具有不同延遲的延遲的測(cè)試控制信號(hào)DA_infe。具體地，第二接口 112可以包括延遲控制單元113。延遲控制單元113可以通過(guò)響應(yīng)于測(cè)試模式信號(hào)TEST而用不同的延遲將測(cè)試控制信號(hào)DAjnfe延遲，來(lái)輸出具有不同延遲的第一延遲測(cè)試控制信號(hào)DAjnfdl至第三延遲測(cè)試控制信號(hào)DA_infd3。另外，第二接口 112可以利用與第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140共同耦接的測(cè)試數(shù)據(jù)線DA_DQ_line來(lái)發(fā)送和接收數(shù)據(jù)。
[0019]第一數(shù)據(jù)儲(chǔ)存區(qū)120可以響應(yīng)于第一控制信號(hào)CHljnfi和第一延遲測(cè)試控制信號(hào)DAjnfdl來(lái)操作。例如，第一數(shù)據(jù)儲(chǔ)存區(qū)120可以響應(yīng)于第一控制信號(hào)CHljnfi和第一延遲測(cè)試控制信號(hào)DA_infdl中的每個(gè)來(lái)執(zhí)行激活、寫入、預(yù)充電、讀取和刷新操作。
[0020]第二數(shù)據(jù)儲(chǔ)存區(qū)130可以響應(yīng)于第二控制信號(hào)CH2_infi和第二延遲測(cè)試控制信號(hào)DA_infd2來(lái)操作。例如，第二數(shù)據(jù)儲(chǔ)存區(qū)130可以響應(yīng)于第二控制信號(hào)CH2_infi和第二延遲測(cè)試控制信號(hào)DA_infd2來(lái)執(zhí)行激活、寫入、預(yù)充電、讀取和刷新操作。
[0021]第三數(shù)據(jù)儲(chǔ)存區(qū)140可以響應(yīng)于第三控制信號(hào)CH3_infi和第三延遲測(cè)試控制信號(hào)DA_infd3來(lái)操作。例如，第三數(shù)據(jù)儲(chǔ)存區(qū)140可以響應(yīng)于第三控制信號(hào)CH3_infi和第三延遲測(cè)試控制信號(hào)DA_infd3來(lái)執(zhí)行激活、寫入、預(yù)充電、讀取和刷新操作。第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140中的每個(gè)可以形成用來(lái)執(zhí)行不同操作的不同通道。
[0022]參見(jiàn)圖2，延遲控制單元113可以包括延遲鏈113-1和選擇部分113_2。
[0023]延遲鏈113-1可以包括串聯(lián)電耦接的第一至第四延遲單元113-1-1、113-1-2、113-1-3和113-1-4。第一延遲單兀113-1-1可以接收和延遲測(cè)試控制彳目號(hào)DA_infe，以及輸出第一延遲信號(hào)Dl。第二延遲單元113-1-2可以接收和延遲第一延遲信號(hào)Dl，以及輸出第二延遲信號(hào)D2。第三延遲單元113-1-3可以接收和延遲第二延遲信號(hào)D2，以及輸出第三延遲信號(hào)D3。第四延遲單元113-1-4可以接收和延遲第三延遲信號(hào)D3，以及輸出第四延遲信號(hào)D4。第一延遲單元113-1-1至第四延遲單元113-1-4可以是諸如觸發(fā)器之類的同步延遲單元，以響應(yīng)于時(shí)鐘CLK來(lái)延遲輸入信號(hào)，或者可以是串聯(lián)耦接的多個(gè)反相器或者RC延遲電路以在不與時(shí)鐘CLK同步的情況下將輸入信號(hào)延遲。
[0024]選擇部分113-2可以選擇第一延遲單元113-1-1至第四延遲單元113_1_4中的輸出信號(hào)D1、D2、D3和D4中的每個(gè)。選擇部分113-2還可以響應(yīng)于測(cè)試模式信號(hào)TEST來(lái)將選中的信號(hào)輸出至第一數(shù)據(jù)儲(chǔ)存區(qū)120至第三數(shù)據(jù)儲(chǔ)存區(qū)140。
[0025]選擇部分113-2可以包括第一切換單元113-2-1和第二切換單元113_2_2。
[0026]第一切換單元113-2-1可以響應(yīng)于測(cè)試模式信號(hào)TEST，分別將測(cè)試控制信號(hào)DA_infe、第一延遲信號(hào)Dl和第二延遲信號(hào)D2作為第一延遲測(cè)試控制信號(hào)DAjnfdl、第二延遲測(cè)試控制信號(hào)DA_infd2和第三延遲測(cè)試控制信號(hào)DA_infd3輸出。例如，第一切換單元
113-2-1可以將測(cè)試控制信號(hào)DA_infe作為第一延遲測(cè)試控制信號(hào)DAjnfdl輸出。第一切換單元113-2-1還可以將第一延遲信號(hào)Dl作為第二延遲測(cè)試控制信號(hào)DA_infd2輸出。此夕卜，第一切換單元113-2-1還可以當(dāng)測(cè)試模式信號(hào)TEST被使能時(shí)將第二延遲信號(hào)D2作為第三延遲測(cè)試控制信號(hào)DA_inf