本發(fā)明是有關(guān)于一種存儲器電路及其操作方法，且特別是有關(guān)于一種具有金屬位線的預(yù)充電的存儲器電路及其操作方法。

背景技術(shù)：

存儲器裝置于各種電子元件中已逐漸普及。在存儲器裝置中，多個群組的存儲單元(例如是存儲器串行)耦接于預(yù)充電至一預(yù)定電壓電平的多個金屬位線中所對應(yīng)的金屬位線?？赏ㄟ^施加一選擇電壓于存儲單元并感測對應(yīng)的金屬位在線的電流，以感測在存儲器串行中的存儲單元的儲存數(shù)據(jù)。然而，由于存儲單元的密度逐漸增加、較小的存儲單元電流及金屬位線的大量負荷，預(yù)充電金屬位線所需的時間變得更長。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一實施例，存儲器電路包括一預(yù)充電單元以及一感測單元。預(yù)充電單元用于在一預(yù)充電時期的期間，充電金屬位線。感測單元用于在預(yù)充電時期的期間，感測一存儲單元的一狀態(tài)，存儲單元耦接于金屬位線。

根據(jù)本發(fā)明的另一實施例，操作一存儲器電路的方法包括：在一預(yù)充電時期的期間，通過一預(yù)充電單元對一金屬位線進行充電；以及在預(yù)充電時期的期間，通過一感測單元對耦接于該金屬位線的一存儲器的一狀態(tài)進行感測。

根據(jù)本發(fā)明的又一實施例，存儲器系統(tǒng)包括一存儲器陣列以及一存儲器控制器。存儲器陣列包括多個金屬位線，金屬位線分別耦接于對應(yīng)的多個存儲單元串行。存儲器控制器耦接于存儲器陣列，提供信號于存儲器陣列，用于：在一預(yù)充電時期的期間，對一金屬位線進行充電；及在該預(yù)充電時期的期間，對耦接于該金屬位線的存儲單元的一狀態(tài)進行感測。

所附圖式合并于本申請中并構(gòu)成本申請的一部分。所附圖式繪示所揭露的實施例，并與實施方式共同說明所揭露的實施例。

附圖說明

圖1繪示根據(jù)一所示實施例的存儲器芯片的框圖。

圖2繪示根據(jù)一所示實施例的圖1所示的存儲器芯片的多個部分的簡化電路圖。

圖3繪示根據(jù)一所示實施例的存儲器電路的電路圖。

圖4繪示根據(jù)一所示實施例的用于產(chǎn)生一流入電壓(sink voltage)的流入電流鏡電路(sink current mirror circuit)的電路圖。

圖5繪示根據(jù)一比較例的于圖3所示的多個節(jié)點的多個信號與電壓的時間圖。

圖6繪示根據(jù)一所示實施例的于圖3所示的多個節(jié)點的多個信號與電壓的時序圖。

圖7繪示根據(jù)一所示實施例的金屬位線的預(yù)充電時期的長度與感測電流之間的關(guān)系圖。

圖8繪示比較例以及圖3所示的存儲器電路的預(yù)充電特性的圖。

【符號說明】

100：存儲器芯片

110：存儲器陣列

120：Y-選擇譯碼器

130：頁緩沖器

140：字線驅(qū)動器

150：存儲器控制器

300：存儲器電路

310：存儲器串行

320：Y-選擇單元

330：流入單元

340：預(yù)充電單元

350：感測單元

400：電路 410：電流源

BL1、DL、DLB、INV、SEN：節(jié)點

BLC：位線夾止信號

BLOCK_0、BLOCK_1、...、BLOCK_N-1、BLOCK_N：區(qū)塊

BLS：位線選擇信號

CSL：共同源極線

D：輸出緩沖器

GSL：接地選擇線信號

hvt：高閾值電壓

Icell：理想感測電流

INV1、INV2：反向器

Isense：感測電流

Isink：源電流

lvt：低閾值電壓

MBL、MBL_0、MBL_1、MBL_2、MBL_3、MBL_4、MBL_5、...、MBL_M-5、MBL_M-4、MBL_M-3、MBL_M-2、MBL_M-1、MBL_M：金屬位線

MC0、MC1、MC2、MC3、MC4、MC5：存儲單元

MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8：NMOS晶體管

MP1、MP2、MP3、MP4、MP5：PMOS晶體管

PDL、PDLB、SPOS、STB、STBS：控制信號

PB_0、PB_1、PB_2、PB_3、PB_4、PB_5...、PM_M-5、PM_M-4、PM_M-3、PM_M-2、PM_M-1、PM_M：頁緩沖器單元

pass：通信號

Power：預(yù)充電控制信號

SSL：串行選擇線信號

SW：串行選擇開關(guān)

SWG：接地選擇開關(guān)

t1、t2、t3、t21、t22、t23、t24：時間

WL、WL0、WL1、WL2、WL3、WL4、WL5：字線信號

WL[a：b]、WL[c：d]、WL[m：n]、字線WL[p：q]：字線

WL_unit_0、WL_unit_1、...、WL_unit_N-1、WL_unit_N：字線驅(qū)動單元

Vdd：電源電壓

V_DL、V_DLB、V_MBL、V_SEN：電壓

Vsink：流入電壓

Y_sel_0、Y_sel_1、Y_sel_2、Y_sel_3、Y_sel_4、Y_sel_5、...、Y_sel_M-5、Y_sel_M-4、Y_sel_M-3、Y_sel_M-2、Y_sel_M-1、Y_sel_M：Y選擇單元

具體實施方式

元件符號將用以詳細描述本案實施例，作為范例繪示于所附圖式中。所有圖式中將盡可能使用相同的元件符號表示相同或類似的部分。

圖1繪示根據(jù)一所示實施例的存儲器芯片100的方塊圖。存儲器芯片100包括一存儲器陣列110、一Y-選擇譯碼器120、一頁緩沖器130、一字線驅(qū)動器140及一存儲器控制器150。存儲器陣列110包括成列(row)及成排(column)所配置的多個存儲單元。Y-選擇譯碼器120存取(access)存儲單元陣列110中所選的成排的存儲單元。頁緩沖器130儲存欲編程至存儲器陣列110的數(shù)據(jù)、或由存儲單元陣列110所讀取的數(shù)據(jù)。字線驅(qū)動器140存取存儲單元陣列110中所選的成列的存儲單元。存儲器控制器150產(chǎn)生并施加多種控制信號至存儲器陣列110、Y-選擇譯碼器120、頁緩沖器130及字線驅(qū)動器140。

圖2繪示根據(jù)一所示實施例的圖1所示的存儲器芯片100的多個部分的簡化電路圖。存儲器陣列110包括N+1個區(qū)塊BLOCK_0、BLOCK_1、...、BLOCK_N-1、及BLOCK_N的存儲單元，其中N是等于或大于1的自然數(shù)。各個區(qū)塊BLOCK_0、BLOCK_1、...、BLOCK_N-1、及BLOCK_N包括結(jié)構(gòu)實質(zhì)上相同的一列存儲單元。存儲器陣列110亦包括M條金屬位線MBL_0、MBL_1、...、MBL_M-1、及MBL_M，其中M是大于1的自然數(shù)。各條金屬位線MBL_0、MBL_1、...、MBL_M-1、及MBL_M耦接于一排存儲單元。共同源極線CSL在各個區(qū)塊BLOCK_0、BLOCK_1、...、BLOCK_N-1、及BLOCK_N中耦接于存儲單元。

Y-選擇譯碼器120包括M+1個Y選擇單元Y_sel_0、Y_sel_1、...、Y_sel_M-1、及Y_sel_M，其中M是等于或大于1的自然數(shù)。各個Y選擇單元Y_sel_0、Y_sel_1、...、Y_sel_M-1、及Y_sel_M耦接于其中一條對應(yīng)的金屬位線MBL_0、MBL_1、...、MBL_M-1、及MBL_M。Y選擇單元Y_sel_0、Y_sel_1、...、Y_sel_M-1、及Y_sel_M具有實質(zhì)上相同的電路結(jié)構(gòu)。頁緩沖器130包括M+1個頁緩沖器單元PB_0、PB_1、...、PM_M-1、及PM_M，各個頁緩沖器單元耦接于其中一個對應(yīng)的Y選擇單元Y_sel_0、Y_sel_1、...、Y_sel_M-1、及Y_sel_M。頁緩沖器單元PB_0、PB_1、...、PM_M-1、及PM_M具有實質(zhì)上相同的電路結(jié)構(gòu)。字線驅(qū)動器140包括字線驅(qū)動單元WL_unit_0、WL_unit_1、...、WL_unit_N-1、及WL_unit_N，各個字線驅(qū)動單元分別在對應(yīng)的區(qū)塊BLOCK_0、BLOCK_1、...、BLOCK_N-1、及BLOCK_N中耦接于多條字線。例如，在區(qū)塊BLOCK_0中，字線驅(qū)動單元WL_unit_0是耦接于字線WL[a：b]。在區(qū)塊BLOCK_1中，字線驅(qū)動單元WL_unit_1是耦接于字線WL[c：d]。在區(qū)塊BLOCK_N-1中，字線驅(qū)動單元WL_unit_N-1是耦接于字線WL[m：n]。在區(qū)塊BLOCK_N中，字線驅(qū)動單元WL_unit_N是耦接于字線WL[p：q]。

圖3繪示根據(jù)一所示實施例的存儲器電路300的電路圖。如圖3所示，存儲器電路300包括一存儲器串行310、一Y-選擇單元320、一流入單元330、一預(yù)充電單元340及一感測單元350。存儲器串行310對應(yīng)于圖2所示的存儲單元陣列110中的一排存儲單元。Y-選擇單元320對應(yīng)于圖2所示的其中一個Y-選擇單元Y_sel_0、Y_sel_1、...、Y_sel_M-1、及Y_sel_M。流入單元330、預(yù)充電單元340及感測單元350構(gòu)成其中一個圖2所示的頁緩沖器單元PB_0、PB_1、...、PM_M-1、及PM_M。字線連接于字線驅(qū)動器140。

如圖3所示，存儲器串行310包括耦接于金屬位線MBL與共同源極線CSL之間的多個(例如是圖3所示的6個)存儲單元MC0、MC1、...、MC5、一串行選擇開關(guān)SW、及一接地選擇開關(guān)SWG。圖3的金屬位線MBL對應(yīng)于圖2所示的其中一條金屬位線MBL_0、MBL_1、...、MBL_M-1、及MBL_M。圖3所示的字線(亦即字線信號WL0、WL1、...、WL5所分別對應(yīng)的字線)對應(yīng)于其中一些圖2所示的字線WL[a：q]。多個存儲單元MC0、MC1、...、MC5串聯(lián)耦接于串行選擇開關(guān)SW及接地選擇開關(guān)SWG之間。多個存儲單元MC0、MC1、...、MC5是作為個別具有可編程的閾值電壓的金屬氧化物半導(dǎo)體晶體管(MOStransistor)。各個存儲單元MC0、MC1、...、MC5包括一柵極電極，耦接于對應(yīng)的其中一條字線，以分別接收對應(yīng)的字線信號WL0、WL1、...、WL5。串行選擇開關(guān)SW是作為N型金屬氧化物半導(dǎo)體晶體管(NMOStransistor)，包括一漏極電極、一源極電極及一柵極電極，其中漏極電極耦接于金屬位線MBL，源極電極耦接于存儲單元MC0，柵極電極耦接以接收串行選擇線信號SSL。接地選擇線SWG是作為N型金屬氧化物半導(dǎo)體晶體管，包括一漏極電極、一源極電極及一柵極電極，其中漏極電極耦接于存儲單元MC5，源極電極耦接于共同源極線CSL，以接收共同源極線CSL的信號，柵極電極耦接以接收接地選擇線信號GSL。

Y-選擇單元320包括一第一NMOS晶體管MN1。第一NMOS晶體管MN1包括一漏極電極，一源極電極及一柵極電極，其中漏極電極耦接于一節(jié)點BL1，源極電極耦接于一金屬位線MBL，柵極電極耦接以接收一位線選擇信號BLS。位線選擇信號BLS是用以控制金屬位線MBL是否電性絕緣于流入單元330、預(yù)充電單元340及感測單元350。

流入單元330包括第二NMOS晶體管MN2及第三NMOS晶體管MN3，第二NMOS晶體管MN2及第三NMOS晶體管MN3是串聯(lián)耦接于節(jié)點BL1及參考電壓(例如是接地)之間。第二NMOS晶體管MN2包括一漏極電極、一源極電極及一柵極電極，其中漏極電及耦接于節(jié)點BL1，源極電極耦接于第三NMOS晶體管MN3的漏極電極，柵極電極耦接以接收于感測單元350中的節(jié)點DLB的電壓V_DLB。第三NMOS晶體管MN3包括一漏極電極、一源極電極及一柵極電極，其中漏極電極耦接于第二NMOS晶體管MN2的源極電極，源極電極接地，柵極電極耦接以接收一流入電壓Vsink，Vsink具有一預(yù)定的電壓電平。

預(yù)充電單元340包括一第一P型MOS(PMOS)晶體管MP1及一第四NMOS晶體管MN4。第一PMOS晶體管MP1包括一源極電極，一漏極電極及一柵極電極，其中源極電極耦接以接收一電源電壓Vdd，漏極電極耦接于一感測節(jié)點SEN，柵極電極耦接以接收一預(yù)充電控制信號Power。第四NMOS晶體管MN4包括一漏極電極、一源極電極及一柵極電極，其中漏極電極耦接于一感測節(jié)點SEN，源極電極耦接于節(jié)點BL1，柵極電極耦接以接收一位線夾止信號(bit line clamp signal)BLC。

感測單元350包括第五NMOS晶體管MN5、第六NMOS晶體管MN6與第七NMOS晶體管MN7，第二PMOS晶體管MP2與第三PMOS晶體管MP3，以及閂鎖器(latch)352。第五NMOS晶體管MN5包括一漏極電極、一源極電極、及一柵極電極，其中漏極電極耦接于感測節(jié)點SEN，源極電極耦接于反向器節(jié)點(inverter node)，柵極電極耦接以接收一通信號pass。閂鎖器352包括第一反向器INV1與第二反向器INV2，第一反向器INV1及第二反向器INV2交叉耦接于節(jié)點DL與節(jié)點DLB之間。第一反向器INV1包括輸入節(jié)點、輸出節(jié)點、及控制節(jié)點，其中輸入節(jié)點耦接于節(jié)點DL，輸出節(jié)點耦接于節(jié)點DLB，控制節(jié)點耦接以接收一控制信號SPOS。第二反向器INV2包括一輸入節(jié)點、一輸出節(jié)點及一控制節(jié)點，其中輸入節(jié)點耦接于節(jié)點DLB，輸出節(jié)點耦接于節(jié)點DL，控制節(jié)點耦接以接收一控制信號STBS。第六NMOS晶體管MN6耦接于節(jié)點DLB及反向器節(jié)點INV之間，且包括耦接以接收一控制信號PDLB的柵極電極。第七NMOS晶體管MN7耦接于節(jié)點DL及反向器節(jié)點INV之間，且包括耦接以接收一控制信號PDL的柵極電極。第二PMOS晶體管MP2包括一源極電極、一漏極電極、及一柵極電極，其中源極電極被耦接以接收電源電壓Vdd，漏極電極耦接于第三PMOS晶體管MP3的源極電極，柵極電極耦接以接收一感測控制信號STB。第三PMOS晶體管MP3包括一源極電極、一漏極電極及一柵極電極，其中源極電極耦接于第二PMOS晶體管MP2的漏極電極，漏極電極耦接于反向器節(jié)點INV，柵極電極耦接于感測節(jié)點SEN。

圖4繪示根據(jù)一所示實施例的用于產(chǎn)生圖3所示的一流入電壓(sink voltage)的流入電流鏡電路(sink current mirror circuit)(下文中以「電路400」表示)的電路圖。如圖4所示，電路400包括一電流源410、第四PMOS晶體管MP4與第五PMOS晶體管MP5、第八NMOS晶體管MN8、及輸出緩沖器D。

電流源410耦接于PMOS晶體管MP4及參考電壓(例如是接地)之間。電流源410產(chǎn)生可調(diào)整電流電平的一源電流Isink。第四PMOS晶體管MP4包括一源極電極、一漏極電極、及一柵極電極，其中源極電極耦接以接收電源電壓Vdd，漏極電極耦接于電流源410，柵極電極耦接于其漏極電極。第五PMOS晶體管MP5包括一源極電極、一漏極電極、及一柵極電極，其中源極電極耦接以接收電源電壓Vdd，漏極電極耦接于第八NMOS晶體管MN8，柵極電極耦接于第四PMOS晶體管MP4的柵極電極。第八NMOS晶體管MN8包括一漏極電極、一源極電極、及一柵極電極，漏極電極耦接于第五PMOS晶體管MP5的漏極電極，源極電極接地，柵極電極耦接于其的漏極電極。輸出緩沖器D包括第一終端及第二終端，第一終端耦接于第八NMOS晶體管MN8的柵極電極，第二終端耦接于輸出的流入電壓Vsink。流入電壓Vsink被施加至電路300的第三NMOS晶體管MN3的柵極電極，如圖3所示。

圖5繪示根據(jù)一比較例的于圖3所示的多個節(jié)點的多個信號與電壓的時間圖。存儲器控制器150產(chǎn)生并控制多個控制信號的施加。

如圖5所示，時間t1之前，位線選擇信號BLS是被設(shè)定為低電壓，以關(guān)閉第一NMOS晶體管MN1。因此，Y-選擇單元320無法作用，且金屬位線MBL是與流入單元330、預(yù)充電單元340、及感測單元350絕緣(isolate)。在MBL預(yù)充電之前，金屬位線MBL是被設(shè)定一參考電壓(例如是接地)，且金屬位線MBL上的電壓V_MBL是0伏特(V)。預(yù)充電控制信號Power被設(shè)定為高電壓，以關(guān)閉第一PMOS晶體管MP1。位線夾止信號BLC被設(shè)定為低電壓，以關(guān)閉第四NMOS晶體管MN4。因此，預(yù)充電單元340是無法作用，且電源電壓Vdd不會施加至預(yù)充電單元340的感測節(jié)點SEN。因此，于感測節(jié)點SEN的電壓V_SEN以及于節(jié)點BLI的電壓VBLI是為0V。流入電壓Vsink是被設(shè)定為低電壓。因此，流入單元330是無法作用。感測控制信號STB被設(shè)定為高電壓，以關(guān)閉第二PMOS晶體管MP2，且通信號pass被設(shè)定為低電壓，以關(guān)閉第五NMOS晶體管MN5。因此，感測單元350是無法作用。

在時間t1，串行選擇線信號SSL被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)(transition)，以開啟串行選擇開關(guān)SW。接地選擇線信號GSL被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)，以開啟接地選擇開關(guān)SWG。各個字線信號WL0、WL1、...、WL5被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)。雖然圖5所示的字線信號WL0、WL1、...、WL5具有相同的低及高電壓電平，但字線信號WL0、WL1、...、WL5的電壓電平也可彼此不同。例如，對應(yīng)于所選的存儲單元(例如是MC3)的字線的信號被配置為所選擇字線電壓Vselect的轉(zhuǎn)態(tài)，而對應(yīng)于剩余的存儲單元(例如是MC0、MC1、MC2、MC4、MC5)的字線的信號被配置為導(dǎo)通字線電壓Vpass的轉(zhuǎn)態(tài)，以開啟剩余的存儲單元。

此外，在時間t1，預(yù)充電控制信號Power被配置為由高電壓至低電壓的轉(zhuǎn)態(tài)，以開啟第一PMOS晶體管MP1。位線夾止信號BLC被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)，以開啟第四NMOS晶體管MN4。位線選擇信號BLS被配置為維持在低電壓，以關(guān)閉第一NMOS晶體管MN1。因此，預(yù)充電單元340是能夠作用。由于第一NMOS晶體管MN1是關(guān)閉，金屬位線MBL是絕緣于預(yù)充電單元340。由于來自電源電壓Vdd的充電，因此，在感測節(jié)電SEN的電壓V_SEN增加至高電壓。

在時間t2，位線選擇信號BLS被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)，以開啟第一NMOS晶體管MN1。預(yù)充電控制信號Power維持在低電壓，且位線夾止信號BLC維持在高電壓。因此，預(yù)充電電流沿著由電源電壓Vdd、第一PMOS晶體管MP1、第四NMOS晶體管MN4、及第一NMOS晶體管MN1的路徑流動，以充電金屬位線MBL。因此，在金屬位線MBL的電壓V_MBL是逐漸增加。

在時間t3，于金屬位線MBL的電壓V_MBL是達到一電平，使得單元(cell)電流被設(shè)定(set to)至一默認目標。此單元電流表示在感測期間流過所選的存儲單元的感測電流。

MBL預(yù)充電時期的持續(xù)時間是有關(guān)于金屬位線的負載(亦即是電阻及電容)，以及流過金屬位線MBL的感測電流。較小的感測電流及較大的金屬位線負載增加MBL預(yù)充電時期的持續(xù)時間。此外，請參照圖2，當耦接于其中一些金屬位線MBL_0、MBL_1、...、MBL_M的所選的存儲單元具有低閾值電壓，而耦接于其他金屬位線MBL_0、MBL_1、...、MBL_M的所選的存儲單元具有高閾值電壓時，金屬位線MBL_0、MBL_1、...、MBL_M的充電電流是不同。因此，金屬位線MBL_0、MBL_1、...、MBL_M的MBL預(yù)充電時期的持續(xù)時間是不同。不合意地，由于金屬位線之間的寄生電容，其中一條金屬位線MBL_0、MBL_1、...、MBL_M可能受到鄰近的金屬位線的充電電流的影響。

圖6繪示根據(jù)本發(fā)明的一所示實施例的于圖3所示的多個節(jié)點的多個信號與電壓的時序圖。存儲器控制器150產(chǎn)生并控制多個控制信號的施加。在所示實施例時間t2之前及當時的信號及電壓是與圖5所示的比較例相同。因此，其之詳細描述是不提供。

在所示實施例中，MBL預(yù)充電時期的期間(亦即是當金屬位線MBL的電壓V_MBL逐漸增加時)，預(yù)充電控制信號Power被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)，以在時間t21關(guān)閉第一PMOS晶體管MP1。位線夾止信號BLC被配置為維持在高電壓，以開啟第四NMOS晶體管MN4。在此時，于感測節(jié)點SEN的電壓V_SEN是有關(guān)于在時間t21流過金屬位線及所選的存儲單元(例如是MC3)的電流，此表示存儲單元MC3在MBL預(yù)充電時期的期間的狀態(tài)。若電流高于閾值電流的電平，存儲單元MC3的閾值電壓在時間t22呈現(xiàn)為低閾值電壓(lvt)。亦即，在MBL預(yù)充電時期的期間，存儲單元MC3呈現(xiàn)為lvt單元。流過MBL寄生電容以及存儲單元MC3的電流是流過由感測節(jié)點SEN、第四NMOS晶體管MN4、第一NMOS晶體管MN1所定義的電流路徑。因此，于感測節(jié)點的電壓V_SEN逐漸降低，于圖6中標記為「lvt」。另一方面，若流過存儲單元MC3的電流是低于閾值電流電平，存儲單元MC3的閾值電壓在時間t22是呈現(xiàn)為高閾值電壓(hvt)。亦即，在MBL預(yù)充電時期的期間，存儲單元MC3呈現(xiàn)為hvt單元。因此，在感測節(jié)點SEN的電壓V_SEN在高電壓之下維持實質(zhì)上相同，在圖6中標記為「hvt」。

在時間t22，預(yù)充電控制信號Power維持在高電壓。感測控制信號STB被配置為由高電壓至低電壓的轉(zhuǎn)態(tài)，以開啟第二PMOS晶體管MP2。控制信號PDL被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)，以開啟第七NMOS晶體管MN7?？刂菩盘朣TBS被配置為由高電壓至低電壓的轉(zhuǎn)態(tài)，以關(guān)閉第二反向器INV2的接地路徑，可能另外使用MP2及MP3創(chuàng)造一DC電流路徑。因此，感測單元350能夠部分在感測節(jié)點SEN感測電壓V_SEN。此時，節(jié)點DL的電壓V_DL及節(jié)點DLB的電壓V_DLB是有關(guān)于感測節(jié)點SEN的電壓V_SEN，依序有關(guān)于流過所選的存儲單元的電流，亦即，所選的存儲單元的狀態(tài)。若存儲單元MC3的閾值電壓在MBL預(yù)充電時間的期間成為「lvt」，電壓V_SEN的電壓電平下降至足以開啟第三PMOS晶體管MP3，因而使反向器節(jié)點INV的電壓VINV轉(zhuǎn)態(tài)至一高電壓。因此，在時間t23，節(jié)點DL的電壓V_DL轉(zhuǎn)態(tài)至一高電壓(于圖6中標記為「lvt」)，且在節(jié)點DLB的電壓V_DLB轉(zhuǎn)態(tài)至一低電壓(于圖6中標記為「lvt」)。另一方面，若在MBL預(yù)充電時間的期間，存儲單元MC3的閾值電壓成為「hvt」，電壓V_SEN維持在高電壓，第三PMOS晶體管MP3維持在關(guān)閉，因此在反向器節(jié)點INV的電壓VINV維持在低電壓。因此，在時間t23，節(jié)點DL的電壓V_DL維持在一低電壓(于圖6中標記為「hvt」)，且在節(jié)點DLB的電壓V_DLB維持在一高電壓(于圖6中標記為「hvt」)。

在時間t24，預(yù)充電控制信號Power被配置為由高電壓至低電壓的轉(zhuǎn)態(tài)，以開啟PMOS晶體管MP1。位線夾止信號BLC是配置以維持在高電壓，以開啟第四NMOS晶體管MN4。因此，預(yù)充電單元340開啟，且金屬位線MBL的預(yù)充電重新開始。感測控制信號STB被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)，以關(guān)閉第二PMOS晶體管MP2。控制信號PDL被配置為由高電壓至低電壓的轉(zhuǎn)態(tài)，以關(guān)閉第七NMOS晶體管MN7?？刂菩盘朣TBS被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)。因此，感測單元350是無法作用。此時，流入電壓Vsink被配置為由低電壓至高電壓的轉(zhuǎn)態(tài)。例如，通過開啟電路400的電流源410，流入電壓Vsink可由低電壓轉(zhuǎn)態(tài)至高電壓。因此，流入單元330能夠作用或無法作用是取決于節(jié)點DLB的電壓V_DLB(施加至流入單元330的第二NMOS晶體管MN2)。若于節(jié)點DLB的電壓V_DLB是低電壓(亦即存儲單元MC3的閾值電壓成為「lvt」)，第二NMOS晶體管MN2是關(guān)閉。因此，流入單元330是無法作用且無法傳導(dǎo)任何的流入電流。另一方面，若節(jié)點DLB的電壓是高電壓(V_DLB)(亦即，存儲單元MC3的閾值電壓成為「hvt」)，第二NMOS晶體管MN2是開啟。因此，流入單元330是開啟，以傳導(dǎo)一流入電流。流入電流幫助縮短金屬位線MBL的預(yù)充電時間。

在預(yù)充電時期的期間以及當預(yù)充電單元340開啟時，若所選的存儲單元(例如是MC3)的閾值電壓呈現(xiàn)為高閾值電壓，沒有電流或者是小電流流動于第四NMOS晶體管的源極電極與金屬位線MBL之間。因此，相較于所選的存儲單元MC3的閾值電壓呈現(xiàn)為低閾值電壓，且其中第四NMOS晶體管MN4是大幅被開啟的情況而言，第四NMOS晶體管被微弱地開啟。因此，由于第四NMOS晶體管MN4是被微弱地開啟，金屬位線MLB的充電率是相對低。在本發(fā)明的實施例中，當感測單元350偵測到所選存儲單元(例如是MC3)的閾值電壓呈現(xiàn)為高閾值電壓，流入單元330是被開啟，以將流入電流由第四NMOS晶體管MN4的源極電極傳導(dǎo)至接地。因此，第四NMOS晶體管MN4被大幅地開啟。因此，由于第四NMOS晶體管MN4被大幅開啟，金屬位線MBL的充電率變?yōu)橄鄬焖佟?/p>

在一些實施例中，一感測時期(未繪示)接續(xù)在MBL預(yù)充電時期之后。在感測時期的期間，流入單元330仍無法作用，預(yù)充電單元340的第一PMOS晶體管MP1是關(guān)閉，預(yù)充電單元340的第四NMOS晶體管MN4維持開啟，且感測單元350能夠作用，以根據(jù)感測節(jié)點SEN的電壓V_SEN感測儲存于所選存儲單元(例如是MC3)的數(shù)據(jù)。若所選的存儲單元(例如是MC3)在MBL預(yù)充電時期的期間被判斷為hvt單元，在感測時期的期間，流入電流將不會影響感測結(jié)果。此時，若所選存儲單元(例如是MC3)具有低閾值電壓，存儲單元MC3是被開啟，且產(chǎn)生感測電流Isense。感測電流Isense是由金屬位線MBL穿過存儲單元MC3流至共同源極線CSL。因此，在感測節(jié)點SEN的電壓V_SEN是逐漸下降至一低電壓。另一方面，在感測時期的期間，若存儲單元MC3具有高閾值電壓，存儲單元MC3是被關(guān)閉，且無法產(chǎn)生感測電流。因此，感測節(jié)點SEN的電壓V_SEN維持在高電壓。在此方式中，通過感測節(jié)點SEN的電壓V_SEN，感測單元350能夠在感測時期決定儲存于所選存儲單元中的數(shù)據(jù)。

圖7繪示根據(jù)一所示實施例的MBL的預(yù)充電時期(下文中表示為「MBL預(yù)充電時間」)的長度與流過所選的存儲單元(例如是MC3)的感測電流Isense之間的關(guān)系圖。在圖7中，橫坐標710代表MBL預(yù)充電時間，縱坐標720代表感測電流Isense。如圖7所示，當MBL預(yù)充電時間由0逐漸增加，感測電流Isense是逐漸朝向流過存儲單元MC3的一理想感測電流Icell增加。當存儲單元MC3的柵極、源極及漏極偏壓已在設(shè)定時間之內(nèi)設(shè)定時，理想感測電流Icell表示流過存儲單元MC3的感測電流。預(yù)充電時間愈長，理想感測電流Icell與感測電流Isense之間的差異愈小。

圖8繪示比較例的存儲器電路以及存儲器電路300的預(yù)充電特性的圖。除了比較例的存儲器電路不包括流入單元330，且在預(yù)充電時期的期間，其感測單元沒有感測所選的存儲單元的狀態(tài)之外，比較例的存儲單元類似于存儲器電路300。除了由于比較例的存儲器電路不包括流入單元330故沒有施加流入電壓Vsink之外，施加至比較例的存儲器電路的控制信號是類似于圖5所示。

在圖8中，橫坐標810代表以納安培(nA)為單位的理想感測電流Icell及感測電流Isense之間的差異Icell-Isense，且縱坐標820代表任意單位(arbitrary unit，a.u.)的MBL預(yù)充電時間。曲線830代表比較例的存儲器電路的差異Icell-Isense。曲線840代表存儲器電路300的差異Icell-Isense。如圖8所示，差異Icell-Isense愈小，所需的MBL預(yù)充電時間愈長。此外，為了獲得相同的差異Icell-Isense，相較于比較例的存儲單元，存儲器電路300需要較短的MBL預(yù)充電時間。

如同上述，根據(jù)本發(fā)明的所示實施例的存儲器電路300包括感測單元350及流入單元330，感測單元350用于在預(yù)充電時期的期間感測所選的存儲單元的狀態(tài)，流入單元330用于在基于所選的存儲單元的感測狀態(tài)之下提供一流入電流。因此，MBL預(yù)充電時間可被縮短，且存儲器芯片可被更快速地操作。

此外，在預(yù)充電時期的期間，當多條金屬位線是被同時充電時，可通過其個別的感測單元辨識出(亦即是篩選出)具有較小充電電流的金屬位線，且在預(yù)充電時期的期間，流入電流是提供至具有較小充電電流的各條金屬位線。在此情況下，由儲存于存儲器中的數(shù)據(jù)的差異所造成的多條金屬位線之間的預(yù)充電時間差異可受到補償，因此能夠維持預(yù)充電時間的一致性，且儲存于存儲單元中的數(shù)據(jù)能夠更準確地受到感測。

本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，參考本發(fā)明所揭露的說明書及實例，能夠理解本發(fā)明的其他實施例。說明書及范例僅為示范，本發(fā)明的實際的保護范圍及精神當視隨附的權(quán)利要求范圍所界定的為準。