本發(fā)明設(shè)計(jì)一種存儲(chǔ)器設(shè)計(jì)中通用的讀出放大器設(shè)計(jì)。從解決電路噪聲、功耗等固有缺陷方面出發(fā)提出了一種高性能、低功耗、寬擺幅的存儲(chǔ)器讀出放大器的設(shè)計(jì)方案。

背景技術(shù)：

這里以RAM(Random Access Memory)存儲(chǔ)器來(lái)說(shuō)。行線和列線的交叉點(diǎn)就是一個(gè)存儲(chǔ)單元，存儲(chǔ)整列的外圍就是行列邏輯電路，根據(jù)對(duì)行線、列線的地址進(jìn)行鎖存，解碼，然后用讀出放大器放大并讀出數(shù)據(jù)。

由于陣列比較龐大，存儲(chǔ)整列的行線和列線周期性的帶有容性單元負(fù)載，對(duì)某一特定節(jié)點(diǎn)數(shù)據(jù)的讀出與讀入產(chǎn)生影響，因此設(shè)計(jì)高性能的讀出放大器就顯得尤為重要。

存儲(chǔ)器讀出放大器的原理就是利用差分放大器來(lái)識(shí)別，兩個(gè)輸入端口的微小電壓差，來(lái)判別存儲(chǔ)器的邏輯電位。一般的存儲(chǔ)器讀出放大器存在以下幾個(gè)問(wèn)題：

一、回掃噪聲和時(shí)鐘饋通效應(yīng)

在說(shuō)明書(shū)附圖的圖2中，時(shí)鐘信號(hào)與感測(cè)電路或比較電路的輸入端之間存在直接的電容通路，就會(huì)出現(xiàn)回掃噪聲和時(shí)鐘饋通效應(yīng)

二、較高的功耗

存儲(chǔ)器芯片上可能存在上千個(gè)放大器同時(shí)工作，所以降低這些讀出放大器的功耗尤為重要，在說(shuō)明書(shū)附圖的圖1中所示的一般的讀出放大器，由于輸入信號(hào)動(dòng)態(tài)的驅(qū)動(dòng)著P1、P2的柵，有可能P1、P2會(huì)往輸入端注入明顯的電流。

三、放大器存在記憶功能

在說(shuō)明書(shū)附圖的圖1中所示的一般的讀出放大器，OUT+、OUT-在時(shí)鐘到來(lái)之前不是出于已知的狀態(tài)，而是由它上次所存儲(chǔ)的結(jié)果來(lái)決定(具有記憶功能)，這會(huì)對(duì)存儲(chǔ)單元電位邏輯的判斷造成影響，所以應(yīng)該消除這種記憶。

四、增大輸入擺幅及靈敏度

為降低功耗，需要在較小的輸入范圍內(nèi)產(chǎn)生非平衡信號(hào)。同時(shí)為了增加靈敏度，需要增加輸入管的放大倍數(shù)，但這又不利于低功耗。所以低功耗和高靈敏度之間也存在問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提出了一種適用于存儲(chǔ)器的高性能讀出放大器技術(shù)。

本發(fā)明所采取的技術(shù)方案包括：一、減小了鐘控電路的時(shí)鐘饋通噪聲；二、去除一般的設(shè)計(jì)中讀出放大器具有記憶功能的缺陷；三、有效的減小了讀出放大器的功耗；四、增大了讀出放大器的輸入擺幅，使用的范圍得以擴(kuò)大。

附圖說(shuō)明

圖1為本發(fā)明的一種鐘控讀出放大器原理圖。

圖2為本發(fā)明的一種鐘控饋通效應(yīng)讀出放大器原理圖。

圖3為本發(fā)明的一種抑制記憶功能的讀出放大器原理圖。

圖4為本發(fā)明的一種寬輸入范圍低功耗的讀出放大器原理圖。

圖5為本發(fā)明的一種高性能鐘控讀出放大器原理圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)例對(duì)本發(fā)明進(jìn)行詳細(xì)描述。

圖1所示為本發(fā)明一種實(shí)施方式的鐘控讀出放大器原理圖。當(dāng)時(shí)鐘信號(hào)為低電平，PS1、PS2導(dǎo)通、NS3截止，在不關(guān)斷PS1、PS2的情況下輸入信號(hào)不能低于VTH(體效應(yīng)的影響)。假設(shè)輸入信號(hào)保持大于VTH，則P1、N1/P2、N2的漏端被充至IN+/IN-，造成兩端電壓不平衡。當(dāng)時(shí)鐘信號(hào)為高電平時(shí)，根據(jù)輸入狀態(tài)的不同，兩個(gè)電壓之間的不平衡使得電路鎖存住高電平或低電平信號(hào)。當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，電路的輸出是一個(gè)無(wú)效的邏輯電平，但是從理論上來(lái)講，輸出信號(hào)應(yīng)該跟輸入信號(hào)保持一致。對(duì)于該電路的若干問(wèn)題包括：回掃噪聲、記憶功能、明顯的競(jìng)爭(zhēng)電流。

圖2所示為本發(fā)明一種實(shí)施方式的饋通效應(yīng)原理圖。如圖所示，在對(duì)放大器工作進(jìn)行仿真時(shí)，很重要的一點(diǎn)是使用非理想電源(電源內(nèi)阻有限)來(lái)確定饋通噪聲和回掃噪聲的大小。這個(gè)噪聲是讀出放大器很重要的指標(biāo)之一。如果回掃噪聲太大，它就會(huì)影響感測(cè)操作的進(jìn)行，例如，當(dāng)直接相鄰的256個(gè)讀出放大器，在同一時(shí)刻受時(shí)鐘信號(hào)的作用，此時(shí)就會(huì)出現(xiàn)問(wèn)題。本發(fā)明通過(guò)在輸出端口OUT+、OUT-介入上拉的PMOS解決了回掃噪聲的問(wèn)題。

圖3所示為本發(fā)明的一種抑制記憶功能的讀出放大器原理圖。圖3顯示了如何去除放大器的記憶功能。圖中P1、P2、N1、N2形成一個(gè)鎖存器，為了去除記憶功能，必須將讀出放大器的所有節(jié)點(diǎn)都動(dòng)態(tài)的驅(qū)動(dòng)到一個(gè)確定的電壓值(而不是懸空的或者動(dòng)態(tài)充電的狀態(tài))。當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，通過(guò)PS1、PS2將讀出放大器的輸出拉至VDD，此時(shí)NS3、NS4截止，斷開(kāi)了VDD和GND之間的通路(所以鎖存器中沒(méi)有電流)。N1、N2的柵極電壓為VDD，于是它們的漏端被拉至GND。這樣就保證了，在時(shí)鐘信號(hào)為低電平時(shí)，電路中的所有電位，要不為VDD要不為GND的確定電位。從而消除了放大器的記憶功能。

圖4所示為本發(fā)明的一種寬輸入范圍低功耗的讀出放大器原理圖。首先增大輸入范圍：在基本的讀出放大器原理圖之上，我們添加了M1-M8這些MOS管。這樣輸入信號(hào)在GND到VDD范圍內(nèi)都可以工作。有圖可見(jiàn)電流只能通過(guò)N1、N2的源端流出，所以產(chǎn)生非平衡信號(hào)時(shí)附加的那部分電路必須能夠從N1、N2的源端吸收電流，正因?yàn)槿绱宋覀兗尤肓薓3、M4。接下來(lái)我們還知道輸入信號(hào)高于VTHN時(shí)M1、M2能夠很好地工作，產(chǎn)生非平衡信號(hào)。但是，當(dāng)輸入低于VTHN時(shí)，M1、M2截止，為了將輸入信號(hào)電平轉(zhuǎn)移，我們采用了M5-M8這四個(gè)MOS管。當(dāng)輸入信號(hào)小于VTHN時(shí)M6、M8導(dǎo)通，輸入電壓的不同會(huì)導(dǎo)致流過(guò)M5、M7的電流不同，電流不同又會(huì)導(dǎo)致M5、M7上的壓降不同，然后利用這個(gè)壓降產(chǎn)生M3、M4的非平衡信號(hào)。再次，我們加的那些MOS管似乎與降低功耗產(chǎn)生矛盾。即：為了降低功耗，除了電平轉(zhuǎn)換時(shí)刻之外從VDD到GND之間沒(méi)有直流通路。而通過(guò)M5、M6/M7、M8存在一條由VDD到GND的直流通路。為了降低功耗可以增加M5、M7的溝道長(zhǎng)度，這樣直流通路中的電流會(huì)減少。

圖5所示為本發(fā)明的一種高性能鐘控讀出放大器原理圖。我們知道每次時(shí)鐘 信號(hào)變低時(shí)，讀出放大器的輸出端就變?yōu)楦唠娖?，為了使得輸出信?hào)只在時(shí)鐘上升沿發(fā)生變化，可在輸出端采用SR鎖存器。由于加入了與非門(mén)，當(dāng)讀出放大器的輸出為高電平時(shí)，在前一次感測(cè)操作(發(fā)生在時(shí)鐘信號(hào)的上升沿)之后鎖存器的輸出不會(huì)發(fā)生改變。