相關(guān)申請的交叉引用

本申請要求于2016年3月29日提交至韓國知識產(chǎn)權(quán)局的韓國專利申請no.10-2016-0037322的優(yōu)先權(quán)，該申請的全部公開內(nèi)容以引用方式合并于此。

本公開涉及存儲器裝置。更具體地，本公開涉及半導(dǎo)體存儲器裝置及其操作方法。

背景技術(shù)：

通常，諸如雙數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器(ddrsdram)的半導(dǎo)體存儲器裝置包括數(shù)幾千萬個存儲器單元，并且響應(yīng)于由芯片集請求的命令來存儲數(shù)據(jù)和輸出數(shù)據(jù)。也就是說，如果芯片集請求對半導(dǎo)體存儲器裝置進(jìn)行寫操作，則半導(dǎo)體存儲器裝置在對應(yīng)于從芯片集輸入的地址的存儲器單元上存儲數(shù)據(jù)。如果芯片集請求從/對半導(dǎo)體存儲器裝置的讀操作，則半導(dǎo)體存儲器裝置輸出存儲在對應(yīng)于從芯片集輸入的地址的存儲器單元上的數(shù)據(jù)。

同步半導(dǎo)體存儲器裝置以與時鐘信號同步的方式輸入/輸出數(shù)據(jù)。數(shù)據(jù)量會趨于隨時間而增加。同步半導(dǎo)體存儲器裝置的功耗隨著數(shù)據(jù)量的增加而增加。

技術(shù)實(shí)現(xiàn)要素：

一些示例性實(shí)施例提供了一種半導(dǎo)體存儲器裝置，其能夠在不增加占用面積的情況下減小電流消耗。

一些示例性實(shí)施例提供了一種包括所述半導(dǎo)體存儲器裝置的存儲器系統(tǒng)。

根據(jù)示例性實(shí)施例，一種半導(dǎo)體存儲器裝置包括存儲器單元陣列和控制邏輯電路。控制邏輯電路基于命令和地址控制對存儲器單元陣列的存取。所述半導(dǎo)體存儲器裝置以與來自外部的存儲器控制器的時鐘信號同步的方式執(zhí)行在存儲器單元陣列中寫數(shù)據(jù)的寫操作和執(zhí)行從存儲器單元陣列讀數(shù)據(jù)的讀操作。所述半導(dǎo)體存儲器裝置以不同的數(shù)據(jù)選通模式執(zhí)行寫操作和讀操作，在所述不同的數(shù)據(jù)選通模式中，所述半導(dǎo)體存儲器裝置根據(jù)所述時鐘信號的頻率使用不同數(shù)量的數(shù)據(jù)選通信號。

根據(jù)示例性實(shí)施例，在操作包括存儲器單元陣列的半導(dǎo)體存儲器裝置的方法中，確定時鐘信號的頻率是否小于或等于基準(zhǔn)頻率。從外部的存儲器控制器提供時鐘信號。使用其數(shù)量根據(jù)時鐘信號的頻率而變化的數(shù)據(jù)選通信號對存儲器單元陣列進(jìn)行存儲器操作。

因此，在半導(dǎo)體存儲器裝置和對半導(dǎo)體存儲器裝置進(jìn)行操作的方法中，與時鐘信號的頻率大于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第一數(shù)量相比，可通過減小時鐘信號的頻率小于或等于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第二數(shù)量來減小功耗。

附圖說明

通過以下參考附圖的詳細(xì)說明，將更加清晰地理解示意性的、非限制性的示例性實(shí)施例。

圖1是示出根據(jù)示例性實(shí)施例的電子存儲器系統(tǒng)的框圖。

圖2是根據(jù)示例性實(shí)施例示出圖1的存儲器系統(tǒng)的示例的框圖。

圖3是根據(jù)示例性實(shí)施例示出圖2的存儲器系統(tǒng)的半導(dǎo)體存儲器裝置的示例的框圖。

圖4示出了圖3的半導(dǎo)體存儲器裝置中的第一存儲體(bank)陣列的示例。

圖5示出了根據(jù)示例性實(shí)施例的圖3的半導(dǎo)體存儲器裝置中的i/o電路的示例。

圖6示出了根據(jù)示例性實(shí)施例的圖5的i/o電路中的選通(strobe)控制器的示例。

圖7示出了圖5的i/o電路中的內(nèi)部選通信號發(fā)生器和數(shù)據(jù)采樣電路。

圖8是示出圖2的存儲器系統(tǒng)的操作的時序圖。

圖9示出了根據(jù)示例性實(shí)施例的圖5的i/o電路的一部分。

圖10是示出圖2的存儲器系統(tǒng)的操作的時序圖。

圖11示出了第一數(shù)據(jù)選通模式中的圖2的存儲器系統(tǒng)。

圖12示出了第二數(shù)據(jù)選通模式中的圖2的存儲器系統(tǒng)。

圖13示出了第二子數(shù)據(jù)選通模式或第三子數(shù)據(jù)選通模式中的圖2的存儲器系統(tǒng)。

圖14示出了第二子數(shù)據(jù)選通模式中的圖9的i/o電路的操作。

圖15是示出根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的結(jié)構(gòu)圖。

圖16是示出操作根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的方法的流程圖。

圖17是示出操作根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的方法的流程圖。

圖18是示出包括根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的移動系統(tǒng)的框圖。

具體實(shí)施方式

下面將參照示出了一些示例性實(shí)施例的附圖更加全面地描述各個示例性實(shí)施例。

圖1是示出根據(jù)示例性實(shí)施例的電子存儲器系統(tǒng)的框圖。

參照圖1，電子存儲器系統(tǒng)10可包括主機(jī)20和存儲器系統(tǒng)30。存儲器系統(tǒng)30可包括存儲器控制器100和多個半導(dǎo)體存儲器裝置200a至200k。

主機(jī)20可通過各種接口協(xié)議(例如，外圍組件互連高速(pci-e)、高級技術(shù)附件(ata)、串行ata(sata)、并行ata(pata)或串行連接scsi(sas))與存儲器系統(tǒng)30進(jìn)行通信。另外，主機(jī)20還可通過諸如通用串行總線(usb)、多媒體卡(mmc)、增強(qiáng)小型磁盤接口(esdi)或集成驅(qū)動電子(ide)的接口協(xié)議與存儲器系統(tǒng)30進(jìn)行通信。

存儲器控制器100可控制存儲器系統(tǒng)30的整體操作。存儲器控制器100可控制主機(jī)20與半導(dǎo)體存儲器裝置200a至200k之間的整體數(shù)據(jù)交換。例如，存儲器控制器100可響應(yīng)于來自主機(jī)20的請求，在半導(dǎo)體存儲器裝置200a至200k中寫數(shù)據(jù)或從半導(dǎo)體存儲器裝置200a至200k中讀數(shù)據(jù)。

另外，存儲器控制器100可向半導(dǎo)體存儲器裝置200a至200k發(fā)布操作命令，從而控制半導(dǎo)體存儲器裝置200a至200k。

在一些實(shí)施例中，半導(dǎo)體存儲器裝置200a至200k中的每一個可為動態(tài)隨機(jī)存取存儲器(dram)，例如雙數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器(ddrsdram)、低功耗雙數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器(lpddrsdram)、圖形雙數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器(gddrsdram)、rambus動態(tài)隨機(jī)存取存儲器(rdram)等。

圖2是根據(jù)示例性實(shí)施例示出圖1的存儲器系統(tǒng)的示例的框圖。

在圖2中，為了方便起見，僅示出了與存儲器控制器100進(jìn)行通信的一個半導(dǎo)體存儲器裝置200a。然而，本文所討論的與半導(dǎo)體存儲器裝置200a有關(guān)的細(xì)節(jié)可等同地應(yīng)用于其它半導(dǎo)體存儲器裝置200b至200k。

參照圖2，存儲器系統(tǒng)30可包括存儲器控制器100和半導(dǎo)體存儲器裝置200a。存儲器控制器100和半導(dǎo)體存儲器裝置200a中的每一個可形成為單獨(dú)的半導(dǎo)體芯片或形成為單獨(dú)一組芯片(例如，半導(dǎo)體存儲器裝置200a可包括半導(dǎo)體封裝件中的半導(dǎo)體芯片堆疊)。存儲器控制器100向半導(dǎo)體存儲器裝置200a發(fā)送諸如時鐘信號clk、命令cmd、地址addr、數(shù)據(jù)選通信號dqs之類的控制信號和數(shù)據(jù)dq，并且從半導(dǎo)體存儲器裝置200a接收數(shù)據(jù)dq和數(shù)據(jù)選通信號dqs。

存儲器控制器100可向半導(dǎo)體存儲器裝置200a發(fā)送寫命令和/或讀命令。半導(dǎo)體存儲器裝置200a可響應(yīng)于寫命令執(zhí)行寫操作并且可響應(yīng)于讀命令執(zhí)行讀操作。

圖3是根據(jù)示例性實(shí)施例示出圖2的存儲器系統(tǒng)的半導(dǎo)體存儲器裝置的示例的框圖。

參照圖3，半導(dǎo)體存儲器裝置200a可包括命令/地址輸入緩沖器210、控制邏輯電路220、存儲體控制邏輯230a至230d、(存儲體陣列的)存儲器單元陣列240a至240d、寫驅(qū)動器和數(shù)據(jù)輸入/輸出(i/o)讀出放大器250a至250d、糾錯碼(ecc)引擎260a至260d、i/o數(shù)據(jù)緩沖器270和i/o電路300。

(存儲體陣列的)存儲器單元陣列240a至240d可分別包括在第一存儲體陣列240a至第四存儲體陣列240d，多個存儲器單元以行和列在其中排列。用于選擇連接至存儲器單元的字線和位線的行解碼器和列解碼器可連接至第一存儲體陣列240a至第四存儲體陣列240d中的每一個。在示例性實(shí)施例中，半導(dǎo)體存儲器裝置200a包括四個存儲體陣列240a至240d，但是在其它實(shí)施例中，半導(dǎo)體存儲器裝置200a可包括任意數(shù)量(即，不同數(shù)量或改變數(shù)量)的存儲體陣列。

命令/地址輸入緩沖器210可從存儲器控制器100(未示出)接收時鐘信號clk、命令cmd和地址addr?？山?jīng)由同一端子(即，ca焊盤)輸入命令cmd和地址addr?？山?jīng)由ca焊盤按順序輸入命令cmd和地址addr。由存儲器控制器100發(fā)布的命令cmd可包括讀命令和寫命令。讀命令指示了半導(dǎo)體存儲器裝置200a的讀操作或從半導(dǎo)體存儲器裝置200a讀取的操作。寫命令指示了半導(dǎo)體存儲器裝置200a的寫操作或向半導(dǎo)體存儲器裝置200a寫入的操作。

控制邏輯電路220可經(jīng)由命令/地址輸入緩沖器210接收命令cmd和地址addr，并且可生成內(nèi)部命令icmd、選通模式信號sms和地址信號(ba/ra/ca)。內(nèi)部命令icmd可包括內(nèi)部讀命令和內(nèi)部寫命令。地址信號可包括存儲體地址ba、行地址ra和列地址ca。內(nèi)部命令icmd和地址信號ba/ra/ca可提供給每個存儲體控制邏輯230a至230d。控制邏輯電路220可控制對(存儲體陣列的)存儲器單元陣列240a至240d的存取。

控制邏輯電路220可包括命令解碼器221和模式寄存器222。命令解碼器221對命令cmd進(jìn)行解碼以生成內(nèi)部命令icmd，并且模式寄存器222可基于命令cmd和地址addr設(shè)置半導(dǎo)體存儲器裝置200a的操作模式。模式寄存器222可根據(jù)時鐘信號clk的頻率，基于命令cmd和地址addr設(shè)置半導(dǎo)體存儲器裝置200a的寫操作中的寫反應(yīng)時間和半導(dǎo)體存儲器裝置200a的讀操作中的讀反應(yīng)時間?？商鎿Q地，模式寄存器222可根據(jù)時鐘信號clk的頻率，基于外部施加的測試模式寄存器設(shè)置信號tmrs設(shè)置寫反應(yīng)時間和讀反應(yīng)時間?？刂七壿嬰娐?22可基于寫反應(yīng)時間和讀反應(yīng)時間確定選通模式信號sms的邏輯電平，并且可向i/o電路300提供選通模式信號sms。

每個存儲體控制邏輯230a至230d可在與存儲體地址ba相配時被激活。激活的存儲體控制邏輯230a至230d可響應(yīng)于內(nèi)部命令icmd、行地址ra和列地址ca生成存儲體控制信號。響應(yīng)于存儲體控制信號，可激活連接至激活的存儲體控制邏輯230a至230d的第一存儲體陣列240a至第四存儲體陣列240d中的每一個的行解碼器和列解碼器。

第一存儲體陣列240a至第四存儲體陣列240d中的每一個的行解碼器可對行地址ra進(jìn)行解碼，從而可啟用對應(yīng)于行地址ra的字線。第一存儲體陣列240a至第四存儲體陣列240d中的每一個的列地址ca可臨時存儲在列地址鎖存器中。列地址鎖存器可以成組模式(burstmode)步進(jìn)式地增加列地址ca。可將臨時存儲的或步進(jìn)式增加的列地址ca提供給列解碼器。列解碼器可對列地址ca進(jìn)行解碼，從而可激活對應(yīng)于列地址ca的列選擇信號csl。

響應(yīng)于存儲體控制信號，每個存儲體控制邏輯230a至230d可生成ecc編碼信號enc和ecc解碼信號dec，用于控制分別連接至第一存儲體陣列240a至第四存儲體陣列240d的ecc引擎260a至260d的操作。

寫驅(qū)動器和數(shù)據(jù)i/o讀出放大器250a至250d可分別對從第一存儲體陣列240a至第四存儲體陣列240d輸出的多條讀數(shù)據(jù)進(jìn)行讀出和放大。寫驅(qū)動器和數(shù)據(jù)i/o讀出放大器250a至250d可分別傳輸要存儲在第一存儲體陣列240a至第四存儲體陣列240d中的多條寫數(shù)據(jù)。

在寫操作期間，ecc引擎260a至260d中的每一個可響應(yīng)于從每個存儲體控制邏輯230a至230d輸出的ecc編碼信號enc，通過對要存儲在第一存儲體陣列240a至第四存儲體陣列240d中的每一個的各條寫數(shù)據(jù)執(zhí)行ecc編碼操作來生成校驗(yàn)位。

在讀操作期間，ecc引擎260a至260d中的每一個可響應(yīng)于從存儲體控制邏輯230a至230d中的每一個輸出的ecc解碼信號dec執(zhí)行ecc解碼操作。ecc引擎260a至260d可通過使用從第一存儲體陣列240a至第四存儲體陣列240d中的每一個讀取的各條數(shù)據(jù)和校驗(yàn)位來執(zhí)行ecc解碼操作。因此，ecc引擎可檢測各條讀數(shù)據(jù)中的錯誤位并進(jìn)行校正。

i/o數(shù)據(jù)緩沖器270可包括：用于選通輸入至第一存儲體陣列240a至第四存儲體陣列240d或從第一存儲體陣列240a至第四存儲體陣列240d輸出的多條數(shù)據(jù)的電路；讀數(shù)據(jù)鎖存器，其用于存儲從第一存儲體陣列240a至第四存儲體陣列240d輸出的各條數(shù)據(jù)；以及寫數(shù)據(jù)鎖存器，其用于將各條數(shù)據(jù)寫入第一存儲體陣列240a至第四存儲體陣列240d。

i/o數(shù)據(jù)緩沖器270可經(jīng)由讀數(shù)據(jù)緩沖器將從第一存儲體陣列240a至第四存儲體陣列240d輸出的并行數(shù)據(jù)位轉(zhuǎn)換成串行數(shù)據(jù)位。i/o數(shù)據(jù)緩沖器270可通過使用寫數(shù)據(jù)鎖存器將串行接收的各條寫數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)位。

i/o電路300可接收從i/o數(shù)據(jù)緩沖器270輸出的串行數(shù)據(jù)位，可將串行數(shù)據(jù)位按順序排列為對應(yīng)于分組長度的各數(shù)據(jù)位，然后可將所述各數(shù)據(jù)位和數(shù)據(jù)選通信號dqs一起輸出至數(shù)據(jù)i/o焊盤。i/o電路300可接收數(shù)據(jù)選通信號dqs以及對應(yīng)于分組長度且經(jīng)由數(shù)據(jù)i/o焊盤從存儲器控制器100順序輸入的各條寫數(shù)據(jù)。i/o電路300可向i/o數(shù)據(jù)緩沖器270提供對應(yīng)于分組長度的各條順序輸入的寫數(shù)據(jù)。

存儲器系統(tǒng)30中的存儲器控制器100可根據(jù)時鐘信號clk的頻率設(shè)置半導(dǎo)體存儲器裝置200a的不同數(shù)據(jù)選通模式。

例如，當(dāng)時鐘信號clk的頻率大于基準(zhǔn)頻率時，存儲器控制器100可將半導(dǎo)體存儲器裝置200a的數(shù)據(jù)選通模式設(shè)置為第一數(shù)據(jù)選通模式。在第一數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可利用差分?jǐn)?shù)據(jù)選通信號對來對(存儲體陣列的)存儲器單元陣列240a至240d執(zhí)行寫操作和讀操作。

例如，當(dāng)時鐘信號clk的頻率小于或等于基準(zhǔn)頻率時，存儲器控制器100可將半導(dǎo)體存儲器裝置200a的數(shù)據(jù)選通模式設(shè)置為第二數(shù)據(jù)選通模式。在第二數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可利用單端數(shù)據(jù)選通信號來對(存儲體陣列的)存儲器單元陣列240a至240d執(zhí)行寫操作和讀操作。因此，在第二數(shù)據(jù)選通模式中與寫操作和讀操作相關(guān)聯(lián)的數(shù)據(jù)選通信號的第二數(shù)量小于在第一數(shù)據(jù)選通模式中與寫操作和讀操作相關(guān)聯(lián)的數(shù)據(jù)選通信號的第一數(shù)量。因而，存儲器系統(tǒng)20可減小寫操作和讀操作中的功耗。

下面的表1示出了圖2的存儲器系統(tǒng)30中的半導(dǎo)體存儲器裝置根據(jù)時鐘信號clk的頻率的寫反應(yīng)時間和讀反應(yīng)時間。

表1

如從表1注意到的那樣，在半導(dǎo)體存儲器裝置200a的規(guī)范中，根據(jù)時鐘信號clk的頻率定義了半導(dǎo)體存儲器裝置200a的讀反應(yīng)時間和寫反應(yīng)時間。存儲器控制器100根據(jù)時鐘信號clk的頻率在模式寄存器222中設(shè)置半導(dǎo)體存儲器裝置200a的讀反應(yīng)時間和寫反應(yīng)時間。模式寄存器222可響應(yīng)于時鐘信號clk的頻率生成選通模式信號sms。半導(dǎo)體存儲器裝置200a的讀反應(yīng)時間表示讀命令與有效輸出數(shù)據(jù)的第一位之間的時鐘周期clk延遲。半導(dǎo)體存儲器裝置200a的寫反應(yīng)時間表示寫命令與有效寫數(shù)據(jù)的第一位之間的時鐘周期clk延遲。

圖4示出了圖3的半導(dǎo)體存儲器裝置中的第一存儲體陣列的示例。

參照圖4，第一存儲體陣列240a包括多條字線wl1至wl2m(m為大于2的自然數(shù))、多條位線bl1至bl2n(n為大于2的自然數(shù))以及靠近字線wl1至wl2m與位線bl1至bl2n的交叉點(diǎn)設(shè)置的多個存儲器單元mc。在一個實(shí)施例中，存儲器單元mc中的每一個可包括動態(tài)隨機(jī)存取存儲器(dram)單元結(jié)構(gòu)?？蓪⒋鎯ζ鲉卧猰c與之連接的字線wl1至wl2m定義為第一存儲體陣列240a的各行，并且可將存儲器單元mc與之連接的位線bl1至bl2n定義為第一存儲體陣列240a的各列。

在圖4中，m個存儲器單元耦接至第一存儲體陣列240a的位線bl，并且n個存儲器單元耦接至第一存儲體陣列240a的字線wl。

圖5示出了根據(jù)示例性實(shí)施例的圖3的半導(dǎo)體存儲器裝置中的i/o電路的示例。

參照圖5，i/o電路300可包括選通控制器310a、內(nèi)部選通信號發(fā)生器320、數(shù)據(jù)采樣電路370、輸出選通信號發(fā)生器380和數(shù)據(jù)傳輸器390。

選通控制器310a可響應(yīng)于選通模式信號sms生成選通控制信號scs。選通控制器310a還可向內(nèi)部選通信號發(fā)生器320和輸出選通信號發(fā)生器380提供選通控制信號scs。選通控制信號scs可包括一個或多個位。

響應(yīng)于選通控制信號scs，內(nèi)部選通信號發(fā)生器320基于差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib與選自差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib的單端數(shù)據(jù)選通信號dqsi中的一種來生成內(nèi)部選通信號idqsi。例如，在第一數(shù)據(jù)選通模式中，響應(yīng)于選通控制信號scs，內(nèi)部選通信號發(fā)生器320可基于差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib生成內(nèi)部選通信號idqsi。例如，在第二數(shù)據(jù)選通模式中，響應(yīng)于選通控制信號scs，內(nèi)部選通信號發(fā)生器320可基于單端數(shù)據(jù)選通信號dqsi生成內(nèi)部選通信號idqsi。

數(shù)據(jù)采樣電路370可基于內(nèi)部選通信號idqsi對數(shù)據(jù)dq進(jìn)行采樣，以向i/o數(shù)據(jù)緩沖器270(即，半導(dǎo)體存儲器裝置200a的內(nèi)部)提供數(shù)據(jù)dq。

可在半導(dǎo)體存儲器裝置200a的寫操作中使用內(nèi)部選通信號發(fā)生器320和數(shù)據(jù)采樣電路370。

輸出選通信號發(fā)生器380可響應(yīng)于選通控制信號scs生成差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib與單端數(shù)據(jù)選通信號dqsi中的一種。輸出選通信號發(fā)生器380可向數(shù)據(jù)傳輸器390提供差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib與單端數(shù)據(jù)選通信號dqsi中的一種。數(shù)據(jù)傳輸器390可以與差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib與單端數(shù)據(jù)選通信號dqsi中的一種同步的方式將數(shù)據(jù)dq從i/o數(shù)據(jù)緩沖器270傳輸至存儲器控制器100。

例如，在第一數(shù)據(jù)選通模式中，輸出選通信號發(fā)生器380可響應(yīng)于選通控制信號scs生成差分?jǐn)?shù)據(jù)選通信號對dqsi和dqsib，并且在第二數(shù)據(jù)選通模式中，輸出選通信號發(fā)生器380可響應(yīng)于選通控制信號scs生成單端數(shù)據(jù)選通信號dqsi。

可在半導(dǎo)體存儲器裝置200a的讀操作中使用輸出選通信號發(fā)生器380和數(shù)據(jù)傳輸器390。

圖6示出了根據(jù)示例性實(shí)施例的圖5的i/o電路中的選通控制器310a的示例。

參照圖6，選通控制器310b可包括熔絲電路311和熔絲信號組合邏輯317。

熔絲電路311包括多個熔絲312至315。將電源電壓vdd施加至熔絲312至315的第一端，并且將熔絲312至315的第二端連接至熔絲信號組合邏輯317。施加至熔絲312至315的電源電壓vdd在熔絲312至315連接至熔絲信號組合邏輯317時施加至熔絲信號組合邏輯317。施加至熔絲312至315的電源電壓vdd在熔絲312至315不連接至熔絲信號組合邏輯317時不施加至熔絲信號組合邏輯317。

熔絲信號組合邏輯317可根據(jù)熔絲312至315中的哪些與熔絲信號組合邏輯317斷開和連接來輸出選通控制信號scs。例如，熔絲信號組合邏輯317在只有熔絲312斷開且其余熔絲313至315連接時輸出對應(yīng)于第一數(shù)據(jù)選通模式的選通控制信號scs。例如，熔絲信號組合邏輯317在熔絲312和313斷開且其余熔絲314和315連接時輸出對應(yīng)于第二數(shù)據(jù)選通模式的選通控制信號scs。

選通控制器310b可響應(yīng)于內(nèi)部生成的信號來生成選通控制信號scs。

圖7示出了圖5的i/o電路300中的內(nèi)部選通信號發(fā)生器320和數(shù)據(jù)采樣電路370的示例。

在圖7中，假設(shè)圖5中的i對應(yīng)于8。即，將針對存儲器控制器100和半導(dǎo)體存儲器裝置200a利用8個差分?jǐn)?shù)據(jù)選通信號對或8個單端數(shù)據(jù)選通信號交換64位數(shù)據(jù)dq的情況來進(jìn)行描述。

參照圖7，內(nèi)部選通信號發(fā)生器320包括多個單元信號發(fā)生器321至328，并且數(shù)據(jù)采樣電路370包括多個數(shù)據(jù)采樣器371至378。

單元信號發(fā)生器321可包括比較器331和多路選擇器341。多路選擇器341可響應(yīng)于選擇信號ss選擇第一互補(bǔ)數(shù)據(jù)選通信號dqs1b和基準(zhǔn)電壓vref之一，以輸出所選擇的一個。

選擇信號ss可包括在選通控制信號scs中。當(dāng)選通模式信號sms指示第一數(shù)據(jù)選通模式時，多路選擇器341可響應(yīng)于選擇信號ss輸出第一互補(bǔ)數(shù)據(jù)選通信號dqs1b。當(dāng)選通模式信號sms指示第二數(shù)據(jù)選通模式時，多路選擇器341可響應(yīng)于選擇信號ss輸出基準(zhǔn)電壓vref。比較器331可對第一真數(shù)據(jù)選通信號dqs1和多路選擇器341的輸出進(jìn)行比較，以輸出用于指示第一真數(shù)據(jù)選通信號dqs1和多路選擇器341的輸出的比較結(jié)果的內(nèi)部選通信號idqs1。因此，在第一數(shù)據(jù)選通模式中，比較器331可對第一真數(shù)據(jù)選通信號dqs1和第一互補(bǔ)數(shù)據(jù)選通信號dqs1b進(jìn)行比較，以輸出內(nèi)部選通信號idqs1。在第二數(shù)據(jù)選通模式中，比較器331可對第一真數(shù)據(jù)選通信號dqs1和基準(zhǔn)電壓vref進(jìn)行比較，以輸出內(nèi)部選通信號idqs1。在第二數(shù)據(jù)選通模式中，第一真數(shù)據(jù)選通信號dqs1可用作第一單端數(shù)據(jù)選通信號。

單元信號發(fā)生器328可包括比較器338和多路選擇器348。多路選擇器348可響應(yīng)于選擇信號ss選擇第八互補(bǔ)數(shù)據(jù)選通信號dqs8b和基準(zhǔn)電壓vref之一，以輸出所選擇的一個。

比較器338可對第八真數(shù)據(jù)選通信號dqs8和多路選擇器348的輸出進(jìn)行比較，以輸出用于指示第八真數(shù)據(jù)選通信號dqs8和多路選擇器348的輸出的比較結(jié)果的內(nèi)部選通信號idqs8。因此，在第一數(shù)據(jù)選通模式中，比較器338可對第八真數(shù)據(jù)選通信號dqs8和第八互補(bǔ)數(shù)據(jù)選通信號dqs8b進(jìn)行比較，以輸出內(nèi)部選通信號idqs8。在第二數(shù)據(jù)選通模式中，比較器331可對第八真數(shù)據(jù)選通信號dqs8和基準(zhǔn)電壓vref進(jìn)行比較，以輸出內(nèi)部選通信號idqs8。在第二數(shù)據(jù)選通模式中，第八真數(shù)據(jù)選通信號dqs8可用作第八單端數(shù)據(jù)選通信號。

其余單元信號發(fā)生器322至327中的每一個的構(gòu)造和操作與單元信號發(fā)生器321和328中的每一個的構(gòu)造和操作基本相同，因此將省略對其余單元信號發(fā)生器322至327的詳細(xì)描述。

數(shù)據(jù)采樣器371以與第一內(nèi)部選通信號idqs1同步的方式對數(shù)據(jù)位dq1至dq8進(jìn)行采樣，以向i/o數(shù)據(jù)緩沖器270提供采樣數(shù)據(jù)位。數(shù)據(jù)采樣器378以與第八內(nèi)部選通信號idqs8同步的方式對數(shù)據(jù)位dq57至dq64進(jìn)行采樣，以向i/o數(shù)據(jù)緩沖器270提供采樣數(shù)據(jù)位。其余數(shù)據(jù)采樣器中的每一個的操作與數(shù)據(jù)采樣器371和378中的每一個的操作基本相同，因此將省略對其余數(shù)據(jù)采樣器的詳細(xì)描述。

如從圖8注意到的那樣，圖2的存儲器系統(tǒng)30可在第一數(shù)據(jù)選通模式中利用一個差分?jǐn)?shù)據(jù)選通信號對來對八個數(shù)據(jù)位進(jìn)行采樣，并且在第二數(shù)據(jù)選通模式中利用一個單端數(shù)據(jù)選通信號來對八個數(shù)據(jù)位進(jìn)行采樣。當(dāng)存儲器控制器100對半導(dǎo)體存儲器裝置200a執(zhí)行64位數(shù)據(jù)dq的寫操作時，存儲器系統(tǒng)30在第一數(shù)據(jù)選通模式中使用16個數(shù)據(jù)選通管腳(或8個差分?jǐn)?shù)據(jù)選通管腳對)并且在第二數(shù)據(jù)選通模式中使用8個數(shù)據(jù)選通管腳(或8個單端數(shù)據(jù)選通管腳)。因此，與第一數(shù)據(jù)選通模式中的功耗相比，第二數(shù)據(jù)選通模式中的功耗可減少。

圖8是示出圖2的存儲器系統(tǒng)的操作的時序圖。

參照圖2至圖8，在存儲器系統(tǒng)30工作在第一數(shù)據(jù)選通模式(其中時鐘信號clk的頻率大于基準(zhǔn)頻率)中的第一時間間隔int11期間，內(nèi)部選通信號發(fā)生器320利用8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b生成內(nèi)部選通信號idqs1至idqs8。數(shù)據(jù)采樣電路370以與內(nèi)部選通信號idqs1至idqs8同步的方式對數(shù)據(jù)位dq1至dq64進(jìn)行采樣。也就是說，在第一數(shù)據(jù)選通模式中，數(shù)據(jù)采樣器371至378中的每一個利用8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b中的每一個差分?jǐn)?shù)據(jù)選通信號對來對數(shù)據(jù)位dq1至dq8、……、dq57至dq64中的8個數(shù)據(jù)位進(jìn)行采樣。

當(dāng)存儲器控制器100要改變時鐘信號clk的頻率時，存儲器控制器100暫停時鐘信號clk的雙態(tài)切換(toggle)。在時鐘信號clk不進(jìn)行雙態(tài)切換的第二時間間隔int12期間，差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b不進(jìn)行雙態(tài)切換。在第二時間間隔int12期間，存儲器控制器100通過設(shè)置模式寄存器222來將存儲器系統(tǒng)30的數(shù)據(jù)選通模式從第一數(shù)據(jù)選通模式改變?yōu)榈诙?shù)據(jù)選通模式，以改變寫反應(yīng)時間和讀反應(yīng)時間。存儲器控制器100通過測試模式寄存器設(shè)置信號tmrs或通過改變圖6中的熔絲電路311的配置，來改變數(shù)據(jù)選通模式。

當(dāng)存儲器系統(tǒng)30的數(shù)據(jù)選通模式的改變完成時，存儲器控制器為半導(dǎo)體存儲器裝置200a提供其頻率小于或等于基準(zhǔn)頻率的時鐘信號clk。

在存儲器系統(tǒng)30工作在第二數(shù)據(jù)選通模式(其中時鐘信號clk的頻率小于或等于基準(zhǔn)頻率)中的第三時間間隔int13期間，內(nèi)部選通信號發(fā)生器320利用8個單端數(shù)據(jù)選通信號dqs1至dqs8生成內(nèi)部選通信號idqs1至idqs8。數(shù)據(jù)采樣電路370以與內(nèi)部選通信號idqs1至idqs8同步的方式對數(shù)據(jù)位dq1至dq64進(jìn)行采樣。也就是說，在第二數(shù)據(jù)選通模式中，數(shù)據(jù)采樣器371至378中的每一個利用8個單端數(shù)據(jù)選通信號dqs1至dqs8中的每一個對數(shù)據(jù)位dq1至dq8、……、dq57至dq64中的8個數(shù)據(jù)位進(jìn)行采樣。

圖9示出了根據(jù)示例性實(shí)施例的圖5的i/o電路的一部分。

參照圖9，圖5的i/o電路300還可包括連接在內(nèi)部選通信號發(fā)生器320和數(shù)據(jù)采樣電路370之間的轉(zhuǎn)發(fā)器(repeater)360。當(dāng)i/o電路300包括轉(zhuǎn)發(fā)器360時，可向單元信號發(fā)生器321至328中的每一個施加使能信號en1至en8中的每一個。使能信號en1至en8可包括在選通控制信號scs中。

如參照圖7所述，當(dāng)選通模式信號sms指示第一數(shù)據(jù)選通模式時，多路選擇器341至348中的每一個選擇互補(bǔ)數(shù)據(jù)選通信號dqs1b至dqs8b中的每一個。比較器331至338中的每一個比較8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b中的每一個差分?jǐn)?shù)據(jù)選通信號對，以輸出第一內(nèi)部選通信號idqs1至idqs8中的每一個。轉(zhuǎn)發(fā)器360對第一內(nèi)部選通信號idqs1至idqs8進(jìn)行緩沖，以向數(shù)據(jù)采樣器371至378提供第二內(nèi)部選通信號iidqs1至iidqs8。在第一數(shù)據(jù)選通模式中，圖7的電路的操作與圖9的電路的操作基本相同。

當(dāng)選通模式信號sms指示時鐘信號clk的頻率小于或等于基準(zhǔn)頻率時，圖2的存儲器系統(tǒng)30可工作在第二子數(shù)據(jù)選通模式中或第三子數(shù)據(jù)選通模式中。在第二子數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可利用8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b中的一部分對數(shù)據(jù)位dq1至dq64進(jìn)行采樣以減小功耗。在第三子數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可利用8個單端數(shù)據(jù)選通信號dqs1至dqs8中的一部分對數(shù)據(jù)位dq1至dq64進(jìn)行采樣以減小功耗。

當(dāng)選通模式信號sms指示第二子數(shù)據(jù)選通模式時，激活使能信號en1至en8中的使能信號en1至en4。響應(yīng)于使能信號en1至en4啟動單元信號發(fā)生器321至324。多路選擇器341至344中的每一個響應(yīng)于選擇信號ss選擇互補(bǔ)數(shù)據(jù)選通信號dqs1b至dqs4b中的每一個。比較器331至334中的每一個比較4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b中的每一個差分?jǐn)?shù)據(jù)選通信號對，以輸出第一內(nèi)部選通信號idqs1至idqs4中的每一個。轉(zhuǎn)發(fā)器360對第一內(nèi)部選通信號idqs1至idqs4進(jìn)行緩沖，以響應(yīng)于轉(zhuǎn)發(fā)器控制信號rcs向數(shù)據(jù)采樣器371至378中的每一個提供第二內(nèi)部選通信號iidqs1至iidqs8。轉(zhuǎn)發(fā)器控制信號rcs可包括在選通控制信號scs中。

也就是說，將第一內(nèi)部數(shù)據(jù)選通信號idqs1轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs1和iidqs2。將第一內(nèi)部數(shù)據(jù)選通信號idqs2轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs3和iidqs4。將第一內(nèi)部數(shù)據(jù)選通信號idqs3轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs5和iidqs6。將第一內(nèi)部數(shù)據(jù)選通信號idqs4轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs7和iidqs8。在第二子數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可利用4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b對數(shù)據(jù)位dq1至dq64進(jìn)行采樣以減小功耗。在第一數(shù)據(jù)選通模式中，使用16個數(shù)據(jù)選通管腳用于寫/讀操作，而在第二子數(shù)據(jù)選通模式中，使用8個數(shù)據(jù)選通管腳用于寫/讀操作以減少功耗。

當(dāng)選通模式信號sms指示第三子數(shù)據(jù)選通模式時，激活使能信號en1至en8中的使能信號en1至en4。響應(yīng)于使能信號en1至en4啟動單元信號發(fā)生器321至324。多路選擇器341至344中的每一個響應(yīng)于選擇信號ss選擇基準(zhǔn)電壓vref。比較器331至334中的每一個將4個單端數(shù)據(jù)選通信號dqs1至dqs4中的每一個與基準(zhǔn)電壓vref進(jìn)行比較，以輸出第一內(nèi)部選通信號idqs1至idqs4中的每一個。轉(zhuǎn)發(fā)器360對第一內(nèi)部選通信號idqs1至idqs4進(jìn)行緩沖，以響應(yīng)于轉(zhuǎn)發(fā)器控制信號rcs向數(shù)據(jù)采樣器371至378中的每一個提供第二內(nèi)部選通信號iidqs1至iidqs8。

也就是說，將第一內(nèi)部數(shù)據(jù)選通信號idqs1轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs1和iidqs2。將第一內(nèi)部數(shù)據(jù)選通信號idqs2轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs3和iidqs4。將第一內(nèi)部數(shù)據(jù)選通信號idqs3轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs5和iidqs6。將第一內(nèi)部數(shù)據(jù)選通信號idqs4轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs7和iidqs8。在第三子數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可利用4個單端數(shù)據(jù)選通信號dqs1至dqs4對數(shù)據(jù)位dq1至dq64進(jìn)行采樣以減小功耗。在第一數(shù)據(jù)選通模式中，使用16個數(shù)據(jù)選通管腳用于寫/讀操作，而在第三子數(shù)據(jù)選通模式中，使用4個數(shù)據(jù)選通管腳用于寫/讀操作以減少功耗。

在第二子數(shù)據(jù)選通模式中或第三子數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可基于一個差分?jǐn)?shù)據(jù)選通信號對或一個單端數(shù)據(jù)選通信號來對比第一數(shù)據(jù)選通模式中的數(shù)據(jù)位更多的數(shù)據(jù)位進(jìn)行采樣。

可通過切斷圖6的熔絲電路311中的熔絲312至315中的一個或多個來設(shè)置第二子數(shù)據(jù)選通模式或第三子數(shù)據(jù)選通模式。

圖10是示出圖2的存儲器系統(tǒng)的操作的時序圖。

參照圖2至圖6、圖9和圖10，在存儲器系統(tǒng)30工作在第一數(shù)據(jù)選通模式中的第一時間間隔int21期間，內(nèi)部選通信號發(fā)生器320利用8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b生成第一內(nèi)部選通信號idqs1至idqs8。轉(zhuǎn)發(fā)器360生成第二內(nèi)部選通信號iidqs1至iidqs8，并且數(shù)據(jù)采樣電路370以與第二內(nèi)部選通信號iidqs1至iidqs8同步的方式對數(shù)據(jù)位dq1至dq64進(jìn)行采樣，如參照圖9描述的那樣。也就是說，在第一數(shù)據(jù)選通模式中，數(shù)據(jù)采樣器371至378中的每一個利用8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b中的每一個差分?jǐn)?shù)據(jù)選通信號對來對數(shù)據(jù)位dq1至dq8、……、dq57至dq64中的8個數(shù)據(jù)位進(jìn)行采樣。

當(dāng)存儲器控制器100要改變時鐘信號clk的頻率時，存儲器控制器100暫停時鐘信號clk的雙態(tài)切換。在時鐘信號clk不進(jìn)行雙態(tài)切換的第二時間間隔int22期間，差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b不進(jìn)行雙態(tài)切換。在第二時間間隔int22期間，存儲器控制器100通過設(shè)置模式寄存器222來將存儲器系統(tǒng)30的數(shù)據(jù)選通模式從第一數(shù)據(jù)選通模式改變?yōu)榈诙訑?shù)據(jù)選通模式，以改變寫反應(yīng)時間和讀反應(yīng)時間。存儲器控制器100通過測試模式寄存器設(shè)置信號tmrs或通過改變圖6中的熔絲電路311的配置，來改變數(shù)據(jù)選通模式。

當(dāng)存儲器系統(tǒng)30的數(shù)據(jù)選通模式的改變完成時，存儲器控制器為半導(dǎo)體存儲器裝置200a提供其頻率小于或等于基準(zhǔn)頻率的時鐘信號clk。

在存儲器系統(tǒng)30工作在第二子數(shù)據(jù)選通模式(其中時鐘信號clk的頻率小于或等于基準(zhǔn)頻率)中的第三時間間隔int23期間，內(nèi)部選通信號發(fā)生器320利用4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b生成第一內(nèi)部選通信號idqs1至idqs4。轉(zhuǎn)發(fā)器360生成第二內(nèi)部選通信號iidqs1至iidqs8，并且數(shù)據(jù)采樣電路370以與第二內(nèi)部選通信號iidqs1至iidqs8同步的方式對數(shù)據(jù)位dq1至dq64進(jìn)行采樣，如參照圖9描述的那樣。也就是說，在第二子數(shù)據(jù)選通模式中，數(shù)據(jù)采樣器371至378中的每一個利用4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b中的每一個差分?jǐn)?shù)據(jù)選通信號對來對數(shù)據(jù)位dq1至dq8、……、dq57至dq64中的16個數(shù)據(jù)位進(jìn)行采樣。

圖11示出了第一數(shù)據(jù)選通模式中的圖2的存儲器系統(tǒng)。

參照圖11，如參照圖8描述的那樣，當(dāng)存儲器系統(tǒng)30工作在時鐘信號clk的頻率大于基準(zhǔn)頻率的第一數(shù)據(jù)選通模式中時，存儲器控制器100和半導(dǎo)體存儲器裝置200a可利用8個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b交換數(shù)據(jù)位dq1至dq64。存儲器控制器100包括生成時鐘信號clk的時鐘發(fā)生器120以及基于時鐘信號clk生成數(shù)據(jù)選通信號dqs的鎖相環(huán)(pll)電路110。pll電路110可響應(yīng)于來自存儲器控制器100中的中央處理單元(cpu)的控制信號pctl調(diào)節(jié)數(shù)據(jù)選通信號dqs的數(shù)量。

圖12示出了第二數(shù)據(jù)選通模式中的圖2的存儲器系統(tǒng)。

參照圖12，如參照圖8描述的那樣，當(dāng)存儲器系統(tǒng)30工作在時鐘信號clk的頻率小于或等于基準(zhǔn)頻率的第二數(shù)據(jù)選通模式中時，存儲器控制器100和半導(dǎo)體存儲器裝置200a可利用8個單端數(shù)據(jù)選通信號dqs1至dqs8交換數(shù)據(jù)位dq1至dq64。pll電路110可響應(yīng)于來自存儲器控制器100中的cpu的控制信號pctl生成單端數(shù)據(jù)選通信號dqs1至dqs8。

圖13示出了第二子數(shù)據(jù)選通模式或第三子數(shù)據(jù)選通模式中的圖2的存儲器系統(tǒng)。

參照圖13，如參照圖9和圖10描述的那樣，當(dāng)存儲器系統(tǒng)30工作在第二子數(shù)據(jù)選通模式中時，存儲器控制器100和半導(dǎo)體存儲器裝置200a可利用4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b交換數(shù)據(jù)位dq1至dq64。另外，當(dāng)存儲器系統(tǒng)30工作在第三子數(shù)據(jù)選通模式中時，存儲器控制器100和半導(dǎo)體存儲器裝置200a可利用4個單端數(shù)據(jù)選通信號dqs1至dqs4交換數(shù)據(jù)位dq1至dq64。pll電路110可響應(yīng)于來自存儲器控制器100中的cpu的控制信號pctl生成差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b或單端數(shù)據(jù)選通信號dqs1至dqs4。

圖14示出了第二子數(shù)據(jù)選通模式中的圖9的i/o電路的操作。

參照圖14，當(dāng)選通控制信號sms指示第二子數(shù)據(jù)選通模式時，內(nèi)部選通信號發(fā)生器320通過比較4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b來生成4個第一內(nèi)部選通信號idqs1至idqs4。轉(zhuǎn)發(fā)器360通過轉(zhuǎn)發(fā)4個第一內(nèi)部選通信號idqs1至idqs4生成8個第二內(nèi)部選通信號iidqs1至iidqs8。也就是說，將第一內(nèi)部數(shù)據(jù)選通信號idqs1轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs1和iidqs2。將第一內(nèi)部數(shù)據(jù)選通信號idqs2轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs3和iidqs4。將第一內(nèi)部數(shù)據(jù)選通信號idqs3轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs5和iidqs6。將第一內(nèi)部數(shù)據(jù)選通信號idqs4轉(zhuǎn)發(fā)為第二內(nèi)部數(shù)據(jù)選通信號iidqs7和iidqs8。在第二子數(shù)據(jù)選通模式中，半導(dǎo)體存儲器裝置200a可使用4個差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b中的每一個差分?jǐn)?shù)據(jù)選通信號對用于對數(shù)據(jù)位dq1至dq64中的16個數(shù)據(jù)位進(jìn)行采樣以減小功耗。

如上所述，與時鐘信號的頻率大于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第一數(shù)量相比，存儲器系統(tǒng)可通過減小時鐘信號的頻率小于或等于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第二數(shù)量來減小功耗。

圖15是示出根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的結(jié)構(gòu)圖。

參照圖15，半導(dǎo)體存儲器裝置600可包括第一半導(dǎo)體集成電路層la1至第s半導(dǎo)體集成電路層las，其中假設(shè)最低的第一半導(dǎo)體集成電路層la1為接口或控制芯片，并且假設(shè)其他半導(dǎo)體集成電路層la2至las為包括核心存儲器芯片的從芯片。第一半導(dǎo)體集成電路層la1至第s半導(dǎo)體集成電路層las可通過貫通硅過孔(tsv)在其間發(fā)送和接收信號。作為接口或控制芯片的最低的第一半導(dǎo)體集成電路層la1可通過形成在外部表面上的導(dǎo)電結(jié)構(gòu)與外部存儲器控制器所進(jìn)行通信。將主要通過使用第一半導(dǎo)體集成電路層la1或610作為接口或控制芯片并使用第s半導(dǎo)體集成電路層las或620作為從芯片來對半導(dǎo)體存儲器裝置600的結(jié)構(gòu)和操作進(jìn)行描述。

第一半導(dǎo)體集成電路層610可包括用于驅(qū)動第s半導(dǎo)體集成電路層620中設(shè)置的存儲器區(qū)621的各種外圍電路。例如，第一半導(dǎo)體集成電路層610可包括：用于驅(qū)動存儲器字線的行(x)驅(qū)動器6101；用于驅(qū)動存儲器位線的列(y)驅(qū)動器6102；用于控制數(shù)據(jù)的輸入/輸出的數(shù)據(jù)i/o電路(din/dout)6103；用于從外部接收命令cmd并緩沖指令cmd的命令緩沖器(cmd)6104；以及用于從外部接收地址并緩沖地址的地址緩沖器(addr)6105。存儲器區(qū)621可包括參照圖4的多個存儲器單元。

第一半導(dǎo)體集成電路層610還可包括控制邏輯6107?？刂七壿?107可基于來自存儲器控制器的命令和地址信號控制對存儲器區(qū)621的存取。

第s半導(dǎo)體集成電路層620可包括：存儲器區(qū)621；以及外圍電路區(qū)622，在外圍電路區(qū)622中布置了用于讀/寫存儲器區(qū)621的數(shù)據(jù)的外圍電路，例如行解碼器、列解碼器、位線讀出放大器等(未示出)。

數(shù)據(jù)i/o電路6103可采用圖5的i/o電路300。因此，與時鐘信號的頻率大于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第一數(shù)量相比，半導(dǎo)體存儲器裝置600可通過減小時鐘信號的頻率小于或等于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第二數(shù)量來減小功耗，如參照圖2至圖14描述的那樣。

另外，在半導(dǎo)體存儲器裝置600中設(shè)置了三維(3d)存儲器陣列。3d存儲器陣列以單片的方式形成在一個或多個物理層的存儲器單元陣列中，存儲器單元具有布置在硅襯底上方的有源區(qū)以及與這些存儲器單元的操作相關(guān)的電路，無論這些相關(guān)的電路位于襯底上方還是在襯底之中。術(shù)語“單片”表示陣列的每個水平的層直接形成在該陣列的每個下一水平的層之上。在本文中以引用的方式并入下列對3d存儲器陣列的適當(dāng)構(gòu)造進(jìn)行描述的專利文獻(xiàn)，其中所述三維存儲器陣列構(gòu)造為多個水平，并且在各水平之間共享字線和/或位線：美國專利第7,679,133號、第8,553,466號、第8,654,587號、第8,559,235號以及美國專利公開第2011/0233648號。

圖16是示出操作根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的方法的流程圖。

參照圖2至圖14和圖16，在操作包括存儲器單元陣列的半導(dǎo)體存儲器裝置的方法中，確定來自存儲器控制器100的時鐘信號clk的頻率是否小于或等于基準(zhǔn)頻率(s100)。半導(dǎo)體存儲器裝置200a根據(jù)時鐘信號的頻率使用不同數(shù)量的數(shù)據(jù)選通信號對存儲器單元陣列進(jìn)行存儲器操作(s200)。

例如，當(dāng)時鐘信號clk的頻率大于基準(zhǔn)頻率時(s100中：否)，半導(dǎo)體存儲器裝置200a利用差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b來對(存儲體陣列的)存儲器單元陣列240a至240d進(jìn)行存儲器操作，如上所述。當(dāng)時鐘信號clk的頻率小于或等于基準(zhǔn)頻率時(s100中：是)，半導(dǎo)體存儲器裝置200a利用差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b或利用單端數(shù)據(jù)選通信號dqs1至dqs4來對(存儲體陣列的)存儲器單元陣列240a至240d進(jìn)行存儲器操作，如上所述。

當(dāng)時鐘信號clk的頻率大于基準(zhǔn)頻率時，半導(dǎo)體存儲器裝置200a利用第一數(shù)量的數(shù)據(jù)選通信號以與時鐘信號clk同步的方式執(zhí)行存儲器操作(s210)。當(dāng)時鐘信號clk的頻率小于或等于基準(zhǔn)頻率時，半導(dǎo)體存儲器裝置200a利用第二數(shù)量的數(shù)據(jù)選通信號以與時鐘信號clk同步的方式執(zhí)行存儲器操作(s230)。第一數(shù)量可大于第二數(shù)量。存儲器操作可包括對(存儲體陣列的)存儲器單元陣列240a至240d的寫操作和對(存儲體陣列的)存儲器單元陣列240a至240d的讀操作。

圖17是示出操作根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的方法的流程圖。

參照圖2至圖14和圖17，在操作包括存儲器單元陣列的半導(dǎo)體存儲器裝置的方法中，半導(dǎo)體存儲器裝置200a利用第一數(shù)量的數(shù)據(jù)選通信號以與時鐘信號clk同步的方式對(存儲體陣列的)存儲器單元陣列240a至240d執(zhí)行存儲器操作(s310)。半導(dǎo)體存儲器裝置200a可利用差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs8/dqs8b對(存儲體陣列的)存儲器單元陣列240a至240d執(zhí)行存儲器操作，如上所述。

確定是否改變時鐘信號的頻率(s320)。當(dāng)確定不改變時鐘信號clk的頻率時(s320中：否)，處理返回至步驟s310。當(dāng)確定要改變時鐘信號clk的頻率時(s320：是)，處理器控制器100將時鐘信號clk的頻率改變?yōu)樾∮诨虻扔诨鶞?zhǔn)頻率的頻率(s330)。半導(dǎo)體存儲器裝置200a利用第二數(shù)量(小于第一數(shù)量)的數(shù)據(jù)選通信號以與時鐘信號clk同步的方式對(存儲體陣列的)存儲器單元陣列240a至240d執(zhí)行存儲器操作(s340)。半導(dǎo)體存儲器裝置200a可利用單端數(shù)據(jù)選通信號dqs1至dqs8、差分?jǐn)?shù)據(jù)選通信號對dqs1/dqs1b至dqs4/dqs4b或單端數(shù)據(jù)選通信號dqs1至dqs4來對(存儲體陣列的)存儲器單元陣列240a至240d執(zhí)行存儲器操作。

根據(jù)示例性實(shí)施例，與時鐘信號的頻率大于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第一數(shù)量相比，所述方法可通過減小時鐘信號的頻率小于或等于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第二數(shù)量來減小功耗。

圖18是示出包括根據(jù)示例性實(shí)施例的半導(dǎo)體存儲器裝置的移動系統(tǒng)的框圖。

參照圖18，移動系統(tǒng)700可包括應(yīng)用處理器710、連通性單元720、用戶接口730、非易失性存儲器裝置740、存儲器子系統(tǒng)750和電源760。存儲器子系統(tǒng)750可包括存儲器控制器751和諸如dram的半導(dǎo)體存儲器裝置750。

應(yīng)用處理器710可執(zhí)行諸如網(wǎng)絡(luò)瀏覽器、游戲應(yīng)用、視頻播放器等的應(yīng)用。連通性單元720可與外部裝置進(jìn)行有線連接或無線連接。

存儲器子系統(tǒng)750可存儲由應(yīng)用處理器710處理的數(shù)據(jù)或作為工作存儲器進(jìn)行操作。存儲器子系統(tǒng)750可采用圖2的存儲器系統(tǒng)30。因此，與時鐘信號的頻率大于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第一數(shù)量相比，存儲器子系統(tǒng)750可通過減小時鐘信號的頻率小于或等于基準(zhǔn)頻率時所使用的數(shù)據(jù)選通信號的第二數(shù)量來減小功耗。

非易失性存儲器裝置740可存儲用于啟動移動系統(tǒng)700的啟動映像。用戶接口730可包括至少一個輸入裝置(例如小鍵盤、觸摸屏等)和至少一個輸出裝置(例如揚(yáng)聲器、顯示裝置等)。電源760可向移動系統(tǒng)700供應(yīng)電源電壓。

在一些實(shí)施例中，可以各種形式對移動系統(tǒng)700和/或移動系統(tǒng)700的部件進(jìn)行封裝。

本公開可應(yīng)用于使用半導(dǎo)體存儲器裝置的系統(tǒng)。本公開可應(yīng)用于各種系統(tǒng)，例如移動電話、智能電話、個人數(shù)字助理(pda)、便攜式多媒體播放器(pmp)、數(shù)碼相機(jī)、攝像機(jī)、個人計(jì)算機(jī)(pc)、服務(wù)器計(jì)算機(jī)、工作站、膝上型計(jì)算機(jī)、數(shù)字電視、機(jī)頂盒、便攜式游戲機(jī)、導(dǎo)航系統(tǒng)等。

以上是示例性實(shí)施例的示意，而不應(yīng)理解為限制示例性實(shí)施例。雖然已經(jīng)描述了一些示例性實(shí)施例，但是本領(lǐng)域技術(shù)人員應(yīng)該容易理解，在本質(zhì)上不脫離本公開的新穎性指教和優(yōu)點(diǎn)的情況下，可對示例性實(shí)施例做出許多修改。因此，所有這些修改旨在被包括在由權(quán)利要求限定的本公開的范圍內(nèi)。