本發(fā)明涉及一種用于驗證電阻性存儲器的方法以及一種用于電阻性存儲器的驗證電路。具體來說，本發(fā)明涉及寫入和驗證電路及其用于寫入并驗證電阻性存儲器的方法，且位線電壓在寫入和驗證期間連續(xù)地增加或減小。

背景技術(shù)：

基于對下一代非易失性存儲器的需求，已開發(fā)出一類電阻性隨機存取存儲器(resistive random access memory，簡稱：RRAM)。為了獲得具有更好均一性的RRAM，對RRAM進行的具有良好性能的驗證操作是有必要的。

圖1說明現(xiàn)有技術(shù)領(lǐng)域中用于設(shè)定RRAM的波形曲線。在寫入和驗證期間TV，啟用字線信號WL(拉到高電壓電平)，且在RRAM的選擇電阻性存儲器單元的位線上施加位線電壓VVER，且在寫入和驗證期間TV將位線電壓VVER的電壓電平保持為恒定電壓電平。在現(xiàn)有技術(shù)領(lǐng)域中，在寫入和驗證期間TV檢測位線電流CBL。通過比較位線電流CBL與目標(biāo)位線電流，可確定RRAM的寫入操作結(jié)束或者未結(jié)束。如果位線電流CBL并未達到目標(biāo)位線電流，則所述選擇電阻性存儲器單元應(yīng)再一次被設(shè)定。如果位線電流CBL達到目標(biāo)位線電流，則對選擇電阻性存儲器單元的寫入操作(設(shè)定操作)完成。即，當(dāng)位線電壓VVER未經(jīng)良好界定時，寫入和驗證期間TV的循環(huán)數(shù)難以進行控制。另外，由于位線電壓VVER的偏壓電壓恒定且電阻在寫入操作期間發(fā)生變化，因此寫入操作的時間可過大。針對RRAM的寫入操作的性能被減小。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種寫入和驗證電路及其用于寫入并驗證電阻性存儲器的方法。

本發(fā)明是針對一種用于寫入和驗證電阻性存儲器的方法，以及一種可有 效地設(shè)定和/或重置電阻性存儲器單元的寫入和驗證電路。

本發(fā)明提供一種用于驗證電阻性存儲器的方法，所述方法包含：在寫入和驗證期間啟用對應(yīng)于所述電阻性存儲器的至少一個選擇電阻性存儲器單元的至少一個字線信號；提供位線電壓到所述選擇電阻性存儲器單元，其中所述位線電壓在所述寫入和驗證期間自第一電壓電平到第二電壓電平連續(xù)地增加或減??；以及測量通過所述位線的檢測電流，和根據(jù)所述檢測電流及參考電流確定所述寫入和驗證期間的結(jié)束時間點。

本發(fā)明提供一種用于電阻性存儲器的寫入和驗證電路。所述寫入和驗證電路包含電流產(chǎn)生器及至少一個電流檢測器。電流產(chǎn)生器根據(jù)位線電壓產(chǎn)生參考電流，且根據(jù)參考電流產(chǎn)生偏壓電壓，其中位線電壓在寫入和驗證期間自第一電壓電平到第二電壓電平連續(xù)地增加或減小。電流檢測器耦合到參考電流產(chǎn)生器，及電阻性存儲器的選擇電阻性存儲器單元的位線。電流檢測器提供位線電壓到選擇電阻性存儲器單元，且根據(jù)位線上的檢測電流產(chǎn)生檢測電壓。其中所述電流檢測器通過比較所述檢測電壓及所述偏壓電壓確定所述寫入和驗證期間的結(jié)束時間點。

根據(jù)以上描述內(nèi)容，在本發(fā)明中，當(dāng)驗證電阻性存儲器單元時，在寫入和驗證期間自第一電壓電平到第二電壓電平連續(xù)地增加或減小的位線電壓被提供到選擇電阻性存儲器單元。此外，通過測量寫入和驗證期間通過位線的檢測電流，寫入和驗證期間的結(jié)束時間點可被確定，且寫入和驗證操作可更精確且有效率地結(jié)束。

為了使本發(fā)明的前述以及其它特征和優(yōu)點易于理解，下文詳細(xì)描述附有各附圖的若干示范性實施例。

附圖說明

包含附圖以便進一步理解本發(fā)明，且附圖并入本說明書中且構(gòu)成本說明書的一部分。附圖說明本發(fā)明的實施例，并且與描述內(nèi)容一起用來解釋本發(fā)明的原理。

圖1說明現(xiàn)有技術(shù)領(lǐng)域中用于設(shè)定RRAM的波形曲線；

圖2為根據(jù)本申請的實施例的一種用于寫入并驗證RRAM的方法的流程圖；

圖3A說明根據(jù)本申請的實施例的對RRAM進行的設(shè)定操作的波形曲線；

圖3B說明根據(jù)本申請的實施例的對RRAM進行的重置操作的波形曲線；

圖4到7說明根據(jù)本申請的實施例的多個寫入和驗證電路的示意圖。

附圖標(biāo)記說明：

400、500、600：寫入和驗證電路；

401：Y路徑電路；

402：選擇電阻性存儲器單元；

410：電流產(chǎn)生器；

411：虛設(shè)Y路徑電路/虛設(shè)Y路徑解碼器；

420：電流檢測器；

501～503：電阻性存儲器單元；

601：Y路徑電路；

602：選擇電阻性存儲器單元；

610：電流產(chǎn)生器；

611：虛設(shè)Y路徑電路/虛設(shè)Y路徑解碼器；

620：電流檢測器；

701到703：電阻性存儲器單元；

S210～S230：步驟；

CBL：位線電流/檢測電流；

CBL1：檢測電流；

CBL2：檢測電流；

CMP、CMP1：比較器；

CREF、CREF1、CREF2：參考電流；

D1：二極管；

DETO：檢測輸出信號；

EN、ENb：啟用信號；

NM1～NM5：晶體管；

PM1～PM3、T1、T2：晶體管；

R1、R2：電阻器；

REFR：參考電阻器；

TF1～TF2：時間點；

TR、TS、TV：寫入和驗證期間；

VB：偏壓電壓；

VDET：檢測電壓；

VSL：源極線電壓；

VVER、VVER1、VVER2：位線電壓；

WL：字線信號。

具體實施方式

圖2揭示用于寫入并驗證RRAM的方法的流程圖。用于寫入并驗證RRAM的方法可用于設(shè)定、重置或形成RRAM的一或多個選擇電阻性存儲器單元，且選擇電阻性存儲器單元可被同時驗證。在步驟S210中，在寫入和驗證期間啟用至少一個字線信號，且至少一個字線信號對應(yīng)于RRAM的至少一個選擇電阻性存儲器單元。在步驟S220中，在寫入及驗證期間，將位線電壓提供給選擇電阻性存儲器單元的位線從而同時進行寫入和驗證操作。此處請注意，寫入和驗證操作可為對RRAM進行的設(shè)定操作、重置操作或者形成操作。此外，在寫入和驗證期間，位線電壓的電壓電平自第一電壓電平到第二電壓電平連續(xù)地增加或減小。

舉例來說，當(dāng)對選擇電阻性存儲器單元實行設(shè)定操作時，位線電壓的電壓電平在寫入和驗證期間自第一電壓電平連續(xù)地增加到第二電壓電平，且第一電壓電平小于第二電壓電平。另一方面，當(dāng)對選擇電阻性存儲器單元實行重置操作時，位線電壓的電壓電平在寫入和驗證期間自第一電壓電平連續(xù)地減小到第二電壓電平，且第一電壓電平大于第二電壓電平。步驟S230中，在寫入和驗證期間，測量通過選擇電阻性存儲器單元的位線的檢測電流。檢測電流可用以與參考電流比較，從而確定寫入和驗證期間的結(jié)束時間點。具體來說，根據(jù)位線電壓產(chǎn)生參考電流，且將檢測電流用以與參考電流進行比較。當(dāng)檢測電流的電流電平達到參考電流的電流電平時，可確定寫入和驗證期間的結(jié)束時間點，且可結(jié)束寫入和驗證操作。舉例來說，當(dāng)對選擇電阻性存儲器單元實行設(shè)定操作時，源極線電壓施加于選擇電阻性存儲器的源極線上，且源極線電壓的電壓電平可等于第一電壓電平(低于第二電壓電平)。在寫 入和驗證期間，位線電壓自第一電壓電平增加到第二電壓電平，且參考電流根據(jù)位線電壓的增加而增加。并且，由于施加于位線上的位線電壓不斷增加，因此選擇電阻性存儲器單元的位線上的電流(檢測電流)相應(yīng)地增加。當(dāng)檢測電流的電流電平不小于參考電流的電流電平時，表明結(jié)束寫入和驗證操作，且可確定寫入和驗證期間的結(jié)束時間點。

對于另一實例，當(dāng)對選擇電阻性存儲器單元實行重置操作時，源極線電壓施加于選擇電阻性存儲器的源極線上，且源極線電壓的電壓電平可等于第一電壓電平(高于第二電壓電平)。在寫入和驗證期間，位線電壓自第一電壓電平減小到第二電壓電平，且參考電流根據(jù)位線電壓的增加而減小。并且，由于施加于位線上的位線電壓不斷減小，因此選擇電阻性存儲器單元的位線上的電流(檢測電流)的絕對值相應(yīng)地增加，其中位線上的電流的值為負(fù)值。當(dāng)檢測電流的電流電平小于參考電流的電流電平時，意謂結(jié)束寫入和驗證操作，且可確定寫入和驗證期間的結(jié)束時間點。

圖3A中，在寫入和驗證期間TS啟用字線信號WL(拉到高電壓電平)。位線電壓VVER1的電壓電平在寫入和驗證期間TS連續(xù)地增加。此外，參考電流CREF根據(jù)位線電壓VVER1的變化而在寫入和驗證期間TS增加。檢測電流CBL1根據(jù)位線電壓VVER1的增加而增加，且檢測電流CBL1的上升斜率大于參考電流CREF1的上升斜率。在時間點TF1處，檢測電流CBL1的電流電平達到參考電流CREF1的電流電平，且時間點TF1可為寫入和驗證期間TS的結(jié)束時間點。

在圖3B中，在寫入和驗證期間TR啟用字線信號WL(拉到高電壓電平)。位線電壓VVER2的電壓電平在寫入和驗證期間TR連續(xù)地減小。此外，參考電流CREF2根據(jù)位線電壓VVER2的變化而在寫入和驗證期間TR減小。在時間點TF2處，檢測電流CBL2的電流電平達到參考電流CREF2的電流電平，且時間點TF2可為寫入和驗證期間TR的結(jié)束時間點。

圖3A中，針對設(shè)定操作的參考電流CREF1在寫入和驗證期間TS可線性地增加。圖3B中，針對重置操作的參考電流CREF2的絕對值在寫入和驗證期間TR可非線性地增加。

參考圖4，圖4說明根據(jù)本申請的實施例的寫入和驗證電路的示意圖。寫入和驗證電路400經(jīng)調(diào)適用于電阻性存儲器，且用于設(shè)定并驗證RRAM。 寫入和驗證電路400包含電流產(chǎn)生器410及電流檢測器420。電流產(chǎn)生器410根據(jù)位線電壓VVER產(chǎn)生參考電流CREF，且根據(jù)所述參考電流CREF產(chǎn)生偏壓電壓VB，其中位線電壓VVER在驗證期間自第一電壓電平連續(xù)地增加到第二電壓電平。電流檢測器420耦合到電流產(chǎn)生器410以及選擇電阻性存儲器單元402的位線，且電流檢測器420提供位線電壓VVER到選擇電阻性存儲器單元402并根據(jù)位線上的檢測電流CBL產(chǎn)生檢測電壓VDET。具體來說，電流產(chǎn)生器410包含晶體管PM1、虛設(shè)Y路徑電路411、參考電阻器REFR以及由晶體管NM1及NM2形成的開關(guān)。晶體管PM1的第一端接收位線電壓VVER，且晶體管PM1的第二端耦合到晶體管PM1的控制端。虛設(shè)Y路徑電路411耦合在晶體管PM1的第二端與參考電阻器REFR之間。參考電阻器REFR、晶體管NM1及NM2串聯(lián)地耦合在虛設(shè)Y路徑電路411與源極線電壓VSL之間。晶體管NM1及NM2分別由字線信號WL及啟用信號EN控制。

在寫入和驗證期間，晶體管PM1在晶體管NM1及NM2接通時接收位線電壓VVER，且根據(jù)位線電壓VVER產(chǎn)生參考電流CREF。對應(yīng)地，晶體管PM1根據(jù)參考電流CREF產(chǎn)生偏壓電壓VB。參考電流CREF的電流電平可根據(jù)位線電壓VVER的電壓電平以及參考電阻器REFR的電阻來確定。在此實施例中，參考電流CREF的電流電平＝(VVER-Vth)/REFR，其中Vth為晶體管PM1的閾值電壓。虛設(shè)Y路徑解碼器411的電路結(jié)構(gòu)可與對應(yīng)于選擇電阻性存儲器單元402的Y路徑電路401相同。另外，在寫入和驗證期間啟用了啟用信號EN(拉到高電平)。

電流檢測器420包含晶體管PM3、比較器CMP，以及由晶體管PM2及NM3形成的開關(guān)。晶體管PM2、PM3及NM3串聯(lián)地耦合于位線電壓VVER與Y路徑電路401之間。晶體管PM2及NM3由檢測輸出信號DETO控制，從而接通或切斷，且晶體管PM2及NM3的接通或切斷狀態(tài)為互補的。晶體管PM3由偏壓電壓VB控制，且晶體管PM2及PM3在寫入和驗證期間形成路徑從而在晶體管PM2接通時將位線電壓VVER輸送到對應(yīng)于電阻性存儲器單元402的Y路徑電路401。在寫入和驗證期間，可檢測電阻性存儲器單元402的位線上的檢測電流CBL，且可獲得晶體管PM3與NM3耦合在一起所在的端上的檢測電壓VDET。比較器CMP1接收偏壓電壓VB及檢測電壓VDET，且比較偏壓電壓VB與檢測電壓VDET以產(chǎn)生檢測輸出信號DETO。 當(dāng)檢測電流CBL達到參考電流CREF時，檢測電壓VDET的電壓電平達到偏壓電壓VB的電壓電平，可獲得寫入和驗證期間的結(jié)束時間點，且檢測輸出信號DETO針對晶體管PM2的切斷而變化從而結(jié)束寫入和驗證操作。某實施例中，啟用信號EN可與檢測輸出信號DETO相聯(lián)系。另一方面，電阻性存儲器呼叫402包含電阻器R1及晶體管T1。選擇電阻性存儲器單元402為1T1R電阻性存儲器單元出于參考目的為一實例，在一些實施例中，選擇電阻性存儲器單元402可由任何其它結(jié)構(gòu)形成。

圖5的寫入和驗證電路500可應(yīng)用至多個電阻性存儲器單元501到503。在圖5中，寫入和驗證電路500包含一個電流產(chǎn)生器410及多個電流檢測器420。電流檢測器420分別耦合到電阻性存儲器單元501到503，從而同時寫入并驗證多個電阻性存儲器單元501到503。電阻性存儲器單元501到503可共享同一字線信號WL。

圖6說明寫入和驗證電路600經(jīng)調(diào)適用于RRAM且用于重置RRAM。寫入和驗證電路600包含電流產(chǎn)生器610及電流檢測器620。電流產(chǎn)生器610根據(jù)位線電壓VVER產(chǎn)生參考電流CREF，且根據(jù)參考電流CREF產(chǎn)生偏壓電壓VB，其中位線電壓VVER在驗證期間自第一電壓電平連續(xù)地減小到第二電壓電平。電流檢測器620耦合到電流產(chǎn)生器610以及選擇電阻性存儲器單元602的位線，且電流檢測器620提供位線電壓VVER到選擇電阻性存儲器單元602并根據(jù)位線上的檢測電流CBL產(chǎn)生檢測電壓VDET。具體來說，電流產(chǎn)生器610包含晶體管NM1、虛設(shè)Y路徑電路611、二極管D1以及由晶體管NM2及PM3形成的開關(guān)。晶體管NM1的第一端接收位線電壓VVER，且晶體管NM1的第二耦合到比較器CMP1。虛設(shè)Y路徑電路611耦合在晶體管NM1的第二端與二極管D1之間。二極管D1、晶體管NM2及PM1串聯(lián)地耦合在虛設(shè)Y路徑電路611與源極線電壓VSL之間。晶體管NM2及PM1分別由字線信號WL及啟用信號ENb控制。其中，源極線電壓VSL是在寫入和驗證期間的起始處。二極管D1在虛設(shè)Y路徑電路611與晶體管NM2之間經(jīng)反向偏壓。即，二極管D1的陽極耦合到晶體管NM2，陰極耦合到虛設(shè)Y路徑電路611。在寫入和驗證期間，晶體管NM1在晶體管NM2及PM1接通時接收位線電壓VVER，且參考電流CREF是根據(jù)位線電壓VVER及源極線電壓VSL產(chǎn)生。對應(yīng)地，晶體管NM1根據(jù)參考電流CREF產(chǎn)生偏壓電壓 VB。參考電流CREF的電流電平可根據(jù)二極管D1的電特性來確定。在此實施例中，參考電流CREF的電流電平＝IS×exp(VVER/Vth)，其中Vth為二極管D1的閾值電壓，且IS為二極管D1的飽和電流，且exp為指數(shù)運算符。虛設(shè)Y路徑解碼器611的電路結(jié)構(gòu)可與對應(yīng)于選擇電阻性存儲器單元602的Y路徑電路601相同。另外，在寫入和驗證期間啟用了啟用信號ENb(拉到低電平)。電流檢測器620包含晶體管NM4、比較器CMP，以及由晶體管NM3及NM5形成的開關(guān)。晶體管NM3、NM4及NM5串聯(lián)地耦合于位線電壓VVER與Y路徑電路601之間。晶體管NM3及NM5由檢測輸出信號DETO控制，從而接通或切斷，且晶體管NM3及NM5的接通或切斷狀態(tài)為互補的。晶體管PM3由偏壓電壓VB控制，且晶體管NM3及NM4在寫入和驗證期間形成路徑從而在晶體管NM3接通時將位線電壓VVER輸送到對應(yīng)于電阻性存儲器單元602的Y路徑電路601。在寫入和驗證期間，可檢測電阻性存儲器單元602的位線上的檢測電流CBL，且可獲得晶體管NM4及NM5耦合在一起所在的端上的檢測電壓VDET。比較器CMP1接收偏壓電壓VB及檢測電壓VDET，且比較偏壓電壓VB與檢測電壓VDET以產(chǎn)生檢測輸出信號DETO。當(dāng)檢測電流CBL到達參考電流CREF時，檢測電壓VDET的電壓電平到達偏壓電壓VB的電壓電平，可獲得寫入和驗證期間的結(jié)束時間點，且檢測輸出信號DETO針對晶體管NM3的切斷而變化，從而結(jié)束寫入和驗證操作。另一方面，選擇電阻性存儲器單元602包含電阻器R2以及晶體管T2。選擇電阻性存儲器單元602為1T1R電阻性存儲器單元出于參考而為實例，且在一些實施例中選擇電阻性存儲器單元602可由任何其它結(jié)構(gòu)形成。

圖7的電阻性存儲器單元701到703中的每一個對應(yīng)于一個電流產(chǎn)生器610及一個電流檢測器620。電流檢測器620分別耦合到電阻性存儲器單元701到703從而同時寫入并驗證多個電阻性存儲器單元501到503，且每一電流檢測器620耦合到對應(yīng)電流產(chǎn)生器710。電阻性存儲器單元701到703可共享同一字線信號WL。

綜上所述，施加到選擇電阻性存儲器單元的位線的位線電壓在寫入和驗證期間連續(xù)地發(fā)生變化。通過檢測位線上的檢測電流，可有效率地獲得寫入和驗證期間的結(jié)束時間點，且可改良對RRAM進行的寫入和驗證操作的性能。

最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對 其限制；盡管參照前述各實施例對本發(fā)明進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。