專利名稱：單管sonos nor型快速閃存存儲單元的布線結構的制作方法
技術領域：
本發(fā)明涉及一種半導體集成電路制造器件，具體涉及一種非揮發(fā)性閃存存儲器，尤其涉及一種單管SONOS NOR型快速閃存存儲單元的布線結構。

背景技術：
如圖1所示，在1T SONOS(硅氧氮氧硅)NOR FLASH NVM(單管SONOSNOR型快速非易失性閃存)結構中的存儲單元，采用矩陣陣列布局，由陣列的行(Row)和列(Column)決定每個存儲單元(Cell)的地址。
如圖2所示，一列同時需要引出這一列所有存儲單元的位線(Bit line)和源線(source line)，在采用金屬布線的時候，就需要同時在一個存儲單位的CELL陣列的高X方向引出這一列(COLUMN)這兩條金屬線。
當選中某一個CELL的時候，需要選中這個CELL的位線(Bit line)，源線(Source line)，以及字線(Word line)。如圖3所示，Word Line放置于ROW方向并由POLY(多晶硅)引出；Bit line和Source line都放置于COLUMN方向分別由兩條平行的金屬M1引出。
單位CELL的面積由CELL的寬度(Width)和高度(Height)乘積決定。CELL的寬度如圖4所示，由CELL里面的有源區(qū)的寬度(AA width)加上它們之間的距離(space)，即得到。但是同樣也等于第一層金屬M1的寬度(M1 width)和其間距(space)之和。當金屬M1的能夠容忍的最小寬度和最小間距之和比有源區(qū)AA能夠容忍的最小寬度和最小間距之和比還小的時候，整個單體CELL單位面積由金屬線的設計規(guī)則決定。


發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種單管SONOS NOR型快速閃存存儲單元的布線結構，能縮小存儲單元的尺寸，并且保證存儲單元能正常工作。
為解決上述技術問題，本發(fā)明提供一種單管SONOS NOR型快速閃存存儲單元的布線結構，該存儲單元采用矩陣陣列布局，兩列存儲單元共用一條源線的布線，以及兩個存儲單位共用一個源端。
相鄰兩列存儲單元的源線采用一條金屬線將其引出，相同行相鄰的兩個存儲單位的源端連在一起。
在使用共用源線時，相同行相鄰的兩個存儲單位的源端連在一起時的漏電和擊穿電壓應滿足電路對器件的要求擊穿電壓至少應該大于存儲管的最低耐壓，漏電流至少應該大于存儲管在讀取低電流情況下的最大讀取電流。
所述擊穿電壓設置在5～10V之間，所述漏電流設置在1皮安至1微安之間。
和現(xiàn)有技術相比，本發(fā)明具有以下有益效果在同樣的工藝條件下，以0.13um技術為例，在0.46um2的單位CELL面積情況下，使用本發(fā)明的共用源線結構能使存儲器的面積減小超過10％。



圖1是現(xiàn)有的單管SONOS NOR型快速非易失性閃存結構中存儲單元陣列布局結構示意圖； 圖2是現(xiàn)有的單管SONOS NOR型快速非易失性閃存結構中存儲單元陣列布局的布線結構示意圖； 圖3是現(xiàn)有的單管SONOS NOR型快速非易失性閃存結構中存儲單元陣列布局結構所使用的版圖布線示意圖； 圖4是現(xiàn)有的單管SONOS NOR型快速非易失性閃存結構中存儲單元寬度和高度(面積)的示意圖； 圖5是本發(fā)明的一種陣列布局結構示意圖； 圖6是本發(fā)明的一種陣列布局結構所使用的版圖布線示意圖； 圖7是本發(fā)明的兩個選擇管之間的偏置電壓和漏電流的關系圖。

具體實施例方式 下面結合附圖和實施例對本發(fā)明作進一步詳細的說明。
考慮到對FLASH-NVM(快速閃存)做擦操作時，都是做BULK ERASE(全片擦除)，在擦的時候所有的源線(SOURCE LINE)都是懸空的(FLOATING)，在對FLASH-NVM進行寫(PROGRAM)操作的時候，所有的SOURCE LINE則全部都是置于“零電位”，同樣在進行讀操作的時候所有的SOURCE LINE也全部都是置于“零電位”，參見表1。
表1
綜合上述可以看出，不論對CELL做何種操作，所有的SOURCE LINE都是處于相同狀態(tài)，這樣就可以考慮將兩個列的SOURCE LINE共用，將兩個Column的Source line用一條金屬線將其引出。如圖5和圖6所示，在這種布線中，由于第n列(Column_n)和第n+1列(Column_n+1))共用的source line會將相同行(Row)相鄰的CELL_n和CELL_n+1的源端(Source)連在一起。這就要求對Cell_n和Cell_n+1在任何情況下都不能形成足以影響狀態(tài)判斷的耐壓擊穿、漏電、傳遞電勢、潛在擾動等等。
在圖5和圖6的布線中，模擬CELL陣列中的最糟糕情況下，使用共用SOURCE LINE的時候，相同行(Row)相鄰的CELL_n和CELL_n+1的源端(Source)連在一起時的漏電和擊穿電壓完全能滿足電路對器件的要求。如圖7所示，本發(fā)明單管SONOS NOR型快速閃存存儲單元的布線結構的邊界條件必須滿足的屬性具體如下要求的擊穿電壓至少應該大于存儲管的最低耐壓，通常應該在5～10V之間；而漏電流至少應該大于存儲管在讀取低電流情況下的最大讀取電流，通常應該在1皮安至1微安之間。
權利要求
1.一種單管SONOS NOR型快速閃存存儲單元的布線結構，該存儲單元采用矩陣陣列布局，其特征在于，兩列存儲單元共用一條源線的布線，以及兩個存儲單位共用一個源端。
2.如權利要求1所述的單管SONOS NOR型快速閃存存儲單元的布線結構，其特征在于，相鄰兩列存儲單元的源線采用一條金屬線將其引出，相同行相鄰的兩個存儲單位的源端連在一起。
3.如權利要求1或2所述的單管SONOS NOR型快速閃存存儲單元的布線結構，其特征在于，在使用共用源線時，相同行相鄰的兩個存儲單位的源端連在一起時的漏電和擊穿電壓應滿足電路對器件的要求擊穿電壓至少應該大于存儲管的最低耐壓，漏電流至少應該大于存儲管在讀取低電流情況下的最大讀取電流。
4.如權利要求3所述的單管SONOS NOR型快速閃存存儲單元的布線結構，其特征在于，所述擊穿電壓設置在5～10V之間，所述漏電流設置在1皮安至1微安之間。
全文摘要
本發(fā)明公開了一種單管SONOS NOR型快速閃存存儲單元的布線結構，該存儲單元采用矩陣陣列布局，兩列存儲單元共用一條源線的布線，以及兩個存儲單位共用一個源端。本發(fā)明能縮小存儲單元的尺寸，并且保證存儲單元能正常工作。
文檔編號G11C16/02GK101763892SQ20081004417
公開日2010年6月30日 申請日期2008年12月24日 優(yōu)先權日2008年12月24日
發(fā)明者陳廣龍 申請人:上海華虹Nec電子有限公司